



第3章 门电路

Leng Ximo

门电路

-  门电路概述
-  半导体器件基础知识回顾
-  半导体二极管门电路
-  CMOS 门电路
-  TTL 门电路

门电路概述


本章要解决的问题

本章研究的内容是，在根据逻辑代数基础知识得到输入—输出之间的逻辑关系后，具体使用什么电路来实现与、或、非等这些逻辑运算；如何将高低电平电压信号与逻辑中的 1 和 0 建立对应关系，制定怎样的标准；如何利用我们在模电中学习过的半导体器件实现开关功能；这些门电路相互之间的连接有何要求；

用以实现基本逻辑运算（与、或、非）和复合逻辑运算（与非、或非、与或非、异或等）的单元电路称为门电路；

门电路概述

基本开关电路 —— 获得高低电平的基本原理



在数字电路中，用高低电平来表示逻辑 1 和逻辑 0
(一般采用正逻辑)

开关闭合，输出低电平，对应 0；
开关断开，输出高电平，对应 1；

现在关注的问题：
如何用输入电压控制这个开关？
这个开关采用什么器件实现？

二极管、场效应管、晶体三极管

门电路概述

思考：

输入和输出谁的高低电平界限要求更严格？
(接收低质量 0 / 1，输出高质量 0 / 1)

门电路的电平标准

既然在数字电路中我们用高电平表示 1，用低电平表示 0，那么需要关注的另一个问题就是何为高、何为低，即高低电平定义的界限和范围是多少；

高低电平的标准一般参考器件手册，本章中一般选择地附近即零电平附近的一个值作为低电平，一般选择电源 V_{DD} / V_{CC} 附近的一个值作为高电平；

V_{IL} 表示低于此电压值认为是低电平输入，即 $V_{IL(max)}$ ；

V_{IH} 表示高于此电压值认为是高电平输入，即 $V_{IH(min)}$ ；

V_{OL} 表示低于此电压值认为是低电平输出，即 $V_{OL(max)}$ ；

V_{OH} 表示高于此电压值认为是高电平输出，即 $V_{OH(min)}$ ；

半导体器件基础知识回顾

○ 学习半导体器件的关键

半导体器件的内容在模电中已经学习过，这里为了更好地衔接后续内容，给出小结性质的补充，更多详细的内容、具体原理等参考本教材、模电的教材或者其他补充资料；


学习半导体器件与学习电路理论中的各种线性元件最大的区别就是，半导体器件是非线性器件和多端口器件（例如晶体管、场效应管以及后续电力电子技术中学习的晶闸管等），因此，分析含有半导体器件的电路时最关键的出发点就是在不同的工况下，用怎样的拓扑结构即电路模型去表示并分析此器件；

在模电中，我们关心的是半导体器件放大交流信号时的工作区，采用的是小信号分析方法，分析其动态小信号线性化等效模型；而数电中，我们关心的是半导体器件工作在开关状态时的电路模型和分析方法；

半导体器件基础知识回顾




○ 二极管（PN 结）的伏安特性

二极管即封装后的 PN 结，后面的分析中不严格区分；



半导体器件基础知识回顾

○ 二极管的电路模型

		
理想二极管模型	典型二极管模型	通用二极管模型
无开启电压 导通时电压为零（短路） 截止时电流为零（开路）	存在开启电压（导通电压） 导通时相当于一个电压源 截止时电流为零（开路）	存在开启电压（导通电压） 考虑其电阻效应 导通时相当于电压源与电阻串联 截止时电流为零（开路）

半导体器件基础知识回顾



○ 二极管的微变等效模型（小信号模型）

静态电阻

$$R = \frac{U}{I}$$

动态电阻


$$r = \left. \frac{\Delta u}{\Delta i} \right|_{u=U, i=I}$$



“静态决定动态”

半导体器件基础知识回顾

○ 二极管的典型开关模型



在一般问题分析中，二极管最常使用的是此典型的开关电路模型：

开和关的控制量为其电压；

正向电压达到开启电压则导通，导通后的导通压降近似为固定值，即二极管的钳位作用；（对于一般 Si 管分析即 0.7V）；

二极管截止时，其相当于开路状态，但一些情况下需考虑其微小的反向饱和电流（看作一个近似无穷大的电阻，电流从 N 向 P 流过）；


半导体器件基础知识回顾

○ 晶体管的结构原理


三个掺杂区——基区，发射区，集电区；其中发射区掺杂浓度最高，集电区掺杂浓度最低；

三个电极——基极（b），发射极（e），集电极（c）；

两个PN结——发射结，集电结；




NPN型



PNP型

半导体器件基础知识回顾

○ 晶体管的输入伏安特性 ($i_B - u_{BE}$)



以NPN型晶体管为例

发射结电压 $\uparrow$, 基极电流 $\uparrow$

输入伏安特性曲线与管压降有关;


在计算分析时经常可以近似折线化处理,
即将输入伏安特性视为垂直于横轴的直线,

开启电压和导通电压均为 0.7 V

(不考虑 Ge 管) ;

半导体器件基础知识回顾

○ 晶体管的输出伏安特性 ($i_C - u_{CE}$)



以NPN型晶体管为例

三个工作区
(从定性的角度，字面意义上理解：)

①截止区：
基极电流为零，
对外表现为几乎没有任何电流流进流出；

②放大区（线性区）：
集电极电流仅受基极电流控制，
两者呈现比例放大关系；

③饱和区：
集电极电流不再仅受基极电流控制，
同时取决于管压降；


半导体器件基础知识回顾

实际应用中并不是完全按照此表格！
要考虑负载电阻！
只是计算分析题目的经验！

晶体管不同工作区的物理量特点

判断划分的原则

计算时的物理量关系



以NPN型晶体管为例

	条件	电压	电流
截止区	$u_{BE} < U_{on}$ $u_{CE} > u_{BE}$ 即 $u_{BC} < 0$	—	$i_B = 0$ $i_C \approx 0$
放大区	$u_{BE} \geq U_{on}$ $u_{CE} > u_{BE}$ 即 $u_{BC} < 0$	$u_{BE} = U_{BEQ} $	$i_B : i_C : i_E = 1 : \beta : 1 + \beta$
临界饱和	$u_{CE} = u_{BE}$	$u_{BE} = U_{BEQ} $ $u_{CE} = U_{CES} $	$i_B = I_{BS}$ $i_B : i_C : i_E = 1 : \beta : 1 + \beta$
饱和区	$u_{BE} \geq U_{on}$ $u_{CE} < u_{BE}$ 即 $u_{BC} > 0$	$u_{BE} = U_{BEQ} $ $u_{CE} = U_{CES} $	$i_B > I_{BS}$ $i_C \approx i_E (i_C < \beta i_B)$
U_{on} 为开启电压, $ U_{BEQ} $ 即 U_D 为导通电压, 认为两者相等 (一般为 0.7V) $ U_{CES} $ 为饱和管压降 (数电中用作开关管一般为 0.1 V) ; I_{BS} 指临界饱和电流;			

半导体器件基础知识回顾

记忆方法：

联想输出伏安特性曲线上工作点的位置！

○ 晶体管不同工作区的物理量特点小结

截止区 —— 没有电流（电流近似为零，可能存在少量漏电流），管压降大；


放大区 —— 集电极电流与基极电流呈现比例控制关系，电流和电压都较大，功耗最大；

饱和区 —— 管压降很小（近似为零），集电极电流与基极电流不再为比例关系；电流一般较大；

可以看到，在截止区和饱和区时，电压和电流中总是有一个物理量近似为零，因此对应的功耗很小；数字电路中的晶体管要工作在开关状态，因此应用的是其截止区和饱和区；也正是因为因为在开关状态不断切换的过程中会经过放大区，成为了门电路中开关管主要的功耗来源之一；如果开关管长期工作在放大区，那么就可能会因为功率过大而烧坏器件；


半导体器件基础知识回顾

晶体管的开关模型



截止状态

c - e 间相当于一个断开的开关
看作是近似无穷大的电阻
(可能存在少量漏电流)




饱和状态

c - e 间相当于一个闭合的开关
此时 c - e 之间为等效电压源 (饱和管压降 V_{CES} , 非常小)
与饱和导通电阻 R_{CES} (非常小)
很多时候可以近似认为 c-e 短路

半导体器件基础知识回顾

基本的晶体管开关电路（基本三极管反相器）



如图所示，将我们的晶体三极管按照共射方法接入本章前面给出的基本开关电路，就构成了最基本的晶体管开关电路，由于其实实现的是逻辑非的功能，也把它称作反相器（类似于在模电中，集电极与基极电位变化极性（相位）相反）；

当输入低电平时（输入电压不超过规定的 V_{IL} 时），晶体管截止，即 c - e 开路，此时输出为高电平；

当输入高电平时（输入电压不低于规定的 V_{IH} 时），晶体管饱和，即 c - e 近似短路，此时输出为低电平；

由于晶体管是流控型器件（基极电流驱动电路工作），因此设计晶体管开关电路最重要的就是要保证电路的参数要能够使低电平输入时可靠地截止，高电平输入时可靠地饱和（且饱和程度越深越好）而非放大区；

半导体器件基础知识回顾


饱和程度越深越好

(一般饱和区时 β 会下降)

得到的计算式只是近似计算

实际值尽量远离计算得到的临界值)

晶体管开关电路 (反相器) 参数设计



一般情况下规定的 V_{IL} 在 0 附近 (小于发射结导通压降)，所以低电平输入时即处于截止状态；(为了更可靠地截止，也可以在基极侧加入负电源偏置电路)

最重要的是要保证其在输入高电平时处于饱和状态而非放大状态，因此要保证基极电流必须大于其临界饱和时对应的电流 I_{BS} ；临界饱和电流计算即此时的基极电流和集电极电流仍符合 β 倍的比例关系，且满足饱和时 c - e 之间的特点；因此可以计算：

$$I_{BS} = \frac{V_{CC} - V_{CES}}{\beta(R_C + R_{CES})}$$

如果忽略饱和管压降和饱和导通电阻，则 $i_B > \frac{V_{CC}}{\beta R_C}$ ；

半导体器件基础知识回顾

记忆方法：

联想图解法；

电源外特性对应的负斜率直线和
输出伏安特性曲线的交点即工作点；

○ 晶体管开关电路进入饱和区的条件 (影响饱和的因素)

根据前面的分析，影响并决定晶体管能否进入饱和区的因素主要有：

①集电极电阻 R_C ：集电极电阻越大，则集电极电阻上的压降越大，就越有可能使集电极的电位下降到使得晶体管饱和；最理想的情况， R_C 近似无穷大，即深度饱和；

②基极电流的大小：同理，基极电流越大，其对应的集电极电流越大，就会降低集电极电位；（可以把基极电流看作是从小到大逐变的过程去分析，晶体管管压降逐渐减小，而减小的极限就是到达饱和管压降）；基极电流的大小即对应基极侧电阻的取值；

③晶体管的电流放大系数 β ：同理，不再赘述；

半导体器件基础知识回顾

○ 晶体管的另一种工作状态 —— 倒置状态

事实上，除了在模电中学习的三种基本的工作状态，晶体管还有另外一种工作状态，就是倒置状态，即发射结反偏而集电结正偏；（相当于在实验中把共射电路中的 c 和 e 接反）


倒置状态下，即集电区“发射”电子而发射区“收集”电子；但是由于集电区的掺杂浓度不高，发射的电子少，同时由于发射区面积小，最终收集的电子也少，形成的电流很小，因此倒置状态下的三极管没有放大能力，即倒置状态的三极管的 β 是小于 1 的；

这种倒置状态的三极管经常用在 TTL 门电路（后面要讲的）的输入级；

半导体器件基础知识回顾

○ 倒置状态与深度饱和状态对比

如图所示，在分析倒置状态与深度饱和状态的区别时可以采用如下的电路模型助于理解和分析，即看作是两个独立的二极管（PN结）（对于 NPN 型晶体管即 b 为 阳极，c 和 e 为阴极）：



倒置状态：b - e 间的二极管截止，近似开路（存在着从 e 流向 b 的很小的反相饱和电流）；c - e 间的二极管导通，钳位使得 b - c 电压降约为 0.7 V；


深度饱和状态：b - e 间的二极管导通，钳位使得 b - e 电压降约为 0.7 V；b - c 间的二极管导通，钳位使得 b - e 电压降约为 0.7 V；且 c 和 e 近似等电位即近似短路；

半导体器件基础知识回顾


○ MOS 管的结构原理

场效应管分为结型场效应管 (JFET) 和 绝缘栅型场效应管 (MOSFET)，MOS 管又分为增强型和耗尽型，每种管子又分为 P 沟道和 N 沟道；我们重点关注增强型的 MOSFET；

场效应管分为栅极 (g)、源极 (s)、漏极 (d) 以及衬底 (b)，MOSFET 的输入阻抗近似无穷大，即栅极电流近似为零；主要依靠漏极和源极之间的导电沟道导电；栅-源电压控制导电沟道的形成和夹断；



NMOS



PMOS

半导体器件基础知识回顾

注意：

一个很常见的误区！

要将场效应管与晶体管区分！

场效应管的恒流区才是对应其管子达到饱和状态！

场效应管的线性区是它的可变电阻区！

三个工作区

①夹断区(截止区)：

不存在导电沟道（导电沟道被完全夹断）
对外表现为几乎没有任何电流流进流出；
（可能存在微小的漏电流）


②恒流区（饱和区）：

漏极电流仅受栅-源电压控制，与 u_{DS} 无关；

③可变电阻区（线性区）：

漏极电流不再仅由栅-源电压唯一决定，
栅-源电压一定时漏极电流与 u_{DS} 成线性关系；
（可变电阻的大小受 u_{GS} 控制）

场效应管的输出伏安特性 ($i_D - u_{DS}$)



以N沟道增强型MOSFET为例

半导体器件基础知识回顾

○ 场效应管不同工作区的判断与划分

与晶体管不同是，场效应管为电压驱动型器件，因此判断状态直接利用电位即可；

Step1：确定场效应管类型及其对应参数 $U_{GS(th)} / U_{GS(off)}$ ；

Step2：通过判断 u_{GS} 和 $U_{GS(th)} / U_{GS(off)}$ 的大小来判断是否导通，即是否工作在夹断区（截止区）；

Step3：通过判断 u_{DS} 和 $u_{GS} - U_{GS(th)} / u_{GS} - U_{GS(off)}$ 的大小来判断导通后工作在恒流区or可变电阻区；即比较 u_{GD} 和 $U_{GS(th)} / U_{GS(off)}$ 的大小；

Step3 可以利用转移特性曲线，表现为 u_{GS} 和 u_{GD} 在 $U_{GS(th)} / U_{GS(off)}$ 的同侧/异侧：
同侧——可变电阻区；异侧——恒流区；

半导体器件基础知识回顾

记忆方法：

联想输出伏安特性曲线上工作点的位置！

○ 场效应管不同工作区的物理量特点小结

截止区 —— 没有电流（电流近似为零，可能存在少量漏电流），管压降大， $d-s$ 近似开路；


恒流区 —— 此时导通时的等效静态电阻相对较大，即当增大 u_{ds} 时 i_d 几乎保持不变，即饱和状态， i_d 仅受 u_{gs} 的控制，漏极电流和管压降相对都较大，功耗较大；

可变电阻区 —— 此时 i_d 和 v_{ds} 呈现近似线性的关系，因此也称为线性区，对应等效电阻 R_{ON} ；此导通电阻受 u_{gs} 的控制，与 u_{gs} 近似成反比，即 u_{gs} 越大，导通电阻越小；即对应可变电阻区范围内输出伏安特性曲线的斜率（表示电导）越陡；此时管压降小， $d-s$ 近似短路（导通电阻一般很小）；

可以看到，在截止区和可变电阻区时，电压和电流中总是有一个物理量近似为零，因此对应功耗很小；数字电路中的 MOS 管要工作在开关状态，因此应用的是其截止区和可变电阻区；也正是因为因为在开关状态不断切换的过程中会经过恒流区，成为了门电路中开关管主要的功耗来源之一；如果开关管长期工作在恒流区，那么就可能会因为功率过大而烧坏器件；


半导体器件基础知识回顾

MOS 管的开关模型



截止区

d - s 间相当于一个断开的开关
看作是近似无穷大的电阻
(可能存在少量漏电流)





可变电阻区

d - s 间相当于一个闭合的开关
等效为一个阻值很小的导通电阻，
很多时候可以近似认为 d - s 短路

半导体器件基础知识回顾

基本的 MOS 管开关电路



与晶体管的开关电路相比，
想要控制其导通时处于可变电阻区更容易，
只需要控制电位即可，
不用计算电流；

如图所示，将我们的 MOS 管按照共源方法接入本章前面给出的基本开关电路，就构成了最基本的 MOS 管开关电路；我们分别讨论 NMOS 和 PMOS；


对于 NMOS（源极电位最低，接地）：
当输入低电平时（输入电压不超过规定的 V_{IL} 时），NMOS 截止，即 d-s 开路，此时输出为高电平；
当输入高电平时（输入电压不低于规定的 V_{IH} 时），NMOS 导通（且使其工作在可变电阻区），即 d-s 近似短路，此时输出为低电平；

对于 PMOS（源极电位最高，接电源）：
当输入低电平时（输入电压不超过规定的 V_{IL} 时），PMOS 导通，（且使其工作在可变电阻区），即 d-s 近似短路，此时输出为高电平；
当输入高电平时（输入电压不低于规定的 V_{IH} 时），PMOS 截止，即 d-s 开路，此时输出为低电平；

半导体器件基础知识回顾

○ 半导体器件的电容效应及动态特性

在模电的学习中我们并没有关注半导体器件的动态特性，即从一种状态切换至另一种状态的响应过程；具体的动态特性了解即可，之后的电力电子技术等其他专业课应用时再补充学习，数电中认识到这些器件的内部存在寄生电容、这些电容导致半导体器件的动态响应存在时延，即输出的变化会滞后于输入的变化即可；



半导体器件基础知识回顾

半导体器件基础知识小结


在模电的学习中我们应用和主要关注的是晶体管的放大区和场效应管的恒流区，而在数电中我们主要关注的是晶体管的截止区和饱和区、场效应管的截止区和可变电阻区，即将我们的半导体器件应用在开关状态；

下面的门电路的内容就是如何去将我们的半导体器件作为一个开关，通过控制输入电压（高电平或低电平）来控制其导通和关断，进而控制输出电压，实现对应的逻辑运算功能；分析时的关键点就在于，在不同的工作状态下，应该用什么样的拓扑结构（电路模型）来表示我们的开关器件并分析电路特性；

半导体二极管门电路

基本二极管开关电路

根据二极管的单向导电性（正向导通，反向截止），将二极管作为开关代入到前面概述部分的基本开关电路，就得到了基本的二极管开关电路；



对输入侧规定：

高电平： $V_{IH} = V_{CC}$

低电平： $V_{IL} = 0$

不考虑负载（空载）：

$V_I = V_{IH}$ （输入高电平）


D 截止， $V_O = V_{OH} = V_{CC}$ ； （输出高电平）

$V_I = V_{IL}$ （输入低电平）

D 导通， $V_O = V_{OL} = 0.7V$ ； （输出低电平）

半导体二极管门电路

二极管与门



假设 $V_{CC} = 5V$ ，二极管导通电压 $V_{ON} = 0.7V$ ；

对输入侧规定 $V_{IH} = 3V$ ， $V_{IL} = 0V$ ；

不考虑后级负载；

A	B	Y
0V	0V	0.7V
0V	3V	0.7V
3V	0V	0.7V
3V	3V	3.7V

例如

对输出侧规定 $V_{OH} = 3.6V$ ， $V_{OL} = 0.8V$ ；

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1


共阳二极管与上拉电阻组成二极管与门电路：

有任何一个输入低电平都会至少有一个导通使输出钳位在低电平；

只有同时输入高电平输出才为高电平；

半导体二极管门电路

二极管或门



假设二极管导通电压 $V_{ON} = 0.7V$;

对输入侧规定 $V_{IH} = 3V$, $V_{IL} = 0V$;

不考虑后级负载;

A	B	Y
0V	0V	0V
0V	3V	2.3V
3V	0V	2.3V
3V	3V	2.3V

例如

对输出侧规定 $V_{OH} = 2.2V$, $V_{OL} = 0.1V$;

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

共阴二极管与下拉电阻组成二极管或门电路：

有任何一个输入高电平都会至少有一个导通，输出钳位在高电平；

只有同时输入低电平所有二极管都截止，通过下拉电阻实现输出低电平；

半导体二极管门电路

思考：

为什么带负载能力与电阻的功耗是矛盾的？
换句话说，电阻的阻值选取要考虑什么？
(上拉/下拉电阻起限流作用的同时，
对下一级来说相当于一个信号源内阻)
(trade-off)


○ 二极管门电路存在的问题

- 需要上下拉电阻 —— 在前面的例子中，可以看到，无论是与门还是或门，二极管都只有在导通的时候能将输出钳位至与输入的高低状态一致，而二极管截止时需要通过电阻来实现另一种电平的输出；电阻意味着电流流过时会消耗功率，损耗较大；
- 电平偏移 —— 由于二极管导通时客观存在的导通压降，使每一个二极管门电路的输出高低电平与输入高低电平之间产生偏移，因此无法应用到集成电路即多级电路中去，难以对其高低电平标准化规定；
- 带负载能力差 —— 我们前面的分析都是基于电路空载，不考虑负载电流；而电路带负载后输出电平也会产生偏移；而且带负载的能力和上面的功耗是相互矛盾的；

CMOS 门电路


从基本开关电路到互补式开关电路

根据前面的分析，为了改善基本开关电路的缺点，可以采用一个互补的开关代替原本的电阻；两个开关受同一输入信号控制，但是开关状态相反，无论输出高电平还是低电平始终有一个开关断开，大大降低了电路的功耗；CMOS 门电路指的就是用 MOS 管作为开关器件的电路，C 代表 Complementary，互补的；



CMOS 门电路

CMOS 反相器



电路结构：

两个互补的MOS管，NMOS下拉，PMOS上拉；



基本原理：

输入高电平，PMOS截止，NMOS导通（可变电阻区），
实现下拉，输出低电平；

输入低电平，NMOS截止，PMOS导通（可变电阻区），
实现上拉，输出高电平；

CMOS 门电路

CMOS 反相器的电压传输特性和电流传输特性



不考虑负载（空载情况）：


- AB段： $V_I < V_{GS(th)}$ ($V_I = V_{IL}$ ，输入低电平)
PMOS 导通，NMOS 截止， $V_O = V_{DD}$ ，输出高电平；
- CD段： $V_I > V_{DD} - |V_{GS(th)}|$ ($V_I = V_{IH}$ ，输入高电平)
NMOS 导通，PMOS 截止， $V_O = 0$ ，输出低电平；
- BC段： $V_{IL} < V_I < V_{IH}$ （输入介于规定的输入高低电平之间）
两个管子同时导通，若参数完全对称， $V_I = 0.5 V_{DD}$ 时，
 $V_O = 0.5 V_{DD}$ ，此时漏电流最大；
- 分析方法：可以看成是两个电阻串联分压，MOS 管截止时阻值很大近似开路，MOS 管导通时阻值很小近似短路；

思考：

从功耗的角度分析开关频率过高有什么影响？
(经过转折区的次数 $\uparrow$ ，尖峰电流的个数 $\uparrow$ ，功耗 $\uparrow$)

CMOS 门电路


CMOS 反相器的电压传输特性和电流传输特性



进一步分析 CMOS 的电压传输特性曲线和电流传输特性曲线：

定义 $0.5 V_{DD}$ 为阈值电压，即电压传输特性转折区中点对应的输入电压（类比模电中电压比较器阈值电压的定义，电平发生跃变时的输入电压）；可以看到，转折区的斜率很陡，意味着高电平和低电平的区分更加“明显”，最理想的期望值是垂直的直线即不经过中间状态，在后面学习过 TTL 之后可以知道这也是 CMOS 相较于 TTL 的一个优点；

除此之外，在阈值电压附近即输出电平在发生状态切换，两个管子既不是理想导通也不是理想截止时，漏电流很大，对应着功耗很大，因此 CMOS 反相器不能长时间工作在转折区；这也是开关器件工作频率为什么不能很高的原因之一；




CMOS 门电路

思考：

根据对输入噪声容限的理解，电压传输特性曲线中转折区从高电平到低电平的斜率为什么越陡越好？至少为多少？
(假设转折区完全线性)

CMOS 反相器的输入端噪声容限

输入噪声容限指的是，保证输出的高、低电平基本不变（不能超过规定的高低电平的界限范围）时，允许的输入的高、低电平的变化波动范围；



$$V_{NH} = V_{OH(\min)} - V_{IH(\min)}$$



$$V_{NL} = V_{IL(\max)} - V_{OL(\max)}$$

如何理解输入噪声容限？

多级电路每一级电路的输出要作为下一级的输入
对于每一级要做到“接收低质量的 0 / 1，输出高质量的 0 / 1”

CMOS 门电路

CMOS 反相器的输入端噪声容限



思考：

电源电压过高会带来什么负面影响？
(功耗增加)
(trade-off)

结论：输入噪声容限与电源电压有关，电源电压越高（ $V_{DD} \uparrow$ ），输入噪声容限越大，即电路的“包容性”更好（对低质量的输入接收度更好，输出的高低电平更加可靠）；

CMOS 门电路

CMOS 反相器的静态输入特性和静态输出特性

在前面的电路工作原理以及电压、电流传输特性的分析中，我们没有考虑电路的源和负载，即前级和后级；但在实际电路中，门电路一般都是多级相连的；因此我们需要研究其输入特性和输出特性；所谓静态特性，指的是其达到稳定状态，仅输出高/低电平时，即不研究其电平跃变的转折区特性；


输入特性：从电路输入端看进去的输入电压和输入电流的关系，即从信号源索取电流的能力；

输出特性：从电路输出端看进去的输出电压与输出电流的关系，即带负载的能力；

CMOS 门电路

CMOS 反相器的输入特性

由于 MOS 管的绝缘栅特性，其输入电流一般很小，
(仅存在少量漏电流)
即从信号源索取的电流很小，
即对于前级来说负载电流很小，
(随着频率升高考虑电容效应会增大)



由于 MOS 管的制作工艺使其很容易被击穿，因此通常 CMOS 集成电路一般对其输入级采取保护措施，如左图所示的两种输入保护电路，了解即可，并非本课程本章节的关注重点；

由于 MOS 管的绝缘栅特性，在保护电路未发生作用时即保护二极管截止时，输入电流近似为零（输入电阻无穷大）；当输入电压超过正常工作范围后，保护电路作用，此时输入电流受信号源内阻确定；

CMOS 门电路

思考：
模电中类似灌电流和拉电流的例子
(OCL 电路就是一个典型例子)

CMOS 反相器的输出特性

研究 CMOS 反相器的输出特性要分为低电平输出和高电平输出两种情况，因为门电路在低电平输出和高电平输出时带负载的情况，输出端口处负载电流的流向是不同的；下面首先介绍两个数字电路中的概念：

灌电流 (sink current) —— 对一个输出端口来说，输出低电平时其电流流向从外部流向电路内部，则称为灌电流；

拉电流 (source current) —— 对一个输出端口来说，输出高电平时其电流流向从电路内部流向外部，则称为拉电流；

CMOS 门电路


CMOS 反相器的低电平输出特性

CMOS 反相器输出低电平时，此时 NMOS 即下拉管导通，PMOS 截止，后级负载电流应从负载电路注入本级电路，即负载电流（输出电流）为灌电流；



此时输出电流即为 NMOS 的漏极电流 i_d ，输出电压即为 NMOS 的漏-源电压 u_{ds} ；因为 CMOS 反相器输出高低电平导通的管子是处于可变电阻区（导通电阻小），因此输出特性即输出电压和输出电流的关系就是将 NMOS 管的输出伏安特性曲线可变电阻区部分对应过来即可；可变电阻区的阻值受栅-源电压 u_{gs} 控制，与 u_{gs} 的大小近似成反比；而输出低电平时输入为高电平，一般规定为 V_{DD} 附近的一个值，因此电源电压 V_{DD} 越大，即 u_g 越大，其导通电阻越小，对应 $u-i$ 曲线中斜率越缓；

CMOS 门电路

CMOS 反相器的低电平输出特性



低电平输出特性



CMOS 门电路


○ CMOS 反相器的高电平输出特性

CMOS 反相器输出高电平时，此时 PMOS 即上拉管导通，NMOS 截止，后级负载电流应从本级电路向负载电路流出，即负载电流（输出电流）为拉电流；

此时输出电流即为 PMOS 的漏极电流 i_d ，输出电压为电源电压 V_{DD} 减去 PMOS 的漏-源电压 u_{ds} ；（看作是两个电阻串联分压）；类似地，此时将 PMOS 管的输出伏安特性曲线可变电阻区部分对应过来即可；输出高电平时输入为低电平，一般规定为 0 附近的一个值，因此电源电压 V_{DD} 越大，即 u_s 越大，栅源电压的绝对值越大，其导通电阻越小，对应 $u-i$ 曲线中斜率越缓，即在电流相同的情况下，导通电阻上的分压越小，输出电压跌落的越小；



CMOS 门电路

CMOS 反相器的高电平输出特性



拉电流
实际流向为流出电路
规定流入电路为正方向
则输出特性曲线在第二象限

高电平输出特性



CMOS 门电路

○ CMOS 反相器的输出特性小结

根据对低电平输出特性和高电平输出特性的分析，当门电路带负载时会造成其输出电平的偏移，空载时的输出低电平值理想为 0，输出高电平值理想为 V_{DD} ；而门电路带负载时其输出低电平会抬高，其输出高电平会跌落，研究输出特性的目的就是考察其带一定负载、在特定负载电流下输出的低电平和高电平会不会偏移超出规定的 V_{OL} 和 V_{OH} 的范围；

场效管的导通电阻即相当于输出电阻，即把输出看作是电压源时的信号源内阻，输出电阻越小，即 MOS 管上的压降越小，输出的高低电平就越接近于空载时的理想高低电平，即带负载能力越强；最大灌电流 $I_{OL(max)}$ 和最大拉电流 $I_{OH(max)}$ 就是指使输出电平的变化不超过规定的低电平和高电平的范围的极限负载电流，能够体现带负载能力；

CMOS 门电路

认识到有这些特点即可
是否需要掌握计算结合具体考纲！

CMOS 反相器的动态特性

前面的输入特性和输出特性研究的都是反相器工作在稳态，即输出高电平/低电平的状态；除此之外，我们还需要关注 CMOS 反相器的输出在高电平和低电平之间切换，即对应电压传输特性曲线转折区的工作特性，主要分为以下几个方面：

- 传输延迟 —— 输入电压发生跃变时，输出电压的跃变滞后于输入电压的变化；
- 交流噪声容限 —— 输入信号能够使输出电压状态发生改变需要的变化幅度；
- 动态功耗 —— 输出电压在跃变的过程中会产生附加的功耗；

CMOS 门电路


CMOS 反相器的传输延迟时间

由于 MOS 管内部寄生电容、输出端的负载电容的存在，输入信号发生跃变时，输出信号的跃变会滞后于输入信号的变化，存在一定时延，这个时延称为传输延迟时间；

事实上传输延迟时间就是我们在电路理论/模电中学习的电容的充放电时间常数，因此，传输延迟时间与电容的大小、MOS 管的导通电阻的大小有关，而 MOS 管的导通电阻又取决于电源电压 V_{DD} ；

t_{PHL} —— 输出电压从高电平跳变到低电平时的传输延迟时间；

t_{PLH} —— 输出电压从低电平跳变到高电平时的传输延迟时间；



CMOS 门电路

CMOS 反相器的交流噪声容限

由于电容的存在，当输入一个脉冲信号想使得输出电平状态发生变化时，需要此脉冲具有足够大的幅度和作用时间，远大于直流时使输出状态改变的输入信号幅值，因此交流噪声容限远高于直流噪声容限；同理，交流噪声容限受电源电压和负载电容的影响；

CMOS 反相器的动态功耗

根据前面的电压、电流传输特性曲线的分析，CMOS 门电路的功耗主要产生于阈值电压附近，即输出电平发生跃变的转折区；如果忽略微小的静态电流，可以认为电路的总功耗几乎全部为动态功耗；动态功耗可分为两部分，负载电容充放电的功耗以及两个管子瞬时导通的功耗（可以用一个虚拟的电容 C_{PD} 表示）；动态功耗受频率和电源电压的影响；

$$P_C = C_L f V_{DD}^2, \quad P_T = C_{PD} f V_{DD}^2, \quad P_D = P_C + P_T$$

动态功耗公式的记忆方法：
频率 f 表示尖峰电流的个数！

CMOS 门电路

其他逻辑功能的 CMOS 门电路

CMOS 反相器只能实现“输入一个变量，输出其反变量”的单个变量的逻辑非运算，如果想要实现其他与运算、或运算等，则需要实现多个变量的输入，则需要多个开关器件；


根据 CMOS 反相器的工作原理，一个 CMOS 门电路由两部分构成，上拉部分和下拉部分，其中上拉部分由 PMOS 管实现，下拉部分由 NMOS 管实现；PMOS 管的导通对应输入低电平，输出高电平；NMOS 管的导通对应输入高电平，输出低电平；

而逻辑功能上的与运算和或运算对应到电路中就是串联和并联结构；因此，若将多个开关器件通过串联和并联的方式组合，并保持其上下拉部分互补的特点，就可以实现多个变量的逻辑运算，这是其他逻辑功能的 CMOS 门电路设计的基本思想；

CMOS 门电路


思考：
这其实就是德·摩根定理在电路上的体现！

电路结构与逻辑功能的对应关系



CMOS 门电路

CMOS 与非门




根据前面的基本思想，当下拉部分两个 NMOS 串联，同时上拉部分保持互补对称性，两个 PMOS 并联，就可以实现与非逻辑运算功能；

注意前面的分析是简化画法，
这里画出了 MOS 管的衬底

CMOS 门电路

CMOS 或非门



根据前面的基本思想，当下拉部分两个 NMOS 并联，同时上拉部分保持互补对称性，两个 PMOS 串联，就可以实现或非逻辑运算功能；

注意前面的分析是简化画法，这里画出了 MOS 管的衬底

CMOS 门电路

其他逻辑功能的 CMOS 门电路的设计

根据前面的基本设计思想，当含有多个输入变量时，只需要根据其逻辑输出为 0 时设计下拉部分电路（或先根据其逻辑输出为 1 时设计上拉部分电路，输入变量取反），然后根据对称性绘制另一侧的上/下拉电路（串变为并，并变为串），组合在一起即可；

例如：

$\Rightarrow Y' = A(B + C)$ 先设计下拉部分：B 和 C 输入的 NMOS 并联再和 A 输入的 NMOS 串联；

$$Y = (A(B + C))'$$

$\Rightarrow Y = A' + B'C'$ 对应上拉部分：B 和 C 输入的 PMOS 串联再和 A 输入的 PMOS 并联；

$\Rightarrow Y = A'B' + C'D'$ 先设计上拉部分：PMOS，（A 串 B）并（C 串 D）；

$$Y = A'B' + C'D'$$

$\Rightarrow Y' = (A + B)(C + D)$ 对应下拉部分：NMOS，（A 并 B）串（C 并 D）；

CMOS 门电路

思考：

前后各增加一级反相器相应带来的缺点是什么？
(传输延迟时间增加)
(trade-off)

CMOS 门电路的缓冲级

前面的基本的与非门和或非门电路存在的缺点是其输出电阻受不同输入状态的影响，因此影响带负载能力，且输出的电平值受到开关管数目的影响，因为毕竟每个开关管导通存在着一定的导通压降，并非理想短路；截止时也并非理想开路；而且电压传输特性也不一致，因为开关管数目的不同，意味着每个开关管的开启电压也可能会不同（例如两个串联的 MOS 管）；

为了克服这些缺点，即为了构成多级门电路同时实现电平的标准化，一般的实际的门电路的输入端和输出端各增设一级反相器，称为缓冲级；这些具有标准参数的缓冲级就能保证门电路的输出特性（带负载能力）、电压传输特性、高低电平标准等参数的一致性；




CMOS 门电路

注意：

一般分析题中（给定门电路图分析逻辑关系）会画出缓冲级，
要识别标注出这些反相器；

一般设计题（给定逻辑关系自行设计门电路），
尽量不要画出缓冲级，除非题目要求，
最后用文字描述补充说明即可；

CMOS 门电路的缓冲级示例



缓冲级+或非+缓冲级 = 与非；


同理，缓冲级+与非+缓冲级 = 或非；这里不再画出，参考教材；

CMOS 门电路

漏极开路输出门电路 —— OD 门

考虑以下问题：如果想实现两个门电路输出直接相与,能不能把它们直接连接在一起？

表面上看起来可以，但是事实上是绝对不可以的，这也是初学者在设计电路制作电路时最容易犯的错误；因为根据我们前面的 CMOS 门电路的电路结构和工作原理，假设这个图中的两个门电路，上面的输出 1 即 PMOS 管导通，下面的输出 0 即 NMOS 管导通，由于开关管的导通电阻非常小近似短路，相当于电源直接与地短路，电流非常大，会烧坏电路；



绝对不可以！

CMOS 门电路


○ 漏极开路输出门电路 —— OD 门

再考虑以下问题：如果给定的门电路的电平标准与下一级电路的规定的电平标准不一致（例如门电路类型不同，型号不同），或者是该门电路无法直接驱动后级负载（驱动能力比较差，电流很大时电压偏移超出了规定范围），如何解决这个问题呢？


为了解决上面的问题，可以采用漏极开路的输出方式（Open-Drain Output），所谓的漏极开路，就是指将原本的互补的 CMOS 反相器的上拉侧的 PMOS 去掉，这样在输入为高电平时 NMOS 导通实现下拉，输出低电平；而在输入为低电平时，由于 NMOS 截止，因此电路呈现一个高阻的状态（既不是高电平也不是低电平，对后级电路没有影响）；为了让其能够输出高电平，或者是要求能够实现向其他高电平大小的变换、提高其带负载的能力，需要外接上拉电阻；

CMOS 门电路

漏极开路输出门电路 —— OD 门



采用 OD 输出的与非门示例



逻辑符号表示



(在普通的逻辑运算符上添加一个表示 OD 的符号)

如图所示，在普通的与逻辑功能的门电路后级加一个漏极开路输出结构，当前级输出高电平时，NMOS 导通下拉，输出低电平即取反；当前级输出低电平时，NMOS 截止，此时上拉电阻 R_L 将输出拉至高电平，如果是空载的话即 V_{DD2} ；（实现了电平变换）

因此 OD 输出外接上拉电阻的这种电路结构实质上就是本章最开始学习的一侧用开关器件下拉/上拉，而另一侧用电阻上拉/下拉的基本开关电路；此时下拉部分仍然用 NMOS 完成，上拉部分用上拉电阻完成，这样做相当于牺牲了一部分功耗来换取需要的功能（例如更强的带负载能力、电平变换、实现线与等）

CMOS 门电路

用 OD 门实现线与功能



如图所示，OD 门的一个重要应用是可以实现线与，由于此时上拉电阻能够起到一个限流的作用，因此可以直接将两个 OD 方式输出的输出端直接相连，实现与运算功能；线与符号即在连接点处画一个与门轮廓；

CMOS 门电路

OD 门上拉电阻的选取原则


OD 输出门电路在输出低电平即 NMOS 导通时这个电阻起到限流保护的作用，要足够大以保证电流不超过输出级 MOS 管允许的最大电流；在输出高电平驱动后级负载时这个电阻相当于一个信号源内阻，要足够小以保证电压跌落小，即输出电压不能低于规定的高电平范围；

以上就是计算 OD 门上拉电阻的取值范围的基本思路；

CMOS 门电路

不要直接去背电阻下限值的公式！
在理解的基础上记忆！

OD 门上拉电阻的选取原则



$$V_{DD} - (nI_{OH(max)} + mI_{IH(max)})R_L \geq V_{OH}$$

(注意这里的 I_{OH} 是 NMOS 截止时的漏电流，
从 d 流向 s)


n 为并联的 OD 门的数目 (输出端口数)
 m 为负载门电路高电平输入电流的数目

输出高电平 —— 此时负载电流为拉电流 —— 保证上拉电阻上的压降足够小 (带负载)
—— 即保证输出电压不低于规定的高电平下限 —— 计算 R 的上限值

CMOS 门电路

不要直接去背电阻下限值的公式！
在理解的基础上记忆！

OD 门上拉电阻的选取原则



$$\frac{V_{DD} - V_{OL}}{R_L} + m' |I_{IL(\max)}| \leq I_{OL(\max)}$$


m' 为负载门低电平输入电流的数目
负载为 CMOS 门电路时，
 $m = m'$ ，都是取输入端口的个数；

输出低电平 —— 此时负载电流为灌电流 —— 保证输出端电流不超过规定的最大值（限流）
—— 考虑最恶劣情况即只有一个门电路输出带后级全部负载 —— 计算 R 的下限值

CMOS 门电路

输入端口处用反变量，输入端口加 ○
表示输入低电平有效

CMOS 传输门



电路结构与基本原理：

NMOS 与 PMOS 的源极相连，漏极相连；
NMOS 衬底接地，PMOS 衬底接电源 V_{DD} ；
一对互补控制信号控制 PMOS 和 NMOS 的栅极；

$C = 0, C' = 1$ ，传输门截止（高阻态）；


$C = 1, C' = 0$ ，传输门导通，信号通过；

信号可以双向流通；

CMOS 门电路

可能在设计题中考察！
具体结合考纲要求！

CMOS 传输门应用实例 —— 异或门



$A = 1$, TG1 截止, TG2 导通, $Y = B'$;

$A = 0$, TG1 导通, TG2 截止, $Y = B$;


$$Y = AB' + BA' = A \oplus B$$

异或门的特点：

具有“选择性”，根据其控制信号选择是否使输入信号通过

CMOS 门电路

CMOS 传输门应用实例 —— 双向模拟开关



可以用来传输连续变化的模拟信号，了解即可，并非本课程关注重点；

CMOS 门电路

○ 三态输出的 CMOS 门电路

一个门电路的输出状态在数字电路中可能有三种：

- 高电平 —— 1；以 CMOS 为例，PMOS 导通上拉，NMOS 截止；
- 低电平 —— 0；以 CMOS 为例，NMOS 导通下拉，PMOS 截止；
- 高阻态 —— x；以 CMOS 为例，NMOS 和 PMOS 均截止；
(NMOS 和 PMOS 均导通是我们不研究也不希望发生的情况，要规避)

高阻态的含义是，此时输出既不是高电平也不是低电平，其电平随外部电平高低来定，即门电路失去对此输出端的控制作用，门电路对下级电路无任何影响；

事实上前面学习的 OD 门就是高阻态的一个例子，由于去掉了 PMOS 管漏极开路，导致 NMOS 管截止时电路呈现高阻态失去对电平的控制作用，若想完成高电平输出，必须由一个外部的电源和上拉电阻实现；


CMOS 门电路

输入端口处用反变量，输入端口加 $\circ$ 表示
输入低电平有效

对于本例即 $EN' = 0$ ，是电路能正常工作；
若没有小圆圈，则 $EN = 1$ ，电路能正常工作；

三态输出的 CMOS 门电路示例

不需要记这张图，
掌握“三态”的概念和了解三态门的应用即可！



三态输出的反相器



当 $EN' = 0$ 时，电路正常工作，反相器功能；

当 $EN' = 1$ 时，电路输出呈现高阻态；

EN' 的优先级高于输入信号， EN' 称为使能控制信号；

CMOS 门电路

三态输出的 CMOS 门电路的应用



微型计算机（例如单片机）中，采用如图所示的总线结构，可以减少连线数目；把不同的设备“挂”在总线上，在设备不占用总线时以高阻态形式悬空，保证需要用总线传输数据的设备使能端有效，其他无效，就获得了总线的使用权，各设备互不干扰；同时三态门也可以实现控制数据的双向传输；

CMOS 门电路

○ CMOS 门电路应用时的注意事项

这里仅列举一个平时练习与考试时经常需要注意的一点，其他注意事项参考教材和其他资料；

CMOS 门电路不用的输入端口不可以悬空，应根据逻辑功能通过电源上拉或接地，或者是接入有效输入信号，因为 $A + A = A$ ， $A \cdot A = A$ ；

例如在设计题中，当题目限制了使用的门电路的类型时，当实际需要的输入端口并没有覆盖全部的输入端口，如果是 CMOS 门电路，一定不能将 CMOS 门电路的输入端悬空！例如给定与非门，但要实现仅一个变量的非运算，那么将此变量同时接至所有的输入端口即可；

CMOS 门电路

CMOS 门电路小结

- CMOS 反相器

CMOS 反相器的结构和基本原理；电压/电流传输特性；静态输入/输出特性；动态特性；

- 其他逻辑功能的 CMOS 门电路

其他逻辑功能电路设计的基本思想；缓冲级的概念和作用；

- OD 输出门电路

漏极开路输出的概念；OD 输出门的应用；线与的概念；OD 门上拉电阻的选取原则；

- CMOS 传输门 —— CMOS 传输门的结构和基本原理；

- 三态输出 CMOS 门电路 —— 高阻态的概念；使能端的概念；三态输出门电路的应用；

TTL 门电路

TTL 门电路

TTL , Transistor – Transistor Logic , 即基于晶体三极管组建的逻辑门电路；在模拟电路中我们应用的是晶体三极管的放大区，而在数字电路当中，我们应用的是晶体三极管的截止区和饱和区，使其输出高电平和低电平；


事实上 TTL 门电路已经逐渐再被 CMOS 门电路取代，根据后面的学习便可以知道其电路性能上相较于 CMOS 门电路的缺点；但是 TTL 并没有被完全淘汰，在一些场合仍然使用；（而且由于一些旧的教材和习题中 TTL 居多，很多考纲仍然把 TTL 当作重点）因此 TTL 也需要掌握，掌握的程度根据考纲要求即可；

（有的更倾向于考察 CMOS ， 有的更倾向于考察 TTL ）

TTL 门电路的学习内容和 CMOS 的脉络基本一致：基本的 TTL 反相器以及其电路的一些特性、其他逻辑功能的 TTL 门电路、OC 门、三态输出的 TTL 门电路等；

TTL 门电路

TTL 反相器



电路结构：

由三部分组成，输入级、倒相级、输出级；
输出级采用推挽方式（注意两个都是 NPN！）



基本原理：

输入低电平， T_2 截止， T_4 导通上拉， T_5 截止，输出高电平；
输入高电平， T_2 导通且饱和， T_5 导通下拉， T_4 截止，输出低电平；

（详细的原理后面会进一步展开分析，但是基本原理一定要记下来！
最关键的是 T_2 管的状态的变化）

TTL 门电路

TTL 反相器的电压传输特性



AB 段：截止区，输出高电平；

BC 段：线性区，此时 T_2 工作在线性放大区；

CD 段：转折区，电平发生跃变；

DE 段：饱和区，输出低电平；

TTL 门电路

TTL 反相器的工作原理


AB 段称为截止区可以理解为把其看作是一个普通的三极管反相器，截止时输出高电平，饱和时输出低电平；
(或者理解为按照 T2 的工作状态命名)

AB 段：输入属于低电平的区间时， $v_i < 0.6 \text{ V}$ ；

此时 T1 导通且工作在饱和区（T1 的等效集电极电阻是 T2 b-c 之间的反向 PN 结电阻以及电阻 R_2 ，阻值很大，根据前面分析，集电极电阻值大即易进入饱和区），假设饱和管压降为 0.1 V ，则 T2 的基极电位为 $v_i + 0.1 < 0.7 \text{ V}$ ，因此 T2 截止，且 T5 截止，T4 导通实现上拉，输出为高电平：
(至于 T4 是放大区还是饱和区与负载电流有关，即与电阻 R_4 上的压降有关)；假设电源电压 V_{CC} 为 5 V ：


$$V_{OH} = V_{CC} - V_{R2} - V_{BE4} - V_{D2} \approx 3.4 \text{ V}$$

(实际上输出电位与负载电流有关，3.4 为经验值，
如果假设发射结压降和二极管导通电压都是 0.7 的话，
不会超过 3.6 V)



TTL 门电路

TTL 反相器的工作原理




BC 段： $0.7\text{ V} < v_i < 1.3\text{ V}$ ；

此时 T1 导通且工作在饱和区，假设饱和管压降为 0.1 V ，则 T2 的基极电位为 $0.8\text{ V} < v_i + 0.1 < 1.4\text{ V}$ ；


因此 T2 导通，而 T5 仍然截止，此时 T2 工作在线性区（放大区）；

T2 工作在线性区， $v_i \uparrow$ 即 $v_{E1} \uparrow$ ， $v_{C1} \uparrow$ 即 $v_{B2} \uparrow$ ，因此 $v_{C2} \downarrow$ ， $v_{E2} \uparrow$ （根据瞬时极性法，c 与 b 极性相反，e 与 b 极性相同）， $v_{C2} \downarrow$ 即 $v_{B4} \downarrow$ ，则 $v_{E4} \downarrow$ ，因此输出 $v_o \downarrow$ ，且符合线性变化特点；



TTL 门电路

TTL 反相器的工作原理



DE 段称为饱和区可以理解为把其看作是一个普通的三极管反相器，截止时输出高电平，饱和时输出低电平；（或者理解为按照 T2 的工作状态命名）

CD 段： $v_i \approx 1.4 V$ ；记为阈值电压 V_{TH} ；

此时即对应 T4 和 T5 工作状态的切换，此时 T5 导通，T4 截止，输出跃变至低电平（可以理解为 T5 的集电极与电源之间为一个无穷大的电阻，电路存在少量的漏电流，或者考虑后级带负载时负载的灌电流，总之，T5 的导通管压降很小，处于饱和区），T2 也从线性区进入饱和区；

DE 段：

T5、T2 导通则 T2 的基极电位即 T1 的集电极电位被钳位在 1.4 V；此时 T1 是工作在倒置状态的（即前面补充部分给出的不属于模电中学习过的三种基本工作区的情况，发射结反偏，集电结正偏），此时 T1 的基极电位被钳位在 2.1 V；（分析时可把 b-c，b-e 看作两个独立的共阳二极管（PN 结）理解）

TTL 门电路

○ TTL 反相器的工作原理和电压传输特性小结

- 最关键的是倒相级 T2 的工作状态变化，其实也恰好对应了电压传输特性曲线：
随着输入电压从小到大递增，T2 从截止区到线性放大区再到饱和区，对应电压传输特性曲线的截止区—线性区—转折区—饱和区；实质上 T2 的变化即其集电极电位和发射极电位的两个极性相反的变化，也就决定了输出级 T4 和 T5 的导通和截止；
- 输出为高电平时（包括线性区，即在转折区之前）T5 截止，T4 导通（上拉），T4 处于放大区还是饱和区与负载电流有关；输出低电平时 T4 截止，T5 导通（下拉），T5 处于饱和区；但无论如何，两个管子始终只有一个导通（推挽），降低了功耗；
- 输入级晶体管 T1 的工作状态是从饱和区到倒置状态；

TTL 门电路


○ TTL 反相器的工作原理和电压传输特性小结

- 补充：二极管 D1 的作用 —— 输入保护，抑制负向干扰（输入电压小于 0 则输入电流增大）
二极管 D2 的作用 —— 保证 T5 导通时 T4 可靠截止（带来的负面影响就是高电平的跌落，更加偏移电源电压）；

学习这部分时不用过分纠结于一些特定的值，例如 0.6、0.7、1.3、3.4 等这些数值只是有助于我们的分析理解而划分的界限，并不代表电路完全是按照这些值去设计的；具体的电路还需要通过实验来调节参数和测试特性的（因为 TTL 反相器电路是一个经典的、较成熟的电路，指导资料很丰富，可参考的经验较多，也都经过了前人的验证）；而且本身这部分内容并不是学习数字电路的关注重点，因此具体掌握程度视个人情况和考纲要求自行把握；但是在输入电压连续变化过程中电路的各个元件状态的转换是我们在理论分析时需要了解的，不同的状态和工作区意味着分析时使用不同的拓扑模型和分析方法，知道这些元件状态的变化过程也能帮助我们更好地记住其电压传输特性；

TTL 门电路

TTL 反相器的输入端噪声容限



与 CMOS 反相器的输入噪声容限定义一致，即保证输出的高、低电平基本不变（不能超过规定的高低电平的界限范围）时，允许的输入的高、低电平的变化波动范围；

$$V_{NH} = V_{OH(\min)} - V_{IH(\min)}$$

$$V_{NL} = V_{IL(\max)} - V_{OL(\max)}$$

记住 “接收低质量的 0 / 1，输出高质量的 0 / 1” ！
类似地，分析问题需要自行规定；

TTL 门电路

○ TTL 反相器的静态特性

与 CMOS 反相器的静态特性一致，TTL 反相器的静态特性，指的是其达到稳定状态，仅输出高/低电平时的特性，即不研究其中间的线性区和转折区；

输入特性：从电路输入端看进去的输入电压和输入电流的关系，即从信号源索取电流的能力；


输出特性：从电路输出端看进去的输出电压与输出电流的关系，即带负载的能力；

研究输入特性和输出特性就是关注在多级电路中，一级门电路作为其前级的负载时以及驱动后级门电路等负载的特性；

除此之外，TTL 电路还关注的一点是输入端的负载特性，即输入端口处的电阻对于其输入的电平的影响（等效的输入电压大小）；

TTL 门电路

TTL 反相器的输入特性



输入负电平：
此时保护二极管 D1 导通，
电流主要由信号源内阻决定；

由于 TTL 不具有 CMOS 的绝缘栅特性，
其输入电流相对来说较大，
输入电流大意味着其作为后级时给前级的“压力”大
(负载电流大，要求前级的带负载能力强)
同时其输入电流大需要考虑的就是
信号源内阻（对应前级的输出电阻）上的压降
不能使得其输入电平偏移超过规定的范围

输入低电平：此时 T1 工作在饱和区，根据电路理论以及模电基础知识可以分析出此时的输入电流大小，一般输入低电平电流 I_L 可近似为输入短路电流 I_S ，即输入电压为 0 时对应的输入电流；为负值代表流出电路；

输入高电平：此时 T1 工作在倒置状态，其输入电流近似等于发射结的反向饱和电流，非常小，微安级别；

总之，能够记住 I_L 绝对值较大（流出电路，灌入前级）， I_H 较小即可；（一般 TTL 电路的题目 I_H 会给出，而 I_L 可能需要自己通过电路分析求解，见后面内容）

TTL 门电路

○ TTL 反相器的输入特性的分析


与 CMOS 不同的是，因为 CMOS 的输入电流是很小的漏电流，一般没有办法通过计算分析去求解（因此很少考察 CMOS 输入特性有关的计算分析，理解概念即可，除非题目给定参数），而 TTL 反相器的输入级一般是可以通过电路和模电的知识来分析的；分析的关键点就是，在输入低电平和输入高电平时输入级采用何种拓扑结构即电路模型；

可以把 T2 和 T5 看作是两个串联的二极管（PN结），输入低电平的时候两个 PN 结都是截止状态，此时 T1 管工作在饱和区，而且根据前面的分析，是深度饱和，其集电极电阻近似无穷大，可以认为忽略其集电极电流，其发射极电流约等于基极电流，即把 T1 看作是一个 b-e 间的 PN 结，b-e 是同一条串联支路即可；输入高电平时，此时 T2 和 T5 这两个等效的串联的二极管导通，T1 集电结正偏，发射结反偏，即工作在倒置状态；此时输入电流为 PN 结的反向饱和电流，非常小，一般题目会给出（例如 $40\mu\text{A}$ ）；

TTL 门电路

TTL 反相器的输入特性的分析

输入级的等效电路模型如下（不考虑输入负压情况，保护二极管 D1 开路即可）



思考：

如果考虑信号源内阻呢？

（同理，即将前级的输出看作理想电压源，在输入端串联一个信号源电阻即可）

输入低电平：

be_1 导通， be_2 、 be_5 所在的支路截止，
 $V_{CC} - R_1 - be_1 - v_I$ 为一条串联支路；
可以计算出低电平输入电流 I_L ；

输入高电平：

be_1 截止， $bc_1 - be_2 - be_5$ 导通，
T1 倒置状态，
此时输入电流近似为 be_1 的反相饱和电流，
 I_{IH} 非常小，一般会给定已知条件；


注意：

分析输入端负载特性时，
是没有来自外部的有源输入的！

TTL 门电路

TTL 反相器的输入端负载特性

TTL 反相器的输入端负载特性指的是，当输入端口与地之间接入一个电阻 R_p 时，此电阻的变化对于输入电压的影响，关注的是这个无源的电阻等效的有源输入量；




$R_p \uparrow$, $v_i \uparrow$ (具有“自举”特性)

$$v_i = \frac{R_p}{R_p + R_1} (V_{CC} - 0.7) \quad (v_i < 1.4\text{ V})$$

v_i 增大存在上限 —— 根据前面的分析，当到达转折区 T2 与 T5 全都饱和导通后，T1 的基极电位被钳位在 2.1V，因此输入 v_i 被钳位在 1.4V；

TTL 门电路

TTL 反相器的输入端负载特性



根据 TTL 反相器的输入端负载特性，以 $R_p = 0$ 即输入端短路接地为初始状态：

$R_p = 0$ ，即 $v_i = 0$ ，此时输入属于低电平范围（ $v_i < V_{ILmax}$ ），输出属于高电平范围（ $v_o > V_{OHmin}$ ）；随着 $R_p \uparrow$ ，输入电压 $\uparrow$ ，输出电压 $\downarrow$ ，当 $R_p = R_{OFF}$ 值时，会使得输出电压跌落超过规定的高电平范围，即不能再维持输出为高电平状态，把这个维持门电路输出高电平的电阻的最大值 R_{OFF} 称为关门电阻；

R_p 继续 $\uparrow$ ，输出电压继续 $\downarrow$ ，当 $R_p = R_{ON}$ 值时，会使得输出电压进入到低电平范围（ $v_o < V_{OLmax}$ ），即相当于如果把 $R_p = \infty$ 视为初始状态而将 R_p 逐渐减小， R_p 会在其小于某一个值时不能再维持输出为低电平状态，把这个维持门电路输出低电平的电阻的最小值 R_{ON} 称为开门电阻；

开门电阻和关门电阻的概念和定义对其他的 TTL 门电路也适用；

一般典型值 $R_{OFF} \approx 0.7 k\Omega$ ， $R_{ON} \approx 2 k\Omega$ ；

思考：

为什么没有研究 CMOS 的输入端负载特性？

(MOS 管是电压驱动型器件，CMOS 的输入电阻无穷大，几乎没有输入电流，其外接电阻的压降近似为零，

而晶体管为电流驱动型器件，输入电流在外接电阻上会产生压降)

TTL 门电路

○ TTL 反相器的输入端负载特性

根据 TTL 反相器的输入端负载特性，当 TTL 门电路其输入端没有外部电源，而是通过一个无源电阻接地时：

输入端与地之间为小电阻（小指 $R < R_{OFF}$ ），即等效为低电平输入（输入逻辑 0）；


输入端与地之间为大电阻（大指 $R > R_{ON}$ ），即等效为高电平输入（输入逻辑 1）；

特别地，当 TTL 门电路的输入端悬空（即相当于无穷大电阻接地）时，相当于一个等效的高电平输入（即输入逻辑 1）；（但实际应用中为了防止干扰，尽量不悬空，而是根据逻辑功能并接至有用的输入信号或者稳定地上拉/下拉）

这一点与 CMOS 是不同的，CMOS 门电路的输入端不能悬空，且 CMOS 门电路如果没有外部电源输入，而是类似地通过一个电阻接地，无论此电阻阻值如何，都是低电平输入；

TTL 门电路

有关输入端悬空和输入端通过电阻接地示例




如果此与非门为 TTL 门电路：

上图接电阻侧相当于输入低电平（小电阻）

$$Y = (A \cdot 0)' = 1;$$

下图接电阻侧相当于输入高电平（大电阻）

$$Y = (A \cdot 1)' = A';$$



如果此与非门为 CMOS 门电路：


无论大电阻还是小电阻，都是相当于接地，
即输入低电平；

$$Y = (A \cdot 0)' = 1;$$

TTL 门电路


有关输入端悬空和输入端通过电阻接地示例

如果是 CMOS 门电路：



则两张图都是错误的，多余的输入端口不可以悬空；
或非门应该接 0（下拉接地），
与非门应该接 1（上拉接电源），
或者直接接入 A 或 B；


如果是 TTL 门电路：



则对于上图，或非门失去其逻辑功能，
因为悬空输入端相当于输入高电平（输入 1）；
对于下图，仍然能够实现 A 和 B 的与非运算；
但一般自己设计电路时根据逻辑功能上拉或下拉，
或者并接至其他输入信号更可靠

TTL 门电路

TTL 反相器的低电平输出特性




与 CMOS 反相器的输出特性分析基本一致：

输出低电平时， T_4 即上拉管截止， T_5 导通，且 T_5 工作在饱和区；此时负载电流为灌电流，即由负载侧流入输出端口；因此，负载电流即输出电流即为 T_5 的集电极电流，输出电压即为 T_5 的管压降 u_{CE} ，将其输出伏安特性曲线上饱和区部分对应过来即可；由于饱和区时其导通电阻和导通管压降都很小（即原输出伏安特性曲线的斜率很陡），可以近似为线性；

低电平输出特性曲线意味着带负载时低电平会发生偏移（被抬高）；

TTL 门电路

TTL 反相器的高电平输出特性



受功耗的限制，

实际应用中规定的高电平输出最大负载电流
的大小远小于 5mA

即手册会规定 I_{OH} 的最大值

输出高电平时， T_4 导通， T_5 即下拉管截止，此时的负载电流为拉电流，即从输出端口流向负载侧；因此，定义灌入输出端口为正方向的话，高电平输出特性曲线应在第二象限；

负载电流即输出电流即为 T_4 的集电极电流， T_4 工作在线性区还是饱和区取决于负载电流的大小即电阻 R_4 上压降的大小；

当负载电流较小，此时 T_4 工作在线性区作为射极跟随器，输出电阻很小即对于后级来说信号源内阻很小，因此高电平跌落很小；（可以理解为 T_4 在调节其管压降来补偿电阻 R_4 上的压降变化，以保证输出电位几乎不变，而其管压降逐渐减小的极限就是饱和）当负载电流较大，此时 T_4 工作在饱和区，失去射极跟随特性，此时其压降即对应电压跌落与负载电流近似线性（电阻），跌落程度较大；

事实上 CMOS 门电路也有扇入和扇出的概念，
只是我们不研究，
(一般 CMOS 在高频时才关注其扇出系数)
我们认为 CMOS 门电路的输入电流足够小；

TTL 门电路

TTL 反相器的输出特性小结

与 CMOS 反相器的输出特性的概念一致，TTL 反相器的输出特性指的就是当其带负载时输出的高低电平都会产生一定的偏移，低电平输出会被抬高，高电平输出会有跌落；而我们关注的是驱动较重负载（较大的负载电流）时高低电平是否会偏移超出我们规定的范围和界限；可以用最大灌电流和最大拉电流来衡量表示其输出带负载能力；

除此之外，对于我们的 TTL 门电路，表示其输入特性和输出特性还可以用扇入系数 (fan-in) 和扇出系数 (fan-out) 来表述；


扇入系数：门电路允许的输入端的数目；

扇出系数：门电路允许的驱动同类型的门的个数；注意扇出系数的定义是，驱动的同类型门的个数，首先要求是同类型，这个同类型指的是后级各个负载的类型相同，例如驱动多个反相器、多个与非门、多个或非门；另外，是门的个数，而不是输入端的个数；

TTL 门电路

TTL 反相器的扇出系数

TTL 反相器因为不存在多个输入端，不研究其扇入系数；
由于暂时还没有学到与非门、或非门等其他 TTL 门电路，只研究负载为多个反相器的情况；
对于反相器只有一个输入端，门的个数和输入端的个数的相同的，有几个门就对应几个输入电流；



保证输出低电平时，后级负载的灌电流（每个反相器的低电平输入电流之和）不能超过最大灌电流，即对应低电平输出不能超过规定的范围：

$$N_1 |i_{IL}| \leq |i_{OL}|$$

保证输出高电平时，后级负载的拉电流（每个反相器的高电平输入电流之和）不能超过最大拉电流，即对应高电平输出不能超过规定的范围：

$$N_2 |i_{IH}| \leq |i_{OH}|$$

取 N_1 和 N_2 中较小的一个，即为所求的扇出系数；

一般来说，
因为输出高电平时对电流更严格（由于功耗的原因），
而低电平输出的最大灌电流相对较大，
（因为低电平输出特性曲线斜率很缓）
因此扇出系数一般受高电平输出决定；
（解题时具体题目具体分析！）

TTL 门电路

CMOS 相较于 TTL 的优点之一就是
其输入特性要求没有那么严格
因为 CMOS 几乎不取电流
(输入电流非常小)

TTL 门电路前后级的联系小结

后级对于前级来说相当于负载，前级对于后级来说相当于一个含有内阻的电压源；我们研究的输入特性和输出特性就是每个电路从信号源索取电流的能力以及带负载的能力；

对于输入侧来说，其从信号源索取的电流要足够小，因为足够小的输入电流意味着在信号源内阻上压降的偏移就更小，即对应前级的输出电平偏移更小；特别是当前后级之间存在着不可忽略的串联电阻时（例如寄生的电阻参数、电路中额外串入的限流电阻等），输入侧的高低电平要保证不能够超过规定的高低电平范围；

对于输出侧来说，其带负载能力要足够强，即在保证其输出高低电平不偏移超出规定的高低电平范围的情况下，最大负载电流（最大灌电流和最大拉电流）足够大，对应扇出系数足够大；或者说，在同样的负载下，其电压的偏移要足够小；

TTL 门电路

一般需要自己计算的就是 I_L ；

在说明 T1 深度饱和和从电源到输入端为同一串联支路后，
根据电路理论分析即可！

TTL 门电路前后级的联系小结

前级输出低电平，后级输入低电平

灌电流




后级的输入电流 I_L 根据 T1 深度饱和状态计算

即 T1 的 b-e 为同一条串联支路；

计算结果一般相对于 I_{IH} 较大；

前级的最大输出电流 I_{OL} 由于特性曲线很缓，

相对于 I_{OH} 较大；



前级输出高电平，后级输入高电平

拉电流

后级的输入电流 I_{IH} 根据 T1 倒置状态计算
即近似为反相饱和电流，微安级别，非常小；

前级的最大输出电流 I_{OH} 由于功耗的原因
一般规定较小；

TTL 门电路



TTL 反相器的动态特性

类似于 CMOS 反相器的动态特性，TTL 反相器的动态特性研究的就是其在高低电平不同状态之间切换时的特性；主要分为以下三个方面，了解即可；

- 传输延迟时间 —— 输入电压发生跃变时，输出电压的跃变滞后于输入电压的变化；
- 交流噪声容限 —— 输入信号能够使输出电压状态发生改变需要的变化幅度；
- 电源的动态尖峰电流—— 输出电压在跃变的过程中会产生尖峰电流；

TTL 门电路

其他逻辑功能的 TTL 门电路 —— 与非门



采用多发射极三极管，可以看作是多个发射极独立而基极和集电极并联接在一起的三极管；

根据前面对 TTL 反相器工作原理的分析，


只要有一个输入为低电平，其对应的晶体管就会工作在深度饱和状态而将基极、集电极钳位，T1 集电极为低电平，因此 T2 和 T5 会截止，输出高电平；

只有在全部输入都为高电平时，每个晶体管都工作在倒置状态，T1 的集电极为高电平，T2 和 T5 同时导通，输出低电平；

$$Y = (A \cdot B)'$$

TTL 门电路

TTL 与非门的输入特性和输出特性



与非门的输出特性与 TTL 反相器的输出特性相同（输出级结构完全相同）；


与非门的输入特性：

输入低电平时，电流的计算是根据电路理论，将深度饱和的晶体管看作是 b-e 之间的 PN 结而忽略集电极电流，因此根据电路理论很容易得出，无论有多少个输入端，其输入电流都只相当于单个输入端的电流；

输入高电平时，电流的计算是根据每个倒置状态管的反相饱和电流计算的，因此有多少个输入端口就对应多少倍的单个输入端的电流；

TTL 门电路

其他逻辑功能的 TTL 门电路 —— 或非门



采用两组并联的输入级和倒相级；

根据前面对 TTL 反相器工作原理的分析，


只要有一个输入为高电平，其对应的倒相级晶体管 T_2 就会导通进而将 T_5 导通；

只有在全部输入都为低电平时，每个输入级晶体管 T_1 都工作在深度饱和状态，通过钳位作用使所有的倒相级晶体管 T_2 都截止， T_5 截止，输出高电平；

$$Y = (A + B)'$$

TTL 门电路

TTL 或非门的输入特性和输出特性



或非门的输出特性与 TTL 反相器的输出特性相同（输出级结构完全相同）；


或非门的输入特性：

因为有多组输入级，每个输入端口的相互独立的；
因此无论是高电平输入还是低电平输入，
有几个输入端就对应几倍的单个输入端的电流；

TTL 门电路

必须记住！
(在理解的基础上记忆)


TTL 与非门和或非门的输入特性示例



与非门:

低电平输入: 3倍的 I_{IL} ;
(代入门的个数)

高电平输入: 9倍的 I_{IH} ;
(代入输入端的个数)



或非门:

低电平输入: 9倍的 I_{IL} ;
(代入输入端的个数)

高电平输入: 9倍的 I_{IH} ;
(代入输入端的个数)

思考: TTL 门电路中, 负载为与非门、或非门, 计算扇出系数时需要注意什么?
(就是本页说明的问题, 即输入电流取多少倍的问题, 不单独设页讲述)

TTL 门电路

○ 补充：TTL 与非门和或非门的输入端负载特性

根据前面与非门和或非门输入级的电路结构和基本原理的分析：


对于与非门，其输入级是多发射极晶体管，每个输入端并不是完全独立的，输入端电位会互相影响；

只有同时输入高电平（或接入大电阻），才可以使 T_2 、 T_5 导通既而输入级各个等效的晶体管相当于都工作在倒置状态，即输入级晶体管 T_1 的电位被钳位在 2.1 V ，没有外部输入的输入端最高被钳位到 1.4 V ；而只要有一个输入端输入的是低电平（或接入小电阻），其等效的晶体管饱和，就会使 T_1 的集电极钳位至低电平， T_2 、 T_5 截止，其他的等效晶体管都随之饱和，没有外部输入的输入端被钳位至同样的低电平状态；

对于或非门，其输入级是多个相互独立的晶体管，因此输入端的电位互不影响，每一个输入端口按照和前面 TTL 反相器的输入端负载特性相同的分析即可；

TTL 门电路


补充：TTL 与非门和或非门的输入端负载特性示例



所有输入端电位相同，都是低电平
根据电路理论计算大约是：

$$\frac{5 - 0.7}{4 + 0.1} \times 0.1 \approx 0.104\text{V}$$

(一般解题时在没有外部有源输入时答 0 也可)




所有输入端电位相同，都是低电平
都为 0.2 V


(存在外部有源输入时按照外部有源输入给定值)

TTL 门电路

补充：TTL 与非门和或非门的输入端负载特性示例



所有输入端电位相同，都是 1.4 V；








两个大电阻侧的电位是 1.4 V；
存在外部有源输入端侧的电位是 3.2 V；

或非门不再单独设页举例，各个输入端是独立的！

TTL 门电路


其他复合逻辑功能的 TTL 门电路设计的基本思路



(这里输入级没有画保护二极管，
自行补充即可)

TTL 门电路

其他复合逻辑功能的 TTL 门电路 —— 与或非门




根据与门和非门的结构和基本原理，采用多组并联的输入级和倒相级，每组的输入级由又都采用多发射极三极管，即可实现与或非运算；

对于左图所示的例子，即满足：

$$Y = (AB + CD)'$$

TTL 门电路

其他复合逻辑功能的 TTL 门电路 —— 异或门



根据前面的复合逻辑功能 TTL 设计的基本思路以及每个单元模块对应的逻辑运算，可以分析出此电路的逻辑运算式为：

$$Y = (AB + (A + B)')' = (AB + A'B')' = A \oplus B$$

TTL 门电路



○ 集电极开路输出门电路 —— OC 门

类似于 CMOS 中学习的漏极开路输出门电路，当想要实现电平转换、提高驱动能力或是实现“线与”运算时，TTL 门电路可以采用集电极开路的输出方式（Open-Collector Output），即将原本的 TTL 门电路输出级的上拉部分去掉，只保留下拉部分，这样在输入为高电平时 T2、T5 导通实现下拉，输出低电平，和前面一致；而在输入为低电平时，由于 T5 截止，因此电路呈现高阻态；为了让其能够对外输出高电平，或者是要求能够实现向其他高电平大小的变换、提高其带负载的能力，需要外接上拉电阻；

OC 门相关的概念和分析思路与 OD 门基本一致，可能需要注意的是在计算上拉电阻取值范围时，TTL 门电路的输入电流取多少的问题；（根据前面的分析，不同类型的 TTL 门电路的输入特性可能不相同，同一个电路输入高低电平时也可能不相同）

TTL 门电路

用 OC 门实现线与功能



由于此时上拉电阻能够起到一个限流的作用，因此可以直接将两个 OC 方式输出的输出端直接相连，实现与运算功能；线与符号即在连接点处画一个与门轮廓；

TTL 门电路

○ OC 门上拉电阻的选取原则

OC 输出门电路在输出低电平即下拉管 T5 导通时这个电阻起到限流保护的作用，要足够大以保证电流不超过输出级允许的最大电流；在输出高电平驱动后级负载时这个电阻相当于一个信号源内阻，要足够小以保证电压跌落小，即输出电压不能低于规定的高电平范围；


以上就是计算 OC 门上拉电阻的取值范围的基本思路，需要注意的就是负载电流即下一级的输入电流如何取：

负载为与非门 —— 低电平输入电流乘以门的个数，高电平输入电流乘以输入端口的个数；
负载为或非门 —— 无论是低电平输入电流还是高电平输入电流都乘以输入端口的个数；

TTL 门电路

不要直接去背电阻下限值的公式！
在理解的基础上记忆！

OC 门上拉电阻的选取原则



$$V_{CC} - (nI_{OH(max)} + m|I_{IH(max)}|)R_L \geq V_{OH}$$

(注意这里的 I_{OH} 是晶体管截止时的漏电流，
从 c 流向 e)


n 为并联的 OC 门的数目 (输出端口数)
与非门、或非门 m 都取输入端口数；

输出高电平 —— 此时负载电流为拉电流 —— 保证上拉电阻上的压降足够小 (带负载)
—— 即保证输出电压不低于规定的高电平下限 —— 注意输入电流倍数 —— 计算 R 的上限值

TTL 门电路

不要直接去背电阻下限值的公式！
在理解的基础上记忆！

OC 门上拉电阻的选取原则



$$\frac{V_{CC} - V_{OL}}{R_L} + m' |I_{IL(max)}| \leq I_{OL(max)}$$

m' 的代入：


负载为与非门，取门的个数；

负载为或非门，取端口的个数；

输出低电平 —— 此时负载电流为灌电流 —— 保证输出端电流不超过规定的最大值（限流）
—— 考虑最恶劣情况即只有一个门电路输出带后级全部负载 —— 注意输入电流倍数 ——
计算 R 的下限值

TTL 门电路

三态输出的 TTL 门电路



对于本例， EN' 为使能端，
当 $EN' = 1$ 时，电路输出为高阻态；
 $EN' = 0$ 时，电路为正常的逻辑功能；

如果符号没有小圆圈，且使能端输入不是反变量的形式而是原变量的形式，则代表高电平有效；

不需要记这张图，
掌握“三态”的概念和了解三态门的应用即可！

TTL 门电路

○ TTL 门电路小结

- TTL 反相器

TTL 反相器的结构和基本原理；电压传输特性（不同阶段各个器件状态的转换）；静态输入/输出特性（输入为高/低电平时对应的电路模型）（扇出系数的概念）；输入端负载特性（关门电阻和开门电阻的概念）；

- 其他逻辑功能的 TTL 门电路

基本的逻辑功能模块；其他逻辑功能电路设计的基本思想；与非门或非门的输入特性；

- OC 输出门电路


集电极开路输出的概念；OC 输出门的应用；线与的概念；OC 门上拉电阻的选取原则；

- 三态输出 TTL 门电路 —— 高阻态的概念；使能端的概念；三态输出门电路的应用；

第三章小结

- 数字电路的任务；
- 门电路中半导体器件的工作特点；
- CMOS 反相器和 TTL 反相器的基本工作原理；
- 对门电路输入特性和输出特性的理解 —— 各级之间的联系；
- 其他逻辑功能的 CMOS 门电路和 TTL 门电路的设计基本思路（模块化）；
- 一些相关概念 —— 如上拉/下拉，灌电流/拉电流，关门电阻/开门电阻，扇入系数/扇出系数，漏极开路/集电极开路输出，线与，高阻态，噪声容限，缓冲级，传输延迟时间等；

请尊重个人版权，请勿上传至其他公共平台，谢谢理解！
内容问题可联系 bow33@163.com



谢谢！