



第4章 组合逻辑电路 习题课

Leng Ximo

组合逻辑电路习题

- 一些基本概念的认识与理解
- 组合逻辑电路的分析
- 逻辑抽象练习
- 应用小规模集成门电路设计组合逻辑电路
- 应用中规模集成器件设计组合逻辑电路

一些基本概念

小结

首先本章需要认识和理解的概念如下（不一定包括全部，具体请认真回顾我们的知识点复习的 ppt ）：

- 组合逻辑电路的结构特点和功能特点？组合逻辑电路的基本单元？
- 编码（普通编码、优先编码、二—十进制编码）、译码（二进制译码、二—十进制译码、显示译码）、数据选择、数据分配、地址、数据、片选、串行进位、超前进位；
- 什么是“竞争—冒险”？竞争—冒险的消除方法；

一般在选择填空题中考察；

组合逻辑电路的分析



组合逻辑电路的分析即给定一个组合逻辑电路，分析其电路的逻辑功能；

解题方法就是根据电路图，从输入到输出逐级分析，得到输出与输入的逻辑函数式，接着对逻辑函数式进行化简、形式变换或列出真值表，最后分析逻辑功能；如果给定的电路是由中规模器件构成的，那么结合中规模器件的功能特性分析即可；


一般可能存在难度的一步就是最后将抽象的逻辑变量之间的关系对应到实际应用问题背景中，取决于平时的经验积累；但无论如何，解题时必须给出逻辑函数式和真值表，养成做题习惯，保证步骤分得到；

参考练习题目：教材 P209 ~ 210 习题 4.1, 4.2, 4.3, 4.4;

(分析类题目考察概率较小，数电中一般设计类题目的比重较大)

组合逻辑电路的分析


例：试分析如图所示的组合逻辑电路的功能；



逐级分析，得到输出—输入逻辑函数式 → 列出真值表 → 分析真值表输入—输出特点 → 描述功能

组合逻辑电路的分析

例：试分析如图所示的组合逻辑电路的功能；



根据给定的中规模器件的功能表得到输出—输入逻辑函数式 → 列出真值表
→ 分析真值表输入—输出特点 → 描述功能

逻辑抽象练习



逻辑抽象的重要性

事实上逻辑抽象不会单独考察题目，但是解决一些实际应用问题背景下的组合逻辑电路设计题最关键最重要的就是第一步逻辑抽象；无论后面是用门电路还是中规模器件去具体实现逻辑功能，如果在逻辑抽象这一步“卡住”、出现错误或者是逻辑变量设置选取的不合适，那么后面的分析和设计都是徒劳；

首先考虑如何选取定义输入、输出变量以能够覆盖表示输入输出的所有状态；其次列写真值表；接着养成习惯，检查真值表是否完整且正确（ n 个输入变量要有 2^n 行且不能出现输入相同而输出不同的行）；其次再考虑是否有无关项存在（一般来说正确按照实际应用背景列出的真值表缺少的行对应的就是无关项）

关于逻辑抽象，通过平时多练习总结经验，没有固定的程序化的解决方法；

逻辑抽象练习

○ 例：完成以下题目的逻辑抽象过程；

1、设计一个能够判断输血者与受血者血型是否符合输血规定的电路，已知人的血型有 A、B、AB、O 四种，输血要满足一定的授受关系；

（每个人四种血型四个状态，至少需要 2 位，输血者和受血者 2 个人，共需要四个输入变量，AB 表示输血者的血型，CD 表示受血者的血型，可以自行规定代码含义）

2、现有 7 个房间，采用二进制编码磁卡，每个房间的住宿者只持有打开自己房门的房卡，而管理员持有能打开所有房间的房卡，请设计每个房间的开锁电路，若使用其他房间的房卡开锁就会发出警报；

（共 8 张卡，因此可以采用 3 位二进制编码，可以规定 000 ~ 110 为 0 ~ 6 号房间客人的普通卡，111 为管理员的万能卡，每个房间对应一个输出变量，即成功开锁/不成功发出警报（1/0），列一个三个输入变量七个输出变量的真值表即可）

应用小规模集成门电路设计组合逻辑电路

○ 组合逻辑电路的设计方法（使用小规模集成门电路）

Step 1：逻辑抽象；

- 分析因果关系，确定输入/输出变量；
- 定义逻辑状态的含意（赋值）；
- 列出真值表；

Step 2：将真值表转换为逻辑函数式；

Step 3：选定器件类型，对于小规模集成门电路即基本的与、或、反相器、与非、或非、与或非、异或等，注意是否有器件类型限制，例如“只能用与非门”这类条件；

Step 4：根据所选器件，对逻辑式进行化简以及形式变换；

（即第二章的与或、与非—与非、与或非、或与、或非—或非这些形式）

Step 5：画出逻辑电路连接图；

应用小规模集成门电路设计组合逻辑电路

小结

可以看到，在设计题要求使用基本的小规模集成门电路时，事实上与第二章的题目区别就在于第一步逻辑抽象；将真值表转换为逻辑函数式、将逻辑函数式化简和变换为最简与或、与非—与非、与或非、或与、或非—或非、将最终的逻辑函数式转换为逻辑结构图的表示方法，都是第二章的内容；因此前两章的基础知识要掌握足够熟练；

参考练习题目：

教材 P210 习题 4.5, 4.6, 4.7;


应用小规模集成门电路设计组合逻辑电路

使用小规模集成门电路设计时的布线问题

这里介绍一个解题习惯，在要求使用基本的门电路搭建组合逻辑电路时（包括后面的时序逻辑电路可能会要求使用基本的触发器搭建时序逻辑电路），为了防止布线画图混乱不清晰，可以把输入变量的原变量和反变量（如果用到的话）画一组足够长的平行线放到顶部，然后把不同级的器件纵向分层，同一级的器件横向排列，这样连线不容易交叉且更清晰，方便阅卷；

（当然，横竖都无所谓，取决于个人习惯以及卷面答题卡的大小）

示例：



应用小规模集成门电路设计组合逻辑电路

易错：

如果逻辑式中需要取反，
但没有说明可以使用反相器怎么办？
(把与非、或非几个输入端并接即可)

例：

有 3 台数控机床，每台功率 5 kW，分别由 2 台发电机供电，发电机的功率一台为 5kW，另一台为 10kW；按照节约用电的原则，试设计控制两台发电机工作的逻辑电路，要求使用与非门实现；

逻辑抽象：

3 台数控机床 A、B、C，工作为 1，不工作为 0；

2 台发电机 Y，Z，供电为 1，不供电为 0；

根据题意（按照节约用电的原则即发电机侧的功率之和最小）列出真值表即可；

真值表 → 逻辑函数式（最小项之和）→ 卡诺图化简（最简与或式）→ 变换（与非—与非式）

应用小规模集成门电路设计组合逻辑电路



例：

设计一个代码转换电路，能够将余 3 循环码转换为 8421 码，要求使用与非门实现；

余 3 循环码的编码规则？→ 取格雷码中的 3 ~ 12；（学习这一章要回头复习第一章的几种编码）

真值表 → 逻辑函数式（最小项之和）→ 卡诺图化简（最简与或式）→ 变换（与非—与非式）

本题注意，余 3 循环码有 10 个，因此另外 6 个没出现在真值表中的输入组合就是无关项；

应用中规模集成器件设计组合逻辑电路

○ 组合逻辑电路的设计方法（要求使用中规模器件实现）

Step 1: 逻辑抽象 —— 分析因果关系，确定输入/输出变量、定义逻辑状态的含意（赋值）、列出真值表；

Step 2: 将真值表转换为逻辑函数式；

Step 3: 选定器件类型；（根据题目要求使用的中规模器件）

Step 4: 根据所选器件，将逻辑式变换为该器件逻辑功能对应的形式；

如果选用的中规模器件位数不够或产生的逻辑函数式只是目标输出的一部分，则需要拓展（几片级联使用、附加其他的门电路等）；

Step 5: 画出逻辑电路连接图；

应用中规模集成器件设计组合逻辑电路

编码器 (重点掌握优先编码器)	将 2^n 个独立的高低电平输入量编为 n 位代码输出；	74HC148 (8/3)	对于优先编码器， 输入侧存在优先级
译码器 (重点掌握二进制译码器)	将输入的 n 位代码译为 2^n 个独立的高低电平输出；	74HC138 (3/8)	输出覆盖全部最小项 通过或门（与非门） 可以实现任意逻辑函数
数据选择器	根据 n 位地址代码，选择 2^n 个数据的其中一个传输至输出端输出；	74HC153 (4选1) 74HC151 (8选1)	2^n 选 1，即 n 位地址代码 最多可实现 $n+1$ 个变量的 逻辑函数
加法器	实现多位二进制数的加法，考虑来自低位的进位输入和向高位的进位输出；	74LS283 (4位)	输入输出遵循二进制算术 运算的规则
数值比较器	实现多位二进制数的比较，考虑来自低位的比较结果；	74LS85 (4位)	输入输出遵循数值比较的 规则

应用中规模集成器件设计组合逻辑电路

小结

在应用几种常见的中规模集成器件设计组合逻辑电路时，除了逻辑抽象，最关键的一步就是将逻辑函数式变换为该器件的输入—输出逻辑功能对应的形式（或者得到目标输出的一部分，再通过几片级联或附加门电路去拓展）；因此，熟悉本章介绍的各种典型模块的功能特点（具体的功能表不用死记硬背，一般题目会给出或者根据画出的芯片图也能够联系教材判断）非常重要；一般最常考的就是使用译码器和数据选择器来设计组合逻辑电路（特别是目标是通过考试、基础较差的同学必须掌握），因为这两者的通用性；但不代表其他器件不会考察，特别是加法器的题目一般难度上限可以设的较高；总之，每种器件的概念、逻辑功能特点即输入—输出逻辑关系必须清楚！另外，多片器件拓展类的题目可以集中总结和练习，最重要的就是如何使用附加端以及注意输入、输出为高电平有效/低电平有效；

参考练习题目：教材 P210 ~ P214 习题 4.6 ~ 4.29；

应用中规模集成器件设计组合逻辑电路



例：多片器件拓展类题目

- 1、用 2 片 74HC148 （ 8/3 优先编码器）组成 16/4 优先编码器，要求设计封装后的优先编码器具有和 74HC148 类似的附加控制端；（ 74HC148 功能表参考教材）
- 2、用 4 片 74HC148 （ 8/3 优先编码器）组成 32/5 优先编码器；
- 3、用 2 片 4/16 译码器 74LS154 （芯片逻辑框图和功能表参考教材）组成 5/32 译码器；
- 4、用 2 片双 4 选 1 数据选择器 74HC153 和 3/8 译码器 74HC138 接成 16 选 1 的数据选择器；（ 74HC153 和 74HC138 功能表参考教材）
- 5、用 4 位数值比较器 74LS85 组成十位数值比较器，需要用几片？画出各片之间的连接图；（ 74LS85 功能表参考教材）
- 6、用两片 4 位二进制并行加法器 74LS283 组成一个二—十进制加法器电路，所谓二—十进制加法器，即输入为 BCD 码，输出包括进位输出（逢十进一）以及个位数字对应的 BCD 码；

应用中规模集成门电路设计组合逻辑电路

○ 接前一页，1 ~ 5 难度不大，参考知识点复习 ppt 中讲解过的例子总结即可；

6、用两片 4 位二进制并行加法器 74LS283 组成一个二—十进制加法器电路，所谓二—十进制加法器，即输入为 BCD 码，输出包括进位输出（逢十进一）以及个位数字对应的 BCD 码；

难点：要求结果是逢十进一，因此当两个 BCD 码对应的十进制数相加结果为 0 ~ 9 时，和按照四位二进制数相加的结果没有区别；当两个 BCD 码对应的十进制数相加结果为 10 ~ 18，此时应有一个进位输出端口为 1，且要将按照二进制数相加的结果进行修正；

具体修正如下页所示；

应用中规模集成门电路设计组合逻辑电路

接前一页：

如表格所示：

两个二-十进制数之和	按二进制相加的结果					按二-十进制相加应得的结果					备注
	S_{13}	S_{12}	S_{11}	S_{10}	CO_1	S_{23}	S_{22}	S_{21}	S_{20}	CO_2	
0	0	0	0	0	0	0	0	0	0	0	与按二进制相加结果相同
1	0	0	0	1	0	0	0	0	1	0	
2	0	0	1	0	0	0	0	1	0	0	
3	0	0	1	1	0	0	0	1	1	0	
4	0	1	0	0	0	0	1	0	0	0	
5	0	1	0	1	0	0	1	0	1	0	
6	0	1	1	0	0	0	1	1	0	0	
7	0	1	1	1	0	0	1	1	1	0	
8	1	0	0	0	0	1	0	0	0	0	
9	1	0	0	1	0	1	0	0	1	0	
10	1	0	1	0	0	0	0	0	0	1	需要对按二进制加法得到的结果作加6的修正
11	1	0	1	1	0	0	0	0	1	1	
12	1	1	0	0	0	0	0	1	0	1	
13	1	1	0	1	0	0	0	1	1	1	
14	1	1	1	0	0	0	1	0	0	1	
15	1	1	1	1	0	0	1	0	1	1	
16	0	0	0	0	1	0	1	1	0	1	
17	0	0	0	1	1	0	1	1	1	1	
18	0	0	1	0	1	1	0	0	0	1	

应用中规模集成门电路设计组合逻辑电路



例：

某医院有一、二、三、四号病室 4 间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号 4 个指示灯；现要求当一号病室的按钮按下时，无论其它病室的按钮是否按下，只有一号灯亮；当一号病室的按钮没有按下而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮；当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的按钮是否按下，只有三号灯亮；只有在一、二、三号病室的按钮均未按下而按下四号病室的按钮时，四号灯才亮；

请选择合适的中规模集成器件并设计此电路，允许附加必要的门电路；

根据题目的应用背景特点 → 结合优先编码的概念 → 选择 74HC148 / 74LS148;

应用中规模集成门电路设计组合逻辑电路

例：

试用 4/16 译码器以及门电路设计一个水位报警电路：

当水位高于或等于 7 米时，白指示灯 W 开始亮，否则，白指示灯熄灭；

当水位高于或等于 9 米时，黄指示灯 Y 开始亮，否则，黄指示灯熄灭；

当水位高于或等于 11 米时，红指示灯 R 开始亮，否则，红指示灯熄灭；

另外，水位不可能上升至 14 米（小于 14 米）；

请写出设计过程并画出逻辑电路图，译码器芯片 74LS154 的逻辑框图如图所示；


逻辑抽象 —— 0 米 ~ 13 米，14 个状态，输入变量选取 4 位二进制数即可；

一共 16 行，其中 14 和 15 即 1110 和 1111 对应的是无关项；

译码器 —— 特点：输出包含全部的最小项（或最小项的反）

芯片的功能表没有给出，但根据芯片的框图，两个选通输入端都接低电平即可以工作；

输出低电平有效，因此用与非门就可以组合得到最终目标；



应用中规模集成门电路设计组合逻辑电路


例：

只用一片 4 选 1 数据选择器实现逻辑函数： $F = A \cdot B + C \cdot D + (B \oplus C)'$

4 选 1 数据选择器的逻辑框图如下；要求不允许使用辅助的门电路，输入只提供原变量；


解题的关键就是“降维”，即将四输入变量的函数表示成四个乘积项之和，而这四个乘积项分别包含其中两个变量的全部最小项；

降维既可以直接在逻辑函数表达上不断变换实现，有的时候也可以通过卡诺图实现；



应用中规模集成门电路设计组合逻辑电路

拓展 —— 使用卡诺图降维的小技巧；



可以通过卡诺图直接得到数据选择器的输出逻辑函数式形式！

这个技巧不是必须掌握的，能够理解且保证正确的前提下
选择性应用即可！

应用中规模集成门电路设计组合逻辑电路

例：

试用 4 位并行加法器 74LS283 设计一个加/减运算电路；当控制信号 $M = 0$ 时它将两个输入的 4 位二进制数相加，而 $M = 1$ 时它将两个输入的 4 位二进制数相减；两数相加的绝对值不大于 15；74LS283 的逻辑框图如下，允许附加必要的门电路；


解题难点：

如何表示结果的正负？需要添加一个符号位（输出位）；

如何用加法器实现减法？加上补码；

如何得到二进制数的补码？取反加 1；

如何对一个二进制数取反？通过异或运算；



应用中规模集成门电路设计组合逻辑电路

例：


试用两个 4 位数值比较器 74LS85 组成三个数的比较电路，要求能够判别三个 4 位二进制数是否相等，A 是否最大，A 是否最小，并分别给出 “三个数相等”、“A 最大” 和 “A 最小” 的输出信号，可以附加必要的门电路；74LS85 的逻辑框图如下；

思路：

A 最大即 $A > B$ 且 $A > C$;

A 最小即 $A < B$ 且 $A < C$;

三个数相等即 $A = B$ 且 $A = C$;




第四章习题小结

○ 第四章的习题无论是期中考试还是期末考试乃至以后的考研，都是重点的必考题目；考察形式总体上只有两种，分析（给定电路图分析逻辑功能）和设计（给定逻辑功能要求设计电路），无论哪种题目，掌握基本的分析思路和方法才是关键；在将实际的应用背景与抽象的逻辑变量对应后，中间的解题过程考察的其实主要就是第二章学习的基础知识；

除了用基本的门电路去设计组合逻辑电路之外，我们还需要掌握几种典型的组合逻辑电路模块即中规模器件，理解每种器件的逻辑功能特点，关键就是使用每种器件时将目标输出变换成什么样的形式；对于这些常用的中规模器件，还需要注意它们的一些附加端的功能，以及注意低电平有效、高电平有效的含义；

请尊重个人版权，请勿上传至其他公共平台，谢谢理解！
内容问题可联系 bow33@163.com



谢谢！