



第6章 时序逻辑电路 习题课

Leng Ximo

时序逻辑电路习题

- 同步时序逻辑电路的分析
 - 由基本的触发器和门电路组成的时序逻辑电路
 - 由中规模集成器件（移位寄存器、计数器、组合逻辑模块等）组成的时序逻辑电路
- 同步时序逻辑电路的设计
 - 由基本的触发器和门电路设计时序逻辑电路
 - 用中规模集成器件（计数器芯片）设计任意进制计数器
 - 序列信号发生器的设计
 - 其他综合性设计题目

同步时序逻辑电路的分析



时序逻辑电路的分析即给定一个逻辑电路图，分析其电路的逻辑功能；

这种题目一般分为两类，一类是用最基本的触发器构成的时序逻辑电路，这类题目用我们学习过的基本的分析方法和流程即可解决；另一类就是基于中规模集成器件（移位寄存器、计数器包括第四章的组合逻辑电路模块等）构成的时序逻辑电路，这类题目就必须要结合这些中规模集成器件的逻辑功能；

参考练习题目：

第一类（基于触发器和门电路构成的时序逻辑电路）：

教材 P346 ~ 352 习题 6.1, 6.2, 6.3, 6.4, 6.5, 6.6, 6.7, 6.8, 6.26, 6.27；

第二类（基于中规模集成器件即电路模块构成的时序逻辑电路）：

教材 P348 ~ 352 习题 6.10, 6.11, 6.12, 6.13, 6.15, 6.17, 6.18, 6.19, 6.20, 6.24；

同步时序逻辑电路的分析

同步时序逻辑电路的分析方法


—— 基于触发器和门电路构成的时序逻辑电路

- Step 1: 根据给定的逻辑电路图列写驱动方程和输出方程；（均为组合逻辑方程）
- Step 2: 将驱动方程代入到触发器的特性方程中得到状态方程；
- Step 3: 将状态方程绘制为状态转换图的形式（选定一个初态开始，一般为全 0）
（注意要检查状态转换图是否完整，考虑无效态，并说明电路能否自启动）
- Step 4: 根据状态转换图，描述电路的逻辑功能，即将抽象的逻辑关系还原到实际的应用背景中去；

一般来说可能有难度的就是最后一步描述电路具体的实际应用功能，需要平时积累经验，但无论如何，必须要将三大基本方程列出，将完整的状态转换图绘出；

同步时序逻辑电路的分析


例 1：已知时序逻辑电路如图所示，请分析电路的逻辑功能；



同步时序逻辑电路的分析

计数器的模就是计数器的计数容量，
即多少进制的计数器；

例 2：已知移位寄存器型计数器如图所示，请分析计数器的模并检查能否自启动；



不要背文字内容，没有意义；
多结合题目练习去感受和理解！

同步时序逻辑电路的分析

同步时序逻辑电路的分析方法


—— 基于中规模集成器件即电路模块构成的时序逻辑电路

- 首先必须弄清各个中规模集成器件的逻辑功能特点（一般会在题目中给出功能表或者是其他资料，但是必须要熟悉常见的功能的含义（保持、预置数、复位等概念）以及常见的附加控制端的作用和用法）
- 根据给定的功能表和电路具体的连接情况，确定每个芯片的工作模式，进而找出电路状态的转换顺序和相应的输出（必要时可以画状态转换图辅助分析）；
- 如果是多个芯片组成的电路，还要分析各个芯片的输出与输入之间的关系，最后得到整个电路的输出与输入之间的逻辑关系；

同步时序逻辑电路的分析

关于时序逻辑电路的中规模集成器件的功能表


- 时序逻辑中规模集成器件的功能表除了要关注正常工作时（例如计数、移位）附加端的使用方法之外，还要关注其他附加功能的含义以及附加端的用法；除此之外，特别需要关注的是是否需要与时钟信号配合，即同步还是异步；
- 一些题目可能会以时序图的形式给出器件的功能表，比如右图，要能够识别判断，抓住重点，自行归纳总结出功能表；
- 一般来说，常见的组合逻辑器件默认不再给出具体功能表，因此要足够熟悉；




遇到和教材中的芯片封装图引脚名称不同时，
要能够自己对照判断！


同步时序逻辑电路的分析

例 3：已知双向移位寄存器 74194 的逻辑框图和功能表给定，假设 74194 的初态 $Q_0Q_1Q_2Q_3$ 为 0000，D 触发器的初态为 0，试分析右图所示电路的功能；





R'_D	S_1	S_0	工作状态
0	X	X	置零 (异步)
1	0	0	保持
1	0	1	右移
1	1	0	左移
1	1	1	并行输入





同步时序逻辑电路的分析


例：已知 74LS161 的数据手册上的时序图如下所示，请分析右图所示电路的功能；



同步时序逻辑电路的分析

例 5：已知 74LS161 的功能表如下所示，请分析右图所示电路的分频比；

CLK	R'_D	LD'	EP	ET	工作状态
X	0	X	X	X	置 0 (异步)
	1	0	X	X	预置数 (同步)
X	1	1	0	1	保持 (包括C)
X	1	1	X	0	保持 ($C=0$)
	1	1	1	1	计数




同步时序逻辑电路的分析

The diagram shows three 74LS160 chips labeled 74LS160(1), 74LS160(2), and 74LS160(3). Each chip has inputs EP, ET, CLK, D₀, D₁, D₂, D₃, LD, and outputs Q₀, Q₁, Q₂, Q₃, R_D, and C. The chips are connected in a cascaded manner. The clock input (CLK) of the first chip is connected to a common CLK line. The carry output (C) of the first chip is connected to the clock input (CLK) of the second chip. The carry output (C) of the second chip is connected to the clock input (CLK) of the third chip. The output Y is the carry output (C) of the third chip.

同步时序逻辑电路的分析

例 7：如图所示的电路是用二—十进制优先编码器 74LS147 和同步十进制计数器 74160 组成的可控分频器，试说明当输入控制信号 $A' \sim I'$ 分别为低电平时，Y 端输出的脉冲频率各为多少；已知 CLK 端输入脉冲的频率为 10 kHz；74160 的功能表如下；

CLK	R'_d	LD'	EP	ET	工作状态
X	0	X	X	X	置 0 (异步)
	1	0	X	X	预置数 (同步)
X	1	1	0	1	保持 (包括C)
X	1	1	X	0	保持 (C=0)
	1	1	1	1	计数



同步时序逻辑电路的设计



时序逻辑电路的设计即根据给定的电路功能要求，设计电路，是分析的逆过程；

设计题目大体上也是分为两类，一类是用最基本的触发器设计时序逻辑电路，这类题目用我们学习过的基本的分析方法和流程即可解决；另一类就是基于典型的中规模集成器件（移位寄存器、计数器包括第四章的组合逻辑电路模块等）构成的时序逻辑电路；特别地，经常考察的典型题目例如任意进制计数器的设计、序列信号发生器的设计以及移位寄存器型计数器的自启动设计等需要重点关注；

参考练习题目：

第一类（基于触发器和门电路构成的时序逻辑电路）：

教材 P353 ~ 354 习题 6.31, 6.32, 6.33, 6.34, 6.35;

第二类（基于中规模集成器件即电路模块构成的时序逻辑电路）：

教材 P350 ~ 354 习题 6.16, 6.21, 6.22, 6.25, 6.29, 6.30;

同步时序逻辑电路的设计

同步时序逻辑电路的设计方法 —— 用基本的触发器和门电路

Step 1——逻辑抽象：确定电路状态、输入变量、输出变量的个数；定义输入、输出以及每个电路状态的含意，并对电路的状态进行有序编号；按设计要求画出状态转换草图；

Step 2——状态化简：如果可以的话，合并原始状态转换草图中的等价状态（若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态）

Step 3——状态编码：为化简后的状态转换图的各个状态分配编码，通常按照自然二进制数编码，但并不是定式，具体题目要具体分析；标注状态转换图的图例；（编码的同时要考虑无效态的编码）

Step 4——求解状态方程和输出方程：将状态编码后的状态转换图（目前只含有有效状态）列写成一张整合后的卡诺图的形式（将次态和输出变量视为组合逻辑中的输出，将初态和输入变量视为组合逻辑中的输入），再将卡诺图分解，对各个次态和输出变量进行卡诺图化简，即可求解状态方程和输出方程；

同步时序逻辑电路的设计

○ 同步时序逻辑电路的设计方法 —— 用基本的触发器和门电路

Step 5——检查是否能够自启动：当使用 N 个触发器而前面的有效状态循环中的状态个数小于 2^N 时，则需要考虑自启动的问题；将无效态作为初态，代入前面卡诺图化简求解得到的状态方程和输出方程中，检查无效态作为初态在不同输入情况下的输出和次态是否能够回到主循环中，以及是否符合电路实际的应用背景；如果有错误，则返回到 Step 4，说明卡诺图化简时无效态的 x 化简时处理有问题；此时需要在卡诺图中主动地填入 1 或 0，即指定无效态作为初态时，在不同输入情况下的输出和次态；保证最终的完整的状态转换图能够自启动；给出完整的状态转换图；

Step 6——将状态方程对照选择的触发器的特性方程，求解驱动方程；

Step 7——根据驱动方程和输出方程，绘制逻辑电路图；

同步时序逻辑电路的设计

例 8 :

试以 D 触发器为核心元件设计一个可控计数器，当 $X = 0$ 时，电路以六进制方式计数；当 $X = 1$ 时，电路以七进制方式计数，并在计到 101 ($X = 0$) 或 110 ($X = 1$) 时，电路有进位输出 $Z = 1$ ；要求设计步骤清晰，并检验说明所设计的电路能否自启动；

思路：

本题可以在同一张状态转换图上设计（因为只有一个输入变量，难度并不高，且六进制和七进制可以共用相同的状态编码），当然也可以选择先设计一个六进制计数器再设计一个七进制计数器，然后再去用控制端控制两个电路的时钟互斥（这样解题较繁琐，对于本题不推荐）；

本题的一个设计细节是只要求一个进位输出端，因此设计过程中六进制和七进制的进位信号先用 Z_1 和 Z_2 表示，待设计完毕后再利用“数据选择”的概念，根据 X 选择 Z_1 和 Z_2 其中的一个输出，合并为一个输出信号 Z （类似于我们讲过的加减计数器的设计最后提出的优化，用一个或门）；

同步时序逻辑电路的设计

例 9：

设计一个可控五进制计数器，控制信号为 M ；当 $M = 0$ 时，此电路按加 1 顺序计数；当 $M = 1$ 时，此电路按加 2 顺序计数；要求触发器的个数尽可能少；


思路：

如果是在同一张状态转换图上设计，那么，事实上仍然是只有五个状态，加 1 和加 2 的区别只是在于 M 不同时每个状态的次态不同；所以，用自然二进制数编码方式 000-100 是符合本题“使用触发器的个数尽可能少”的要求的；（但是事实上这样设计的计数器，如果想要显示计数的值的话，会使后面的译码电路设计更加复杂，即同样的状态编码 000-001-010-011-100，在 $M = 0$ 时应该译为 0-1-2-3-4，但在 $M = 1$ 时应该译为 0-2-4-6-8；但是如果直接用 0~8 的四位二进制数 0000~1000 作为状态编码，那么状态转换图中的每个状态可以直接对应其代表的数字，但是这样的话就要用到四个触发器，不符合本题的设计要求；本题没有涉及到译码显示的问题，只要是五进制计数器，五个有效状态循环即可）


数字电路的设计方案不是唯一的！

同步时序逻辑电路的设计

○ 关于上一页例题 9 提出的问题的解释



这种状态编码方式有效状态数最少
用三个触发器可以实现



使用 0、1、2、3、4、6、8 对应的四位二进制数作为状态编码
用四个触发器可以实现
不符合本题要求

同步时序逻辑电路的设计

本题已经降低了难度，
如果没有给定 5421 码的对照表，
要能够根据有权码的定义自己列写出来！

例 10：

试用基本的触发器和门电路设计一个 5421 码十进制计数器，已知 5421 码对照表如下；

十进制数	5421码
0	0000
1	0001
2	0010
3	0011
4	0100
5	1000
6	1001
7	1010
8	1011
9	1100

思路：

这里的“十进制”指的是计数器的模为十；

状态编码时按照 5421 码的编码方式分配到各个状态即可；

四位二进制数中没有出现的另外六个代码为无效态；

同步时序逻辑电路的设计

例 11：

设计一个电路，只有在连续两个或两个以上的时钟信号作用期间两个输入信号 X_1 和 X_2 一致时，输出信号才是 1，其余情况输出为 0；要求设计步骤清晰，触发器的个数最少；

思路：

这其实类似于我们之前讲过的数字密码锁即序列检测器的题目，直接根据题意从一个初态开始绘制状态转换图就可以；对于本题，最终的状态化简后的状态转换图只有两个有效状态，用一个触发器即可实现；

同步时序逻辑电路的设计



例 12：试设计一个序列检测器，当串行输入的二进制码中检测到 10001110 则输出高电平脉冲，否则为低电平；

思路：

虽然相较于我们之前学习的序列检测器的例题，位数很多，而且指定了序列，但是基本的分析思路没有变化，都是从状态转换图入手，必要时也可以列成状态转换表；

序列的检测实际上是基于“滑窗”的原理，即每次取固定位数的一个“窗口”，从首位开始依次检测每一位，如果出现序列不匹配，则窗口向后移动重新检测，不断循环，直到序列匹配，则产生输出脉冲信号；需要注意，每次窗口向后移动时，并不一定要将全部的数据“丢弃”，例如对于本例，如果前六位输入的是 100010，那么最后一个是 0，不匹配，则窗口会右移，但由于最后的两位的 10 仍然符合目标序列的前两位，所以此窗口只需右移四位即可，10 可以保留，状态转换图中应该回到已经输入 10 的状态，而并不一定是回到最原始的状态；


注意每一次不匹配并不一定是必须回到初始的 S_0 !
即使是最后一位，成功匹配，次态也不一定是 S_0 !
具体题目具体分析!

同步时序逻辑电路的设计

○ 上一页例题 12 的状态转换表/状态转换图:

状态含义	X		0	1
	S			
原始状态	S_0		$S_0 / 0$	$S_1 / 0$
1	S_1		$S_2 / 0$	$S_1 / 0$
10	S_2		$S_3 / 0$	$S_1 / 0$
100	S_3		$S_4 / 0$	$S_1 / 0$
1000	S_4		$S_0 / 0$	$S_5 / 0$
10001	S_5		$S_2 / 0$	$S_6 / 0$
100011	S_6		$S_2 / 0$	$S_7 / 0$
1000111	S_7		$S_2 / 1$	$S_1 / 0$

S*/Y



同步时序逻辑电路的设计

例 13：

设计一个滑窗型的序列检测器，用来检测串行 5 位二进制代码输入序列，若当前的输入以及前面的四个输入中有 3 个 “1” 和 2 个 “0” 且最初的两个输入均为 “1” 时，输出为 1，否则输出为 0；要求设计步骤清晰，并检验说明所设计的电路能否自启动；

思路：

仍然是按照 “滑窗” 的序列检测原理，根据题目要求绘制状态转换图或者是列写状态转换表即可；需要注意的就是，当序列不匹配时，并不一定必须回到原始状态，而是要保留前面与目标序列相同的部分；例如对于本题，输入 1111 不匹配后，窗口只需向右移动一位，即 111 仍然可以保留，状态转换图中回到 “已经输入 111” 的状态；

注意每一次并不一定是必须回到初始的 S_0 !

同步时序逻辑电路的设计

○ 上一页例题 13 的状态转换表：

状态含义	$\begin{matrix} X \\ S \end{matrix}$	0	1
原始状态	S_0	$S_0 / 0$	$S_1 / 0$
1	S_1	$S_0 / 0$	$S_2 / 0$
11	S_2	$S_3 / 0$	$S_4 / 0$
11,0	S_3	$S_5 / 0$	$S_6 / 0$
11,1	S_4	$S_7 / 0$	$S_4 / 0$
11,00	S_5	$S_0 / 0$	$S_1 / 1$
11,01	S_6	$S_0 / 1$	$S_2 / 0$
11,10	S_7	$S_5 / 1$	$S_6 / 0$

S^* / Y

不同的题目要灵活地思考不同的设计思路！
数电设计题的重点在于思维！

同步时序逻辑电路的设计

例 14：

试以 JK 触发器为核心元件设计一个序列检测器，在控制输入端 K 的作用下，分别检测“111”和“101”两个序列；当控制端 $K = 0$ 时，用以检测 111 序列，连续输入 3 个或 3 个以上 1 则输出 $Y_1 = 1$ ；当控制端 $K = 1$ 时，用以检测 101 序列，连续输入“101”则输出 $Y_2 = 1$ ；要求设计步骤清晰，并检验说明所设计的电路能否自启动；

思路：

可以将检测 111 和检测 101 分开进行，即设计两个时序逻辑电路（序列检测器是我们已经讲过的例题），接下来的任务就是根据控制端 K 选择两个时序逻辑电路的其中一个工作；想令时序逻辑电路工作/不工作很简单，只需要控制电路的时钟即可；所以检测 111 的电路的时钟信号为 $CLK_1 = CLK \cdot K'$ （ $K = 1$ 屏蔽时钟信号， $K = 0$ 时钟信号正常触发），检测 101 的电路的时钟信号为 $CLK_2 = CLK \cdot K$ （ $K = 0$ 屏蔽时钟信号， $K = 1$ 时钟信号正常触发）；

（本题也可以选择在同一张状态转换图上设计）

同步时序逻辑电路的设计

例 15:

A、B 为高位在前的两路串行同步四位二进制数，请设计一个实现两数比较功能的时序逻辑电路；

思路：

本题的难点可能在逻辑抽象，因为题目比较简短，需要我们自行规定变量以及含义；

输入 X_1X_0 就是两个二进制数 A、B 每次输入的位（从高到低），输出有三种情况： $A > B$ ， $A = B$ ， $A < B$ ，因此三种状态至少需要两位的状态编码，可以选择 Y_1Y_0 为输出，并选择 00~11 中的三个代码赋予其含义即可；当然，也可以使用三个输出， $Y_2 = 1$ 、 $Y_1 = 1$ 、 $Y_0 = 1$ 分别表示 $A > B$ ， $A = B$ ， $A < B$ ，这样的三个输出变量的特点是互斥，即只可能有一个为有效电平输出；

按照数值比较的原理绘制状态转换图即可；

具体的设计细节请回顾前面讲过的内容，
知识点复习部分的 ppt 中很详细，
这里不再重新展开！

同步时序逻辑电路的设计

○ 用中规模计数器芯片构成任意进制的计数器

用 N 进制的计数器芯片设计 M 进制计数器：

(1) $M < N$ ：置零法和置数法；根据不同芯片的特性又可分为同步置零法、异步置零法、同步置数法、异步置数法；

(2) $M > N$ ：

① M 可分解成两个或多个小于 N 的因子相乘：先用置数法或置零法设计各个计数器，再将两个或多个计数器串行连接或并行连接；

② M 为素数不可分解：先将两个或多个 N 进制的计数器芯片串行连接或并行连接为 N^2 、 N^3 、.....的计数器，再整体置零或整体置数；

同步时序逻辑电路的设计

○ 自测

- ① 给定一个同步十进制计数器（异步复位端，同步预置数端），要求用置零法设计七进制计数器；
(异步置零，用 0111 译码产生置零控制信号，用 0110 译码产生进位输出信号)
- ② 给定一个同步十六进制计数器（异步复位端，同步预置数端），要求用置数法设计一个十三进制计数器，且规定预置数 $D_3D_2D_1D_0 = 1000$ ；
(同步置数，预置数为 1000，则在草纸上绘制，应该在 0100 之后跳变到 1000，即越过 0101、0110、0111 三个状态，用 0100 译码产生预置数控制信号，可以直接利用原器件的进位输出端)
- ③ 给定一个同步十进制计数器（同步复位端，同步预置数端），要求用置零法设计五进制计数器；
(同步置零，用 0100 译码产生置零控制信号和进位输出信号)
- ④ 给定一个同步十六进制计数器（异步复位端，异步预置数端），要求用置数法设计一个八进制计数器；
(异步置数，可以选择预置数为 1111，则在草纸上绘制，应该在 0111 时跳变到 1111 (0111 不出现在最后的主循环中)，用 0111 译码产生预置数控制信号，可以直接利用原器件的进位输出端)

同步时序逻辑电路的设计

设计方法不唯一！
(但是要保证正确)
(尽量使用较保险的方法)
这里只是提供一种思路！

自测

⑤ 用两片 74160 设计一个三十进制计数器；

(第一片十进制不改动，可以直接使用其器件的进位输出信号；两片之间串行或并行连接（注意 74160 是上升沿触发，所以串行连接时第一片正脉冲的进位输出信号需要通过一个反相器接至第二片的时钟端）；第二片可用同步置数法设计为三进制的计数器；如果预置数是 0000，则要在 0010 处译码产生预置数控制信号和进位输出信号；如果预置数是 1001，则要在 0001 处译码产生预置数信号，可以直接使用第二片的进位输出信号；)

⑥ 用两片 74161 设计一个三十进制计数器；

(两片都需要改动，可以改为 5×6 或 6×5 ，也可以改为 10×3 或 3×10 ，需要注意的就是如果两片连接时，如果第一片的进位输出信号是用附加的门电路设计产生的，那么并行连接时必须要保证其能维持一个完整的时钟信号周期；因此，推荐使用同步置数法，且推荐同步置数时尽量使用器件自身的进位输出端，即让同步置数后的有效循环中出现器件原来的有效循环的最后一个)

同步时序逻辑电路的设计

自测

⑤ 用两片 74160 设计一个三十一进制计数器；

（先用两片 74160 接成一个一百进制的计数器，接着采用整体置零或是整体置数；整体置零，因为 74160 的置零是异步的，因此要在 31 即 0011,0001 处译码产生异步置零信号（注意：易错的是，不是在 31 对应的八位二进制数 00011111 处译码！74160 是二—十进制编码，应该看的是 31 的 BCD 码！）31 不出现在最终稳定的状态转换图中，在 30 即 0011,0000 处译码产生进位输出信号（能持续一个时钟信号周期）；整体置数，74160 的预置数是同步的，可以将预置数设为 99 即 1001,1001，这样在 29 即 0010,1001 处译码产生预置数信号，可以直接用器件的进位输出端；）

⑥ 用两片 74161 设计一个三十一进制计数器；

（与 ⑤ 的区别是，74161 是十六进制计数器，编码方式是自然二进制编码，因此这里的三十一，对应到十六进制数是 1F，即对应八位二进制数 00011111！这一点在解题时容易出错！）

同步时序逻辑电路的设计

例 16:

用 74161 设计一个可控计数器，当控制变量 $M = 0$ 工作在五进制， $M = 1$ 工作在十五进制；允许附加必要的门电路；

思路：

这事实上就是“数据选择”的概念，根据 $M = 0 / 1$ 选择不同来源的译码信号反馈至预置数端或者是置零端；这里的数据选择用或门和与非门实现；

同步时序逻辑电路的设计



序列信号发生器的设计思路

方案 1：用基本的触发器和门电路实现：

首先用基本的触发器设计某一进制（与序列的长度一致）的计数器，实现 N 个有效状态之间循环；接着再按照指定的输出信号序列填写每个状态对应的输出变量，后面再求解输出方程即可；

方案 2：用计数器芯片和数据选择器芯片实现：

首先，用计数器芯片设计某一进制（与序列的长度一致）的计数器，实现 N 个有效状态之间循环，再将计数器的状态代码作为组合逻辑的输入变量，按照组合逻辑电路一章中学过的用数据选择器设计组合逻辑电路的方法，一个 n 位地址代码的 2^n 选 1 的数据选择器可以实现 $n+1$ 个输入变量的逻辑函数；选择 n 个变量作为地址输入端，将组合逻辑函数式写成特定的形式，即可得到每个数据输入端的输入信号；

同步时序逻辑电路的设计



序列信号发生器的设计思路

方案 3：用移位寄存器实现；

使用带有反馈网络（即第一个触发器的 D_0 可以修正）的移位寄存器也可以实现序列信号发生器，只需要将最后一个触发器的状态 Q 作为串行输出端即可；

与前面用基本的触发器和门电路设计的区别在于，此时不可以改变移位寄存器的内部结构，即除了第一个触发器的输入是通过反馈网络得到，其他触发器的输入必须仍然是前一个触发器的状态输出；除此之外，带有反馈网络的移位寄存器的状态转换图（表）不再是按照自然二进制编码方式，因此必须按照指定的输出序列自行列写状态转换图（表）；事实上这就是一个移位寄存器型计数器，设计的核心仍然是几个数量与序列长度一致的状态之间的循环，只不过状态编码不再是按照自然二进制数编码；

同步时序逻辑电路的设计

例 17:

设计一个电路，能够输出 “0010110111” 序列信号；

- (1) 使用基本的触发器和门电路实现；
- (2) 使用一片 74160 和一片 74HC151 (8-1 MUX) 实现；
- (3) 使用一片 74161 和一片 74HC151 (8-1 MUX) 实现，允许附加必要的门电路；
- (4) 使用由 D 触发器构成的移位寄存器实现，允许附加必要的门电路；
- (5) 使用一片 74194 移位寄存器芯片实现，允许附加必要的门电路；
- (6) 使用一片 74194 移位寄存器芯片和一片 74HC151 (8-1 MUX) 实现，允许附加必要的门电路；

本题是一个十位的序列，因此核心是一个十进制的计数器，即十个有效状态之间循环；

同步时序逻辑电路的设计

○ (接上页例题 17 “0010110111” 序列信号发生器)

初态	输出	次态
0000	0	0001
0001	0	0010
0010	1	0011
0011	0	0100
0100	1	0101
0101	1	0110
0110	0	0111
0111	1	1000
1000	1	1001
1001	1	0000

(1) 根据基本的同步时序逻辑电路设计方法，十个有效状态之间循环，每个状态对应一个输出；所以可以选择自然二进制数编码方式，0000-1001，列出状态转换图（表）后再求解状态方程、输出方程即按照基本的设计流程设计一个 Moore 型电路即可；

需要注意的设计细节是这个电路要保证能够自启动，以 0000 为计时起点输出序列才符合题目要求；要考虑 1010 ~ 1111 这六个无效态，必须要回到主循环中；

同步时序逻辑电路的设计

○ (接上页例题 17 “0010110111” 序列信号发生器)

(2) 74160 是十进制计数器，其 $Q_3Q_2Q_1Q_0$ 即在 0000~1001 十个状态之间循环；状态代码有 4 位，用 8 选 1 即 3 位地址输入端的数据选择器可以实现；现在的设计目标就是用数据选择器实现下面的真值表对应的组合逻辑函数，即第四章的类型题；

Q_3	Q_2	Q_1	Q_0	Z
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1

$$Z = Q_3'Q_2'Q_1Q_0' + Q_3'Q_2Q_1'Q_0' + Q_3'Q_2Q_1Q_0' + Q_3'Q_2Q_1Q_0 + Q_3Q_2'Q_1'Q_0' + Q_3Q_2'Q_1Q_0$$



$$Z = Q_3 \cdot (Q_2'Q_1'Q_0') + Q_3 \cdot (Q_2'Q_1'Q_0) + Q_3' \cdot (Q_2'Q_1Q_0') + 0 \cdot (Q_2'Q_1Q_0) \\ + Q_3' \cdot (Q_2Q_1'Q_0') + Q_3' \cdot (Q_2Q_1'Q_0) + 0 \cdot (Q_2Q_1Q_0') + Q_3' \cdot (Q_2Q_1Q_0)$$

(3) 与 (2) 的区别就是要先将十六进制计数器芯片 74161 通过置数法或是置零法构成一个十进制计数器，后面的部分没有区别；

同步时序逻辑电路的设计

左边的表格是
按照移位寄存器的移位特点，
从 Q_3 开始反推写出 Q_2 、 Q_1 和 Q_0 的

○ (接上页例题 17 “0010110111” 序列信号发生器)

(4) 使用移位寄存器实现序列信号发生器，只需要将最后一个触发器的状态 Q 串行输出即可，按照目标序列填写状态转换表即可，最后的设计任务就是第一个触发器的驱动方程，即反馈网络的设计；

Q_0	Q_1	Q_2	Q_3
0	1	0	0
1	0	1	0
1	1	0	1
0	1	1	0
1	0	1	1
1	1	0	1
1	1	1	0
0	1	1	1
0	0	1	1
1	0	0	1



Q_0	Q_1	Q_2	Q_3	Q_0^*
0	1	0	0	1
1	0	1	0	1
1	1	0	1	0
0	1	1	0	1
1	0	1	1	1
1	1	0	1	1
1	1	1	0	0
0	1	1	1	0
0	0	1	1	1
1	0	0	1	0

$$D_0 = Q_0^*$$

把初态视为组合逻辑的输入侧变量，
把次态视为组合逻辑的输出侧变量，
按照组合逻辑电路的设计方法，
求出 Q_0^* 与 Q_0 、 Q_1 、 Q_2 、 Q_3 的关系，
由于 D 触发器 $Q^* = D$ ，
即求解出第一个触发器的驱动方程，
即求解出反馈网络的设计；

同步时序逻辑电路的设计

○ (接上页例题 17 “0010110111” 序列信号发生器)

(5) 与 (4) 的区别就是此时的移位寄存器封装称为了一个芯片，需要对照功能表考虑其他附加端的接线方式，工作在右移模式，外部的反馈网络与 (4) 一致；

(6) 与 (5) 的区别就是后面的反馈网络，是用数据选择器设计的，即上一页右边的 Q_0^* 即 D_0 与 Q_0 、 Q_1 、 Q_2 、 Q_3 的真值表对应的组合逻辑部分不是用门电路实现，而是用数据选择器实现；

另外一点需要注意的是，(1) ~ (6) 无论哪种方法，由于本题序列长度是 10，即小于 2 的整数次幂，所以都会涉及到无效态的问题，而我们设计时并没有考虑无效态，因此必须要强调预置状态为初始状态即有效循环中的第一个，否则可能没有办法正常工作；严谨来讲，还需要检查无效态按照我们的设计是否回到主循环，即检查能否自启动

同步时序逻辑电路的设计

例 18:

设计一个彩灯控制电路，要求红、绿、黄三种颜色的 LED 灯按照如图所示的顺序进行状态的转换；表中的 1 表示亮，0 表示灭；要求尽可能使用中规模集成器件；

CLK 顺序	红	黄	绿
0	0	0	0
1	1	0	0
2	0	1	0
3	0	0	1
4	1	1	1
5	0	0	1
6	0	1	0
7	1	0	0





这事实上就是三个序列信号发生器，
三个输出变量 R、Y、G
用 74161 和三个 4 选 1 的数据选择器即可实现；

同步时序逻辑电路的设计

例 19:

利用一片双向移位寄存器 74LS194 和一片多路复用器 74LS151 以及附加门电路实现 001101100101 序列发生器；已知 74LS194 和 74LS151 的逻辑图形符号如下，74LS194 的功能表已给出；

CLR'	S ₁	S ₀	工作状态
0	X	X	置零（异步）
1	0	0	保持
1	0	1	右移
1	1	0	左移
1	1	1	并行输入



即对应例题 17 的 (6)！自行完成！

同步时序逻辑电路的设计

例 20:

请设计一个能够自启动的三位移位寄存器型六进制计数器，用 D 触发器和门电路实现；

思路：

首先 $Q_0 = D_1$, $Q_1 = D_2$, 接着按照基本的扭环形计数器即 $Q_2' = D_0$ 反馈接线, 得到一个不能自启动的含有 6 个有效状态循环的状态转换图；再进行修正使无效态回到有效循环中，修正时要注意只能修改第一位即第一个触发器的次态（不能改变移位寄存器内部结构）

同步时序逻辑电路的设计

例 21:

请设计一个能够自启动的四位移位寄存器型十进制计数器，用 D 触发器和门电路实现；

思路：

此时在原本的状态转换图上修正时，不仅要“破坏”无效循环，还要“破坏”有效循环，构成一个新的十个有效状态循环的状态转换图，另外的六个无效状态能回到主循环中；

同步时序逻辑电路的设计

例 22:

请用双向移位寄存器 74LS194 设计一个能够自启动的四位移位寄存器型八进制计数器，允许附加必要的门电路；

思路：

与前面的区别只是移位寄存器给定的的是一个集成的芯片，需要对照功能表考虑其他附加端的接线方式，工作在右移模式，外部的反馈网络的设计方法没有变化，都是对 Q_0^* 即 D_0 进行修正；

同步时序逻辑电路的设计

例 23:

请使用 D 触发器和必要的组合逻辑中规模集成器件组成三位同步时序电路，要求电路能够实现以下功能表中的功能，要求不允许附加门电路，作出电路图；

C_1	C_0	功能
0	0	六进制计数器
0	1	取反
1	0	保持
1	1	循环右移

这道题目的设计思路其实就类似于双向移位寄存器（具有右移、左移、保持、预置数功能）的设计，考察的事实上是对“数据选择”概念的理解；

电路实现不同的功能，即根据控制输入端的状态，作为地址代码，选择不同的输入作为每个触发器的输入信号；

本题可能“卡住”的地方是六进制计数器如何处理，事实上三位的移位寄存器，扭环形计数器就是 $2 \times 3 = 6$ 个状态循环，可以实现六进制计数；

同步时序逻辑电路的设计



例 24:

现需对一个字长为 5 位的串行码设计奇校验电路，要求每当收到 5 位码中有奇数个 1 时，在最后一个校验码时刻给出指示脉冲；

- (1) 请按照设计要求绘制出此电路的原始状态转换图（无需进行状态编码）；
- (2) 现提供同步十进制计数器芯片 74160，功能表和逻辑框图如图所示，请用此计数器模块和附加的触发器、门电路设计上述 5 位串行码奇校验电路；（提示，T 触发器 $T = 0$ 保持， $T = 1$ 翻转）

思路:

本题的设计有两个关键点，首先，表示有奇数个 1 的输出只在每接收 5 位数据后产生一次，是一个脉冲信号，电路中需要有一个模块能够判断已接收完 5 位数据，所以可以用一个五进制的计数器实现（先用 74160 接成五进制计数器），此五进制计数器每五个时钟脉冲即每接收完 5 位数据可能会有一个输出脉冲（是否真正产生输出脉冲还需要根据奇数个 1 还是偶数个 1 的判断结果）；第二点就是电路还需要一个模块能够判断有奇数个 1 还是偶数个 1，用 T 触发器即可实现，因为 $T = 1$ 翻转， $T = 0$ 保持，经过 5 个时钟脉冲如果状态与原始状态相同则就是偶数个 1，如果状态与原始状态相反则就是奇数个 1；将此判断结果与五进制计数器的进位输出脉冲再相与即为最终的输出脉冲；

设计是从简单到复杂的，
不要过分追求一步到位！

同步时序逻辑电路的设计

例 25:

试用一个 1 位二进制全加器、若干 D 触发器以及其他门电路设计以下电路：

(1) 设计一个串行 4 位二进制加法器，它有 3 个输入端 X_1 、 X_2 和 X_3 ，其中 X_1 和 X_2 是参与加法运算的加数和被加数，数据从低位开始输入； X_3 是字同步端，字同步端的作用是每连续输入 4 位，字同步信号 $X_3 = 1$ 表示运算结束，使电路回到初始状态；已知运算的结果从全加器的输出端串行输出；

思路：

当 $X_3 = 0$ 时，进行正常的串行进位加法运算；当 $X_3 = 1$ 时，要全部归零；

当题目比较复杂的时候，可以尝试先设计出最基本的、较简单的电路，接着在简单的电路的基础上思考如何改进和变化；

设计是从简单到复杂的，
不要过分追求一步到位！

同步时序逻辑电路的设计

例：

(接上一页例题 25 (1))

如果没有字同步端 X_3 的话，那么全加器每次的运算操作就是 $S_{i+1} = A_{i+1} + B_{i+1} + Cl_{i+1}$ (注意，这里的加号 $+$ 是算术运算加法)，其中 $Cl_{i+1} = CO_i$ ，即每一次加法运算的进位输入端信号是上次的进位输出端信号（数据是从低位开始输入的），所以使用一个边沿触发的 D 触发器来存储每次的进位输出信号，并作为下一位加法的进位输入信号；每来一个时钟脉冲，就会将串行输入的数码即每一位相加，全加器的输出端串行输出结果的每一位；

而字同步端信号 X_3 根据题意事实上就是清零，也就是相当于复位端（而且是同步复位，时钟边沿到达置 0），则在上面电路的基础上，将 X_3' 与原本的输入信号进行与运算之后再作为实际的输入即可； $X_3 = 1$ 时屏蔽原本的输入信号；

同步时序逻辑电路的设计

例：

(2) 在 (1) 的基础上，若加数 X_1 是一个并行输入的四位二进制数 $A_3A_2A_1A_0$ ，请设计电路将其转换为上述串行加法器的串行输入数据 X_1 ，同时产生字同步信号 X_3 ；

(3) 在 (1) 的基础上，若想要实现加法结果的并行输出，请设计电路使原本串行输出的求和结果转换为并行输出 $S_3S_2S_1S_0$ （其中 S_3 为高位）；

思路：

(2) 和 (3) 考察的是事实上是移位寄存器能够实现串—并转换的功能特点，即对串行和并行输入输出的理解；可能有难度需要花一点心思的地方是，字同步信号 X_3 的产生；事实上字同步信号 X_3 就是一个序列信号发生器，只需要每输出四个 0 再输出一个 1 即可；而序列信号发生器的设计可以有很多种实现方式（在这里可以使用移位寄存器实现）；


第六章习题小结



第六章的习题无论是期末考试还是以后的考研，都是重点的必考题目；考察形式总体上只有两种，分析（给定电路图分析逻辑功能）和设计（给定逻辑功能要求设计电路），无论哪种题目，掌握基本的分析思路和方法才是关键；

因为时序逻辑电路的设计包含很多环节，而每一个环节都可以有不同的方案选择、不同的处理细节等，所以“刷题”的重点是思维的培养，学习可以借鉴的设计思路和灵感；没有必要强求与标准答案一致（但如果设计得较复杂、效率较低则需要反思与改进），但是无论如何，设计的过程要足够清晰，一些设计说明、关键思路、状态转换图（表）、基本方程等都要呈现在答题卡上；

请尊重个人版权，请勿上传至其他公共平台，谢谢理解！
内容问题可联系 bow33@163.com



谢谢！