



第6章 时序逻辑电路

Leng Ximo

时序逻辑电路

- 时序逻辑电路的特点
- 时序逻辑电路的分析方法
- 常用的时序逻辑电路模块（中规模集成器件）
 - 寄存器和移位寄存器
 - 计数器
- 时序逻辑电路的设计方法
- 时序逻辑电路中的竞争—冒险


（根据考纲自学补充，了解即可）

时序逻辑电路

○ 时序逻辑电路的特点


功能上，任意时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关；

结构上，时序逻辑电路含有存储电路，即时序逻辑电路的基本单元是触发器；



时序逻辑电路


时序逻辑电路的结构框图



时序逻辑电路

不需要去背！
结合下一节的具体示例理解！

时序逻辑电路的基本方程组



$$\begin{cases} y_1 = f_1(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \\ \vdots \\ y_j = f_j(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \end{cases}$$

$\Rightarrow$ 输出方程 $Y = F(X, Q)$

$$\begin{cases} z_1 = g_1(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \\ \vdots \\ z_k = g_k(x_1, x_2, \dots, x_i, q_1, q_2, \dots, q_l) \end{cases}$$

$\Rightarrow$ 驱动方程 $Y = F(X, Q)$

$$\begin{cases} q_1^* = h_1(z_1, z_2, \dots, z_i, q_1, q_2, \dots, q_l) \\ \vdots \\ q_l^* = h_l(z_1, z_2, \dots, z_i, q_1, q_2, \dots, q_l) \end{cases}$$

$\Rightarrow$ 状态方程 $Q^* = H(Z, Q)$

时序逻辑电路

不需要去背！
结合下一节的具体示例理解！

○ 时序逻辑电路的基本方程组

- 输出方程：输出与电路初态和输入的逻辑关系式；
- 驱动方程：存储电路即每个触发器的输入与电路初态和输入的逻辑关系式；
- 状态方程：次态与电路初态和输入的逻辑关系式；

其中，输出方程和驱动方程就是普通的组合逻辑函数式，即不涉及初态和次态的问题！

时序逻辑电路

○ 时序逻辑电路的分类

- 同步时序电路：所有触发器受同一个时钟信号控制；
- 异步时序电路：各个触发器的时钟信号不完全一致；
- Mealy 型时序电路：输出信号不仅取决于电路状态，同时取决于输入信号；
- Moore 型时序电路：输出信号仅取决于电路状态而与输入无关；

(一个常见的误区：Moore 型时序电路的输出与输入无关不代表其一定没有输入，换句话说，如果一个时序逻辑电路没有外部输入，其一定是 Moore 型时序电路；而一个 Moore 型时序电路可能有输入信号，只是最终电路的输出方程中没有出现输入变量)

不需要去背！

多练习结合具体题目来感受和理解！

时序逻辑电路的分析方法

○ 同步时序逻辑电路的分析方法

- Step 1: 根据给定的逻辑电路图写出每个触发器的驱动方程，即每个触发器的输入信号的表达式；
- Step 2: 将每个触发器的驱动方程代入其特性方程，即可得到状态方程；
- Step 3: 根据给定的逻辑电路图写出输出方程；
- Step 4: 根据基本方程组列出状态转换表；
- Step 5: 将状态转换表绘制为状态转换图；（同时检查能否自启动）
- Step 6: 根据状态转换图，描述电路的逻辑功能，即将抽象的逻辑关系还原到实际的应用背景中去；

时序逻辑电路的分析方法

必须记下来！

(如果忘记的话也要知道怎么推导)




回顾：触发器的特性方程

SR 触发器	$S = 1, R = 0$ 置位 $S = 0, R = 1$ 复位 $S = 0, R = 0$ 保持	$\begin{cases} Q^* = S + R'Q \\ SR = 0 \quad (\text{约束条件}) \end{cases}$	存在约束条件 $SR = 0$
JK 触发器	$J = 1, K = 0$ 置位 $J = 0, K = 1$ 复位 $J = 0, K = 0$ 保持 $J = 1, K = 1$ 翻转	$Q^* = JQ' + K'Q$	功能最全
D 触发器	$D = 1$, 置位 $D = 0$, 复位	$Q^* = D$	触发信号有效作用时 没有保持功能即 无法记录变化过程 “透明”特性
T 触发器	$T = 1$, 翻转 $T = 0$, 保持	$Q^* = TQ' + T'Q$	事实上就是 JK 触发器 令 $J = K$

时序逻辑电路的分析方法

同步时序逻辑电路的分析示例




首先进行初步的判断和分析：

同步时序逻辑电路（时钟统一）， Moore 型（没有外部输入）， 三个脉冲触发的 JK 触发器
且是下降沿动作；

时序逻辑电路的分析方法

同步时序逻辑电路的分析示例



驱动方程和输出方程都是普通的组合逻辑函数式，
不涉及初态与次态的转换！
即两者中的状态变量代入的都是 Q 而不是 Q* ！

①写驱动方程：

$$\begin{cases} J_1 = (Q_2 Q_3)' & K_1 = 1 \quad (\text{TTL悬空的输入端为 } 1) \\ J_2 = Q_1 & K_2 = (Q_1' Q_3)' \\ J_3 = Q_1 Q_2 & K_3 = Q_2 \end{cases}$$

②将驱动方程代入触发器特性方程，得到状态方程：

$$\begin{cases} Q_1^* = J_1 Q_1' + K_1' Q_1 = (Q_2 Q_3)' Q_1' \\ Q_2^* = J_2 Q_2' + K_2' Q_2 = Q_1 Q_2' + Q_1' Q_3' Q_2 \\ Q_3^* = J_3 Q_3' + K_3' Q_3 = Q_1 Q_2 Q_3' + Q_2' Q_3 \end{cases}$$

③写输出方程：

$$Y = Q_2 Q_3$$

不需要去背文字内容！
多练习结合具体题目来感受和理解！

时序逻辑电路的分析方法

○ 状态转换表和状态转换图

- 状态转换表：类似于组合逻辑电路中的真值表，将任何一组输入变量及电路初态的取值代入状态方程和输出方程，列成表格，即为状态转换表；与组合逻辑电路中的真值表不同之处在于，状态转换表是有序的，即要注明各个状态之间的转换；
- 状态转换图：将状态转换表的内容图形化展示，即为状态转换图；状态转换图中以圆圈表示电路的各个状态，以箭头表示状态转换的方向，箭头旁注明状态转换前的输入变量和输出变量取值，用 “ X/Y 表示；

时序逻辑电路的分析方法

养成习惯：

检查状态转换表是否完整！
对于 n 个触发器即 n 个状态变量，
应有 2^n 种状态组合！

同步时序逻辑电路的分析示例

④列出状态转换表：

$$\begin{cases} Q_1^* = J_1 Q_1' + K_1' Q_1 = (Q_2 Q_3)' Q_1' \\ Q_2^* = J_2 Q_2' + K_2' Q_2 = Q_1 Q_2' + Q_1' Q_3' Q_2 \\ Q_3^* = J_3 Q_3' + K_3' Q_3 = Q_1 Q_2 Q_3' + Q_2' Q_3 \end{cases}$$

$$Y = Q_2 Q_3$$

Q_3	Q_2	Q_1	Q_3^*	Q_2^*	Q_1^*	Y
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	0	0	0	1
1	1	1	0	0	0	1

时钟信号顺序	Q_3	Q_2	Q_1	Y
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	0
4	1	0	0	0
5	1	0	1	0
6	1	1	0	1
7	0	0	0	0
0	1	1	1	1
1	0	0	0	0

时序逻辑电路的分析方法

养成习惯：


检查状态转换图是否完整！

对于 n 个触发器即 n 个状态变量，
应有 2^n 种状态组合，即 2^n 个圆圈！

同步时序逻辑电路的分析示例

⑤画出状态转换图：

时钟信号顺序	Q_3	Q_2	Q_1	Y
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	0
4	1	0	0	0
5	1	0	1	0
6	1	1	0	1
7	0	0	0	0
0	1	1	1	1
1	0	0	0	0



时序逻辑电路的分析方法

○ 关于状态转换图的说明

在这里强调几个绘制状态转换图的习惯、细节以及易错点：

- 在分析时序逻辑电路时，不一定要如教材一般先列出状态转换表再把状态转换表改为状态转换图的形式，解题时可以选定一个初态（一般是全 0）直接从状态方程和输出方程对应到状态转换图；（除非题目要求必须列出状态转换表）
- 时序逻辑电路的状态转换图中一定至少存在一个“环”，我们一般把我们关注的几个状态（称为有效状态）之间的循环称为有效循环（或主循环），在主循环之外的状态即我们不关注的状态称为无效状态，如果无效状态之间也构成了环，则称为无效循环；因此，如果是从我们规定的初态（一般是全 0）不断代入方程绘制完状态转换图后，要检查圆圈个数是否正确，是否有未画出即没有出现在主循环中的无效态，将无效态以及无效态的状态转换方向补充出来才是完整的状态转换图（应有 2^n 个圆圈）；

时序逻辑电路的分析方法

○ 关于状态转换图的说明

在这里强调几个绘制状态转换图的习惯、细节以及易错点：

- 在绘制状态转换图时，一定要在状态转换图旁标注好你所绘制的状态转换图的小圆圈的含意，即各个触发器的状态的排列顺序，例如到底是 $Q_2Q_1Q_0$ 还是 $Q_0Q_1Q_2$ 要注明；同理，当含有多个输入变量和多个输出变量时，在转换图旁也要注明箭头上的输入和输出的排列顺序，例如到底是 X_1X_0 / Y_1Y_0 还是 X_0X_1 / Y_0Y_1 要注明；
- 表示各个状态转换的箭头上标注的输出对应的都是转换前的输出，也就是我们强调过的输出方程是一个组合逻辑函数式，不涉及次态，输出方程中的状态变量代入的是 Q 而非 Q^* ，因此两个圈一个箭头表示的是，在此初态下，输入 X ，输出为 Y ，状态转换至次态；一定不要用转换后的 Q^* 去求解输出变量！！！！

时序逻辑电路的分析方法


时序逻辑电路 “自启动” 的概念

基于前面提出的“有效状态”、“有效循环”、“无效状态”、“无效循环”的概念，时序逻辑电路存在着一个能否自启动的问题：如果时序逻辑电路能够从给定的任何一个初始状态进入主循环即有效循环，则称此时序逻辑电路能够自启动；反过来，如果存在没有办法回到主循环而是自行成环的无效状态，则此时序逻辑电路无法自启动；


一个能够正常按照我们的功能需求工作的时序逻辑电路必须要满足能够自启动，这也是我们后面在设计时序逻辑电路时需要考虑的一个重要的问题；对于不能自启动的电路，想让其可靠工作必须保证上电时将电路预置成有效循环中的某个状态；

时序逻辑电路的分析方法


时序逻辑电路 “自启动” 示例




能够自启动




有效循环
(Q₀Q₁Q₂Q₃)




无



效



循



环


不能自启动

时序逻辑电路的分析方法

描述其实际应用功能需要平时的经验积累，
但无论如何，
必须要给出状态转换图！
(就像分析组合逻辑电路时必须给出真值表)

同步时序逻辑电路的分析示例

⑥描述逻辑功能：




该状态转换图说明此电路能够自启动；

主循环为 7 个有效状态之间的循环，每 7 个时钟信号周期电路状态循环一次，输出产生一个脉冲（Y 由 0 变为 1，再由 1 变为 0），因此这个电路能够实现计数功能，为七进制计数器；

时序逻辑电路的分析方法

同步时序逻辑电路的分析示例



驱动方程和输出方程都是普通的组合逻辑函数式，
不涉及初态与次态的转换！
即两者中的状态变量代入的都是 Q 而不是 Q* ！

①写驱动方程：

$$\begin{cases} D_1 = Q_1' \\ D_2 = A \oplus Q_1 \oplus Q_2 \end{cases}$$

②将驱动方程代入触发器特性方程，得到状态方程：

$$\begin{cases} Q_1^* = D_1 = Q_1' \\ Q_2^* = D_2 = A \oplus Q_1 \oplus Q_2 \end{cases}$$

③写输出方程：

$$Y = ((A'Q_1Q_2)' \cdot (AQ_1'Q_2'))' = A'Q_1Q_2 + AQ_1'Q_2'$$

时序逻辑电路的分析方法

注意这里的状态转换表的列法，
与前一个例题的区别是有了输入变量，
所以 2 个状态变量和 1 个输入变量，
应该对应 $2^3 = 8$ 项；


同步时序逻辑电路的分析示例

④列出状态转换表或直接画出状态转换图：

$Q_2^* Q_1^* / Y$ A	$Q_2 Q_1$	00	01	10	11
0		01/0	10/0	11/0	00/1
1		11/1	00/0	01/0	10/0

$$\begin{cases} Q_1^* = D_1 = Q_1' \\ Q_2^* = D_2 = A \oplus Q_1 \oplus Q_2 \end{cases}$$

$$Y = ((A' Q_1 Q_2)' \cdot (A Q_1' Q_2'))' = A' Q_1 Q_2 + A Q_1' Q_2'$$




时序逻辑电路的分析方法

描述其实际应用功能需要平时的经验积累，
但无论如何，
必须要给出状态转换图！
(就像分析组合逻辑电路时必须给出真值表)

同步时序逻辑电路的分析示例

⑤描述逻辑功能：





该状态转换图说明此电路能够自启动；

主循环为 4 个有效状态之间的循环，输入信号 A 控制的是循环的方向，因此此电路是一个可逆的四进制计数器，A = 0 为加法计数，A = 1 为减法计数；输出信号 Y 是进位脉冲信号/借位脉冲信号；

时序逻辑电路的分析方法

○ 时序逻辑电路逻辑功能的其他描述方法（了解）

- 状态机流程图（适用于编程）；
- 时序图（实验/仿真中用到）；



异步时序逻辑电路不作为重点，
一般不考察设计（具体结合考纲），
但基本的分析思路以及一些结构较简单的电路
仍然需要掌握！

时序逻辑电路的分析方法


○ 异步时序逻辑电路的分析方法

对于异步时序逻辑电路，由于每个触发器的时钟信号不是统一的，因此只有时钟信号有效的触发器（电平有效或者出现边沿）才会动作，需要利用特性方程分析次态，而没有时钟信号的触发器则保持其状态不变；

因此对于异步时序逻辑电路没有类似于同步时序电路的一套标准化的分析流程，（教材上给出的将时钟的作用表示为一个 clk 变量的方法也只是一种处理技巧而非固定方式），最严谨的分析方法就是从一个给定的初态，逐个状态地去分析，而分析时的关注点就是在于每一个触发器的时钟信号是否有效（电平有效或者出现边沿）即每一个触发器是否动作、如何动作；

时序逻辑电路的分析方法

异步时序逻辑电路的分析示例



首先进行初步的判断和分析：

异步时序逻辑电路（时钟不统一）， Moore 型（没有外部输入）；

三个边沿触发的 JK 触发器且是下降沿动作；

所以对于 FF₁ 和 FF₃， 关注 Q_0 是否产生下降沿；对于 FF₂， 关注 Q_1 是否产生下降沿；


对于每个触发器， 只有时钟信号产生下降沿时， 才去分析其基本方程；

TTL 电路， 悬空的输入端为 1； 对于 FF₀ 来说， $J = K = 1$ 而 clk_0 周期变化， 所以 Q_0 不断翻转；

时序逻辑电路的分析方法

这里本人没有用到教材给出的将时钟的作用
表示为一个 clk 变量的方法！
直接按照顺序逐个分析即可！
(教材上的方法自行参考)

异步时序逻辑电路的分析示例



Q_0 的下降沿 FF₁ 和 FF₃ 动作，满足：

$$Q_1^* = J_1 Q_1' + K_1' Q_1 = Q_3' Q_1'$$

$$Q_3^* = J_3 Q_3' + K_3' Q_3 = Q_1 Q_2 Q_3'$$

Q_1 的下降沿 FF₂ 动作，满足：

$$Q_2^* = J_2 Q_2' + K_2' Q_2 = Q_2'$$


clk_0 顺序	Q_3	Q_2	Q_1	Q_0	C
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	1
10	0	0	0	0	0

时序逻辑电路的分析方法

由于我们的分析是从给定初态 0000 开始的，
状态转换表中只出现了 10 个状态；
养成习惯绘制状态转换图要检查是否完整，
补全无效态并说明是否能够自启动；

异步时序逻辑电路的分析示例

clk ₀ 顺序	Q ₃	Q ₂	Q ₁	Q ₀	C
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	1
10	0	0	0	0	0



此电路可以自启动，主循环中有十个状态，因此是一个异步的十进制计数器，C 为进位脉冲信号；

时序逻辑电路的分析方法

不需要去背！
多练习结合具体题目来感受和理解！

○ 小结

- 同步时序逻辑电路分析的基本思路：基本方程组 → （状态转换表） → 状态转换图 → 描述逻辑功能；
- 时序逻辑电路逻辑功能的不同描述方法（重点掌握状态转换图）；
- 状态转换图的相关概念（有效/无效状态、有效/无效循环、自启动等）；
- 异步时序逻辑电路分析的基本思路；

常用的时序逻辑电路模块

学习典型时序逻辑电路模块注意的问题

类似于组合逻辑电路一章中的典型组合逻辑电路模块即中规模集成芯片，我们在学习典型的时序逻辑电路模块时，尽管我们刚开始学习时会分析电路的内部结构，但我们的重点是根据此器件外端口的逻辑功能特性去应用，也就是给出的功能表；与组合逻辑电路模块的功能表相比，时序逻辑电路模块的功能表除了要关注每个输入信号的意义，还要关注是否同步，即该输入信号是否需要与时钟配合；

除此之外，时序逻辑电路这一章中最重要的就是计数器的分析和设计，因此在学习计数器这一节的内容时，要足够认真跟上分析和设计的思路，不需要强求背下来每一个计数器的内部结构包括逻辑关系式，但也不能只是单纯地记住集成后的芯片而忽视了设计时的基本思想和一些具体的细节问题；

寄存器



寄存器

存储一组二值代码的电路模块被称为寄存器，由于一个 N 位的二进制代码最多能表示 2^N 种状态，每个触发器能存储 1 位二进制代码，所以由 N 个触发器构成的寄存器能够存储 N 位的二值代码，即 N 位寄存器；

寄存器除了有基本的置 1 和置 0 的功能即存储的功能之外，一些寄存器还同时具有移位的功能，即寄存器中存储的代码可以在时钟信号作用下左移/右移，我们把这类寄存器称为移位寄存器；

寄存器

思考：

对触发方式有要求吗？（没有，电平和边沿均可）

对逻辑功能有要求吗？T 触发器可以吗？

（必须有置 1 和置 0 的功能，

D 触发器单端输入最合适，

如果是 SR 和 JK 一般接成 D，


即令 $S = R'$ 或 $J = K'$ ，

T 触发器一定不可以）


特点：

数据并行输入，并行输出；

基本的 N 位寄存器示例




电平触发方式



边沿触发方式

移位寄存器

移位寄存器



思考：

移位寄存器中的触发器可以选择用电平触发方式吗？
(不可以，在有效电平期间输入到输出完全透明，无法移位)


工作原理：

由边沿触发的 D 触发器组成，第一个触发器接收的是来自最左边的输入信号，其他触发器的输入信号是前一个触发器的状态；

当时钟信号的上升沿来到时，每个触发器按照前一个触发器原来的状态去翻转（注意由于传输延迟的存在并不是按照前一个触发器的次态翻转）（第一个触发器则按照输入信号），因此电路中各个触发器的状态的效果就是数据不断地右移；


移位寄存器

移位寄存器的移位示例



思考：

对于在第一个触发器输入端串行输入的 N 位代码，
经多少个时钟脉冲，数据全部移入，
即数据在各个触发器输出端接收到完整的并行输出的代码？
(N 个时钟脉冲)
经多少个时钟脉冲，数据全部移出，
即在最后一个触发器输出端接收到完整的串行输出的代码？
($2N - 1$ 个时钟脉冲)




工作特点：

数据在第一个触发器串行输入，
在每个触发器的输出端并行输出，
在最后一个触发器串行输出；

移位寄存器

移位寄存器典型芯片 —— 74LS194 (4 位双向移位寄存器)



$D_3 \sim D_0$: 数据的并行输入端;

D_{IR} : 数据右移串行输入端;

D_{IL} : 数据左移串行输入端;

$Q_3 \sim Q_0$: 数据的并行输出端;


CLK: 触发信号/时钟信号 (同步, 时钟统一, 均为边沿触发)

R_D : 异步复位端即异步置零端, 低电平有效;

S_1 、 S_0 : 附加的工作模式控制端, 通过设定 S_1S_0 控制器件工作在保持、左移、右移、并行输入的模式;

移位寄存器

74LS194 的内部结构 (了解)



移位寄存器

○ 74LS194 内部结构设计的原理（了解）


对于每一个触发器,其时钟上升沿到达时触发器的次态取决于其输入信号（ D 触发器，这里 $S = R'$ ），因此不同的工作模式下每个触发器的输入“来源”不同：保持时，每个触发器的输入为其自身的状态；右移时，每个触发器的输入为其左边的触发器的状态（对于最左边的即为右移输入信号 D_{IR} ）；左移时，每个触发器的输入为其右边的触发器的状态（对于最右边的即为左移输入信号 D_{IL} ）；并行输入时，每个触发器的输入为外部的并行输入数据；因此，将四个不同来源的信号根据功能需求选择其中一个作为触发器的输入，对应的其实是我们在组合逻辑电路一章中学习的“数据选择器”的概念；附加控制信号 S_1S_0 就是地址码，赋予 S_1S_0 四种状态不同的编码含义，即对应四种工作模式，根据地址码 S_1S_0 选择送入每个触发器的输入；

移位寄存器

功能表不用去背下来！

需要记住的是“保持”、“并行输入”等这类名词的含义！

74LS194 的功能表



R'_D	S_1	S_0	工作状态
0	X	X	置零（异步）
1	0	0	保持
1	0	1	右移
1	1	0	左移
1	1	1	并行输入


与分析组合逻辑电路中的中规模集成芯片的功能表相比，在分析时序逻辑电路的中规模集成芯片的功能表时，除了关注每个信号的含义之外，还需要关注是否与时钟配合；例如这里的置零是异步置零即无视时钟（下标为 D，Direct），而右移、左移、并行输入都是在时钟的上升沿处触发器才动作；

移位寄存器

74LS194 芯片的拓展实例

—— 将 4 位双向移位寄存器拓展为 8 位双向移位寄存器



要求用两片 74LS194 接成一个 8 位的双向移位寄存器，很容易得到拓展方式如下：



移位寄存器

基于 74HC194 (功能同 74LS194) 的电路分析实例

试分析如下图所示的电路在不同时刻实现的逻辑功能和输出，已知 74283 为四位加法器芯片；



74HC194 功能表

R'_D	S_1	S_0	工作状态
0	X	X	置零 (异步)
1	0	0	保持
1	0	1	右移
1	1	0	左移
1	1	1	并行输入

(这里这个电路图画错了，注意一下，下面的两个移位寄存器 Q 和 D 对调一下)

移位寄存器

○ 基于 74HC194（功能同 74LS194）的电路分析实例

接上页的电路图和已知波形条件，在第一个上升沿之前， $S_1S_0 = 11$ ，工作模式为并行输入；此时四片移位寄存器的并行输入数据 M 、 N 、0000、0000 “待输入”（所谓“待输入”就是输入数据已经准备好，等到时钟信号的上升沿来到时触发器才动作）；

$t = t_1$ 即两个时钟信号的第一个上升沿来到时，移位寄存器 (1) 和 (2) 被置为 M 、 N ，即 M 和 N 同时被存入移位寄存器 (1) 和 (2) 中（另外两片移位寄存器被置为 0000）；又由于移位寄存器的输出直接连接组合逻辑电路的加法器，所以 $t_1 \sim t_2$ 整个电路的输出就是 $M + N$ ；

在第二个上升沿之前， $S_1S_0 = 01$ 并不再变化，即之后四片移位寄存器都工作在右移模式；由于移位寄存器的输入是 $m_0m_1m_2m_3$ 和 $n_0n_1n_2n_3$ 是从低位到高位，因此移位寄存器的右移实质上是二进制数的左移，而对于一个二进制数来说，左移即相当于乘 2；因此 $t = t_2$ 即两个时钟信号的第二个上升沿来到之后，组合逻辑电路计算输出的是 $2M + 2N$ ；同理可分析 $t_3 \sim t_4$ 电路的输出是 $4M + 2N$ ， t_4 之后电路的输出是 $8M + 2N$ （ CLK_2 之后不再有上升沿）；

移位寄存器

○ 基于 74LS194 的电路设计实例

这里只是给出例题，重点关注思路，目前不需要解决：

利用 74LS194 设计一个按 7-14-13-11-7 循环计数的能够自启动的计数器；

思路：7、14、13、11 的四位二进制数是 0111、1110、1101、1011，即二进制数 N 不断循环左移，如果 74LS194 的四个触发器 $Q_0Q_1Q_2Q_3$ 对应的是二进制数 $n_0n_1n_2n_3$ ，则二进制数的循环左移即对应移位寄存器的循环右移，因此最基本最简单的想法就是让 74LS194 工作在右移模式然后将 Q_3 接回到 D_{IR} 即可，但是后面在学习了移位寄存器型计数器之后我们会知道这样设计会导致电路无法自启动，因此需要其他的改进；所以本题的关键点除了要观察出 7-14-13-11 的特点，考察重点其实是自启动的修正设计；

计数器

计数器

计数器是数字电路系统中最重要、使用得最多、应用最广泛的时序电路，也是时序逻辑电路这一章的重点；

计数器的分类有很多种：

按照时钟信号是否统一即内部触发器是否同时动作：同步计数器、异步计数器；

按照计数过程中的数字增减情况：加法计数器、减法计数器、可逆计数器（加减计数器）；

按照计数器的计数容量：十进制计数器、十二进制计数器、六十进制计数器等；

按照计数器中数字的编码方式：二进制计数器、二一十进制计数器、格雷码计数器等；


计数器这一小节的学习，分析和设计的思路都非常重要，不能只是单纯地去背教材上给出的使用中规模集成器件设计计数器的步骤和方法；

计数器

计数器的特点

下面以一个最简单、最容易理解的电路为例来理解“计数器”这个名词的含义以及计数器的特点和基本应用；

工作原理：





T 触发器：T = 1，时钟信号的下降沿到来即翻转；电路为异步时序逻辑电路，每一个触发器的状态是下一个触发器的时钟信号；因此 Q₀ 按照 01010101 的规律变化，而 Q₁ 只会在 Q₀ 的下降沿处翻转，因此按照 00110011 的规律变化；依此类推，Q₂ 按照 00001111 的规律变化；所以，每个触发器的状态刚好对应二进制算术运算从 000 到 111 的每一位的变化情况，即电路是一个八进制的加法计数器，每 8 个时钟脉冲周期为一个循环；

计数器

计数器的特点

接上页，很容易得到该计数器电路的时序波形图如下（不考虑传输延迟时间）：




计数器

计数器的特点

根据此计数器电路的波形图我们可以分析得到以下信息：

- ① 此电路有 8 个状态循环， Q_0 、 Q_1 、 Q_2 的状态变化情况恰好对应三位二进制数 000 ~ 111 从低位到高位每一位的状态变化情况；
- ② 利用此电路每个触发器的输出端 Q_0 、 Q_1 、 Q_2 可以产生频率不同的脉冲信号，且频率依次为原始时钟信号频率的 $1/2$ 、 $1/4$ 、 $1/8$ ；因此计数器具有“分频”的功能特点；
- ③ 如果在此电路中引出一个输出信号， $C = Q_0Q_1Q_2$ ；则当且仅当 $Q_0 = Q_1 = Q_2 = 1$ 时 $C = 1$ ，因此每 8 个时钟信号周期就出现一个 $C = 1$ 的信号（且该信号能够持续 1 个时钟信号周期）；这个信号即为计数器的进位信号，因此该电路能够对时钟脉冲计数（即记录时钟脉冲周期个数）；特别地，如果时钟信号的周期固定，就可以将脉冲的个数对应为时间，即电路可以实现定时的功能；



计数器

思考：

进位输出信号/借位输出信号的信号宽度有没有什么要求？
(不能过短，最好能够持续一个时钟周期，
过短的话会被电路误认为竞争—冒险的尖峰脉冲)

○ 计数器的工作特点小结

希望通过前面给出的示例电路的分析可以帮助大家更好地、更直观地感受和理解计数器的工作特点以及“计数”、“分频”、“定时”等概念；

- 计数器计的是什麼数？—— 时钟脉冲的个数（准确地说，是时钟脉冲信号的周期数或者说是上升沿/下降沿的个数，因为每个触发器只有在上升沿/下降沿处才可能动作）如果时钟脉冲信号的周期固定，那么计数器就可以作为定时器使用；
- 计数器的工作特点就是每有限个时钟脉冲信号周期为一个循环，如果按照自然二进制数编码，每一个触发器的状态刚好对应二进制数在递增或是递减时每一位的状态变化情况，因此每一个触发器的状态信号是对原始时钟信号的分频；
- 计数器需要设置一个进位输出信号（如果是减法计数器则为借位输出信号）；

计数器

思考：

除了控制每个触发器的输入信号，
还可以有怎样的设计思路？
(可以让每个触发器的 T 恒为 1，
控制每个触发器的时钟信号，
只加载到需要翻转的触发器上，
我们目前掌握一种即可)

同步二进制加法计数器

用 T 触发器（JK 触发器中 $J = K$ ）来进行计数器的设计，因为 T 触发器的功能是 $T = 1$ 翻转， $T = 0$ 保持；因此在设计同步二进制加法计数器时，由于时钟信号是统一的，所以我们的设计是要控制每一个触发器的输入信号，使其对应的二进制数的那一位的数字不变时输入为 0，使那一位数字需要改变即翻转时输入为 1；



以四位二进制数为例，按照四位二进制数 0000~1111 的递增规律，第一个触发器的输入信号恒为 1，即该触发器不断地在 0-1-0-1 翻转；后边的触发器，按照二进制数加法运算规则，只有当低位的全部触发器都为 1 时，在下一个时钟脉冲边沿处此触发器的状态才翻转，因此很容易得到：

$$T_i = Q_{i-1}Q_{i-2}\cdots Q_0$$


$$T_0 \equiv 1$$

同步二进制加法计数器示例

这个计数器称为二进制计数器，
是针对其编码方式命名，即按照自然二进制数编码；
这个计数器称为十六进制计数器，
是针对其计数容量命名，
即十六个计数脉冲、十六个状态为一个循环；




(这里省略了驱动方程、状态方程、输出方程的分析步骤, 自行完成)



计数器

○ 4 位同步二进制加法计数器典型芯片 —— 74161



$Q_3 \sim Q_0$ ：数据输出端，即电路的状态；

$D_3 \sim D_0$ ：预置数的数据输入端，既可以设置电路状态；

LD：预置数控制端，低电平有效，同步预置数；

R_D ：异步复位端即异步置零端，低电平有效；



C：进位输出端；

EP、ET：附加的工作模式控制端；

CLK：触发信号/时钟信号（同步，时钟统一，均为边沿触发）

计数器

74161 的内部结构 (了解)



计数器


注意，如前面所述，功能表不用去背下来！

需要记住的是“保持”、“预置数”等这类名词的含义；

需要关注的是，正常计数工作时其他附加端的情况，

以及，每个输入信号是否需要与时钟配合；

74161 的功能表



CLK	R_D'	LD'	EP	ET	工作状态
X	0	X	X	X	置 0 (异步)
	1	0	X	X	预置数 (同步)
X	1	1	0	1	保持 (包括C)
X	1	1	X	0	保持 ($C=0$)
	1	1	1	1	计数

异步置 0 指：

$R_D' = 0$ 时，每个触发器的状态直接立刻被置为 0，不需要与时钟信号配合；

同步预置数指：

$LD' = 0$ 时， $D_3D_2D_1D_0$ 即预置的输入数据要等到下一个 CLK 边沿到达时，才将触发器置为对应状态；

计数器

○ 同步二进制减法计数器

类似于前面同步二进制加法计数器的设计，仍然采用控制每一个触发器的输入信号的思路：


以四位二进制数为例，按照四位二进制数 1111~0000 的递减规律，第一个触发器的输入信号恒为 1，即该触发器不断地在 0-1-0-1 翻转；后边的触发器，按照二进制数减法运算规则，只有当低位的全部触发器都为 0 时，在下一个时钟脉冲边沿处此触发器的状态才翻转，因此很容易得到：

$$T_i = Q'_{i-1}Q'_{i-2}\cdots Q'_0$$

$$T_0 \equiv 1$$

计数器

同步二进制减法计数器示例



自行绘制状态转换图和时序波形图!

(状态转换图仍然是 0000~1111 十六个状态循环,
和加法计数器的区别在于转换方向,
当且仅当 0000 时产生借位信号 $B = 1$)

(时序波形图的分频比没有变化, 和加法计数器的区别就在于借位信号)

计数器

思考：

采用双时钟的设计方式，需要注意什么？
(两个计数脉冲不能有冲突)

○ 同步二进制加/减计数器（可逆计数器）

设计同步二进制加/减计数器有两种思路，第一种思路是通过一个附加的控制输入端，选择加法计数或者是减法计数，每个触发器仍然只有一个时钟脉冲信号，通过控制每个触发器的输入信号来计数，这种实现方式称为单时钟同步加减计数器；另一种思路是加法计数的脉冲和减法计数的脉冲来自两个不同的时钟脉冲源，每个触发器的输入信号 T 恒为 1，通过控制每个触发器的时钟信号来计数，这种实现方式称为双时钟同步加减计数器；

我们仍然只研究第一种思路即控制输入信号的方式，假设引入一个附加的控制输入端 A ，当 $A = 0$ 则加法计数，即每个触发器的输入信号应为在前面讨论过的同步二进制加法计数器的逻辑函数式； $A = 1$ 则减法计数，即每个触发器的输入信号应为在前面讨论过的同步二进制减法计数器的逻辑函数式；因此，这里其实对应的又是“数据选择器”的概念，即通过附加控制信号的状态来选择工作模式，即选择加载到每个触发器的输入信号；

计数器

○ 同步二进制加/减计数器（可逆计数器）示例

将加/减模式选择信号记为 U' / D ，即该信号为 0 工作在加法计数模式（Up），该信号为 1 工作在减法计数模式（Down），则根据前面的分析输入信号如下：

$$\begin{cases} T_i = (U'/D)' \prod_{j=0}^{i-1} Q_j + (U'/D) \prod_{j=0}^{i-1} Q'_j \\ T_0 = 1 \end{cases}$$

进位和借位输出信号可以在同一输出端口送出：


当 $Q_3Q_2Q_1Q_0 = 1111$ 且 $U' / D = 0$ 时， $C/B = 1$ 此时为进位输出；

当 $Q_3Q_2Q_1Q_0 = 0000$ 且 $U' / D = 1$ 时， $C/B = 1$ 此时为进位输出；

常见的中规模集成器件还会有预置数、保持等附加控制端；

计数器

同步十六进制加减计数器典型芯片 —— 74LS191



CLK_I	S'	LD'	U'/D	工作状态
X	1	1	X	保持
X	X	0	X	预置数(异步)
$\uparrow$	0	1	0	加计数
$\downarrow$	0	1	1	减计数

$Q_3 \sim Q_0$ ：数据输出端，即电路的状态；

$D_3 \sim D_0$ ：预置数的数据输入端，既可以设置电路状态；

LD ：预置数控制端，低电平有效，异步预置数；

C/B ：进位/借位输出端；

S ：附加的使能控制端，低电平有效；



U' / D ：加/减工作模式控制信号；

CLK_I ：时钟信号（同步，时钟统一，均为边沿触发）

CLK_O ：串行时钟输出端，当 $C/B = 1$ 时在下一个输入的时钟信号上升沿到达前该输出端会有一个负脉冲输出；
用于拓展；

计数器

74LS191 的内部结构 (了解)



计数器

注意：

这里的“二进制”针对的是编码方式，
即 n 位二进制计数器的计数容量为 2^n ！

○ 同步二进制计数器小结

- 同步二进制计数器一般内部由 T 触发器构成，其实现有两种方式，一种是时钟统一而控制每个触发器的输入信号，另一种是每个 T 触发器的输入恒为 1 而去控制每个触发器的时钟信号；在采用控制输入信号的设计方法时，每个 T 触发器的输入信号按照二进制算术运算的加法和减法规则即可得到对应的逻辑函数式，同理也可以得到进位信号/借位信号的逻辑函数式；
- 同步二进制加/减计数器的两种设计思路 —— 单时钟/双时钟的区别；
- 尽管在前面本人只给出了两个典型的同步二进制计数器的中规模集成芯片，但练习题以及考试中并不只局限于应用这两个型号的芯片；对于给出的时序电路的中规模集成芯片，我们关注的是外端口和功能表而非内部结构（而且也并不需要背下来每个芯片具体的功能表）；而功能表中，除了关注正常工作时其他附加端的状态、其他附加端的使用方法以及含义之外（如保持、预置数等指的是什么），最重要的是每个输入信号是否需要与时钟配合，即同步还是异步；

计数器

注意：

这里的“十进制”命名针对的是计数容量，
如果是按照编码方式的分类命名，与上一节的二进制计数器相对，
则为二—十进制计数器（8421 码）

○ 同步十进制加法计数器

实际应用中我们应用更广泛的是十进制计数（便于更加直观地显示），十进制计数即每十个状态一个循环，如果采用 BCD 码即 8421 码的编码方式，用 0000 ~ 1001 这十个状态来表示 0 ~ 9；


由于同步十进制加法计数器只用到了 0000 ~ 1001 这十个状态，因此同步十进制设计的基本出发点就是在四位同步二进制加法计数器即同步十六进制计数器的基础上改造，设计的思路就是在 1001 这个状态之后，回到 0000 而非转为 1010，跳过原本的循环中的其余六个无关状态；同时，进位输出信号的逻辑函数式也要对应修改；

计数器

注意：

这句话的意思是，在修改每个触发器的输入信号时，
不能改变其原本的主循环；
即 0000 ~ 1001 仍然和之前是相同的；

同步十进制加法计数器的设计思路



在 $Q_3Q_2Q_1Q_0 = 1001$ 时：

原来的 1001 要转为 **1010**，而现在的设计目标是要转为 **0000**，因此需要修正的就是 FF_3 和 FF_1 这两个触发器的输入信号以及进位输出信号；在修正的同时不应该改变主循环的转换方式；

因此对于 FF_3 ，原本的 T 为 0 即保持，而现在需要修正为 1；
对于 FF_1 ，原本的 T 为 1 即翻转，而现在需要修正为 0；

这实际上是一种“译码”的思想，即如何用 1001 这个状态代码，去产生一个高/低电平控制触发器的输入，包括产生一个进位输出信号；

计数器

同步十进制加法计数器的设计思路

$Q_3Q_2Q_1Q_0$ 的十六个最小项互斥， $Q_3Q_2Q_1Q_0 = 1001$ 时只有 $Q_3Q'_2Q'_1Q_0$ 这一项为 1，其余的最小项均为 0；
换句话说， $Q_3Q'_2Q'_1Q_0$ 这一项只有在 $Q_3Q_2Q_1Q_0 = 1001$ 时为 1，其余的时候为 0；

$$\begin{array}{ccc} \left\{ \begin{array}{l} T_3 = Q_2Q_1Q_0 \\ T_1 = Q_0 \end{array} \right. & \begin{array}{c} \text{根据 } Q_3Q_2Q_1Q_0 = 1001 \text{ 修正} \\ T_3 \text{ 从原本的 0 修正为 1;} \\ T_1 \text{ 从原本的 1 修正为 0;} \\ \text{而且不改变原本主循环 } 0 \sim 9 \text{ 的输入逻辑函数式} \end{array} & \left\{ \begin{array}{l} T_3 = Q_2Q_1Q_0 + (Q_3Q'_2Q'_1Q_0) \\ T_1 = Q_0 \cdot (Q_3Q'_2Q'_1Q_0)' \end{array} \right. \end{array}$$

上面的这种译码方式称为完全译码，即利用全部的状态位去表示；但是可以注意到，在 0000 ~ 1001 这十个状态的循环中，由于 9 即 1001 时， $Q_3 = Q_0 = 1$ 为首次出现的状态（10 ~ 15 中的 $Q_3 = Q_0 = 1$ 被我们跳过，不会出现），因此用 Q_3Q_0 这一项也可以实现上面的效果；这个就是教材上的驱动方程的设计由来；

$$\left\{ \begin{array}{l} T_3 = Q_2Q_1Q_0 \\ T_1 = Q_0 \end{array} \right. \longrightarrow \left\{ \begin{array}{l} T_3 = Q_2Q_1Q_0 + Q_3Q_0 \\ T_1 = Q_0 \cdot (Q_3Q_0)' = Q_0Q'_3 \end{array} \right.$$

计数器

○ 同步十进制加法计数器的设计思路

同理，对进位输出信号进行修正设计，现在需要在 $Q_3Q_2Q_1Q_0 = 1001$ 时产生进位输出信号，因此，类似于前面译码的思想：

$$C = Q_3Q_2'Q_1'Q_0 \text{ 或 } C = Q_3Q_0$$

即 $Q_3Q_2Q_1Q_0 = 1001$ 即首次出现 $Q_3 = Q_0 = 1$ 时产生一个正进位脉冲信号，而且这个进位输出信号的高电平能够持续一个时钟周期；

思考：

①平时解题用哪种译码方式更合适？实验接线用哪种译码方式更合适？

（平时解题用完全译码方式更加简单和直观，但是实验接线为了减少接线数和考虑器件的限制，一般采用不完全译码的方式）

②既然两种译码方式的有效循环即 0000 ~ 1001 的设计效果完全一致，那么区别在哪里？

（状态转换图中的其他无效状态的转换不完全相同）



计数器

养成习惯：

在设计和分析没有用到全部的状态时，
要把没有出现在主循环中的无效状态也画出，
并检查说明自启动情况！

同步十进制加法计数器设计示例


根据前面的分析，同步十进制加法计数器的设计如下（这里用的是教材给出的不完全译码的方法）：



用完全译码方法设计的
状态转换图请自行完成
并与这个进行对比！

计数器

○ 同步十进制加法计数器典型芯片 —— 74160



CLK	R'_D	LD'	EP	ET	工作状态
X	0	X	X	X	置 0 (异步)
	1	0	X	X	预置数 (同步)
X	1	1	0	1	保持 (包括C)
X	1	1	X	0	保持 ($C=0$)
	1	1	1	1	计数

$Q_3 \sim Q_0$ ：数据输出端，即电路的状态；

$D_3 \sim D_0$ ：预置数的数据输入端，既可以设置电路状态；

LD ：预置数控制端，低电平有效，同步预置数；

R_D ：异步复位端即异步置零端，低电平有效；

C ：进位输出端；

EP 、 ET ：附加的工作模式控制端；

CLK ：时钟信号（同步，时钟统一，均为边沿触发）

计数器

同步十进制减法计数器

类似于同步十进制加法计数器的设计原理，同步十进制减法计数器就是在同步十六进制减法计数器的基础上进行修正，使电路在 0000 的下一个状态为 1001 而非 1111；


因此类似于前面的分析方法，现在的设计目标是在 0000 时将此状态代码译为一个电平信号去使原本的 $T_2 = 1$, $T_1 = 1$ （翻转）变为 $T_2 = 0$, $T_1 = 0$ （保持）；同时在 0000 状态产生一个持续一个时钟周期的借位输出信号；因此很容易得到：

$$\left\{ \begin{array}{l} T_3 = Q_2' Q_1' Q_0' \\ T_2 = Q_1' Q_0' \\ T_1 = Q_0' \\ T_0 = 1 \\ B = Q_3' Q_2' Q_1' Q_0' \end{array} \right. \rightarrow \left\{ \begin{array}{l} T_3 = Q_2' Q_1' Q_0' \\ T_2 = (Q_1' Q_0') \cdot (Q_3' Q_2' Q_1' Q_0')' \\ T_1 = Q_0' \cdot (Q_3' Q_2' Q_1' Q_0')' \\ T_0 = 1 \\ B = Q_3' Q_2' Q_1' Q_0' \end{array} \right.$$

（这里采用的是全译码的方式，教材上实际上是用公式化简了）


同步十进制减法计数器设计示例

根据前面的分析，同步十进制减法计数器的设计如下：



养成习惯：

在设计和分析没有用到全部的状态时，要把没有出现在主循环中的无效状态也画出，并检查说明自启动情况！



计数器

○ 同步十进制加/减计数器（可逆计数器）

和之前的分析类似，同步十进制加减计数器也有单时钟和双时钟两种设计结构；如果将前面设计的同步十进制加法计数器和同步十进制减法计数器合并，通过一个加/减控制输入信号来控制（进行“数据选择”），即可实现加减运算的功能；如果再引入一些其他的附加端，即可封装为常用的中规模集成器件；

常见的同步十进制加/减计数器有 74LS190、74LS168、CC4510（单时钟）以及 74LS192、CC40192（双时钟）；（了解即可，不需要记下来）这些器件的功能表和前面的基本类似，不再单独设页展开讲解，具体题目结合给出的功能表具体分析即可；

注意：

这里的“十进制”针对的是计数容量，
编码方式是 8421 码；

计数器

○ 同步十进制计数器小结

- 同步十进制计数器的设计是在同步十六进制计数器的基础上跳过一些状态实现的，设计的基本思路就是，如何将某一个状态的编码，译为一个高/低电平，去控制需要改变输入信号的触发器的输入端，同时不能改变当前的有效状态之间的循环，以及将此状态编码译为一个表示进位或借位的输出信号；这种“译码”的思想在后面的利用中规模集成器件设计任意进制的计数器中还会用到，必须认真理解！
- 在通过译码方式跳过某些状态时，有完全译码和不完全译码两种方式，两种方式不会影响我们关注的主循环即有效循环，但其他无效状态的转换不完全相同，甚至有可能会出现无法自启动（例如后面有一小节研究的问题就是如何修改状态方程即修改触发器的输入来将不能自启动的状态转换图在不影响主循环的条件下修正为能够自启动的）在我们平时解题中，推荐使用完全译码的方式，更加简单、直观和清晰；（如果答题时采用了不完全译码，最好在旁边标注清楚你的设计依据，例如“此时 xxx 首次出现，因此可以用 xxx 作为 xxx”，便于阅卷）

计数器

对于异步计数器，
会设计比较简单的异步二进制计数器即可，
即计数容量为 2^N 的；
其他进制的异步计数器会分析即可，无需掌握设计！
另外，理解异步计数器的特点（优缺点）！


○ 异步二进制计数器

异步二进制计数器事实上“最简单”的计数器设计实例，事实上本章开始引出计数器的工作特点的例子就是一个异步二进制计数器，利用 T 触发器 $T = 1$ 翻转的逻辑功能特点，令每一个 T 触发器的输入信号恒为 $T = 1$ ，每个触发器的状态作为下一个触发器的输入信号，N 个级联的触发器就实现了 N 位二进制数的计数；

异步二进制计数器的特点是电路结构设计与实现简单，可以无需附加其他的门电路；但是缺点是传输延迟较长，因为采用了串行进位方式连接，最不利的情况下，要等待所有触发器的传输延迟时间新的状态才能稳定建立；因为传输延迟的存在，也会引起竞争—冒险现象的产生；而且时钟信号的频率不能过高，所以一般来说异步计数器的工作频率较低；


计数器

异步二进制计数器示例



异步二进制加法计数器

低位从 $1 \rightarrow 0$ 向高位进位，
每一个触发器的 Q 的下降沿处下一级触发器动作



异步二进制减法计数器

低位从 $0 \rightarrow 1$ 向高位借位，
每一个触发器的 Q 的上升沿处下一级触发器动作
 Q 的上升沿即 Q' 的下降沿

思考：

如果边沿触发的 JK 触发器为上升沿触发，
加法计数器和减法计数器应该如何设计？


(加法触发器每一级应从 Q' 端输出，
减法计数器每一级应从 Q 端输出)

(这个没有必要死记硬背，在草纸上试一下过一遍即可)


计数器

异步十进制计数器事实上就是本章前面
讲解异步时序逻辑电路分析时给出的例子！
异步其他进制的计数器无需掌握设计，给出电路会分析即可！

异步十进制计数器



异步十进制加法计数器




(这里忽略了传输延迟时间)

计数器

了解即可，
若题目中出现给出功能表会应用即可！
没有必要去记！

异步计数器典型芯片 —— 74LS290 (二—五—十进制异步计数器) (了解)



CLK₀ 时钟信号输入端，Q₀ 为输出端：
二进制计数器

CLK₁ 时钟信号输入端，Q₃ 为输出端：
五进制计数器

CLK₁ 与 Q₀ 相连，
CLK₀ 时钟信号输入端，Q₃ 为输出端：
十进制计数器

S₉₁、S₉₂ 为置 9 输入端 (异步)
R₀₁、R₀₂ 为置 0 输入端 (异步)

计数器

异步计数器小结

- 简单的异步二进制计数器的设计实现；（注意加法与减法的区别）
- 其他异步进制计数器的分析；
- 异步计数器的优缺点；

计数器


思考：

如果选定 0000 或 1111 为初态会出现什么问题？

环形计数器

首先以一个最简单的移位寄存器型计数器为例：如果将一个四位移位寄存器的 Q_3 直接反馈至 D_0 ， $D_0 = Q_3$ ；那么，在连续的时钟信号下，移位寄存器的数据将循环右移，每 4 个状态为一个循环；把这种直接将移位寄存器首尾相连的计数器称为环形计数器；

可以看到，如果选定初态为 1000，则状态按照 1000-0100-0010-0001-1000 循环；




计数器

关于如何将环形计数器修正为能够自启动的计数器，在后面时序逻辑电路设计一节中会讲解，这里暂时不用去记教材上给出的修正后的结果！

环形计数器存在的问题

环形计数器最大的优点就是结构简单；（而且如果有效循环中每个状态只有一个 1 或者只有一个 0，则无需再对状态进行译码，可以直接以独立的高低电平来表示每个状态）

环形计数器存在的问题是， n 位的移位寄存器共有 2^n 种状态，但是环形计数器只应用了 n 种状态，没有充分利用；而且，这种首尾直接相连的环形计数器无法自启动；





计数器

注意：

有效和无效是相对的！
如果选定其中一个循环为有效循环，
则其余的就是无效循环！

扭环形计数器

如果将一个四位移位寄存器的 Q'_3 直接反馈至 D_0 ， $D_0 = Q'_3$ ；将此电路称为扭环形计数器；根据分析，此扭环形计数器可以在 8 个状态之间循环；对于一个 n 位移位寄存器，由其构成的扭环形计数器可以得到含有 $2n$ 个有效状态的循环；



计数器

关于如何将扭环形计数器修正为能够自启动的计数器，在后面时序逻辑电路设计一节中会讲解，这里暂时不用去记教材上给出的修正后的结果！

扭环形计数器存在的问题


扭环形计数器相较于环形计数器，提高了状态的利用率（提高了一倍）；对于一个 n 位移位寄存器，由其构成的扭环形计数器可以得到含有 $2n$ 个有效状态的循环；而且，扭环形计数器的有效循环中每个状态之间只有一位触发器改变状态，在状态译码时不会产生竞争—冒险；

但是和环形计数器一样，扭环形计数器也存在无效循环，即电路无法自启动；如果想要实现自启动，需要对逻辑函数式进行修正，换句话说，即对反馈网络进行修正；

计数器

移位寄存器型计数器

前面的环形计数器、扭环形计数器包括对它们修正改进后的以移位寄存器为基础设计的计数器电路都称为移位寄存器型计数器，其一般结构形式如下；设计移位寄存器型计数器最重要的最关键的就是对反馈网络的设计，即对第一个触发器输入信号的修正，保证实现自启动；而至于如何修正，在后面的内容中会给出；



计数器

○ 移位寄存器型计数器小结

- 基本的环形计数器和扭环形计数器的区别；
(包括电路结构上的区别和状态转换图电路结果的区别)
- 移位寄存器型计数器的一般结构；
- 移位寄存器型计数器设计的关键；
- 如何设计移位寄存器的反馈网络（如何修正移位寄存器第一个触发器的输入）： 后续补充；

计数器

任意进制计数器的构成方法

事实上，本教材中的这一节的任意进制计数器的设计指的是，利用给定的中规模集成器件例如现有的同步十进制计数器芯片、同步十六进制计数器芯片等去构成其他的任意进制的计数器；这里的设计利用的是这些集成器件的置零功能和预置数功能；

这一小节的内容是计数器这一部分的重点，但是希望大家对计数器的学习不能仅限于这一小节的内容；计数器的设计也不只局限于这一小节的用中规模集成器件去设计；在考试中也会考察去用基本的触发器（例如 JK 触发器、D触发器等）去设计任意进制计数器电路；包括一些实际应用问题最后设计出的电路实质上就是相当于一个计数器的功能；

总之，去利用中规模集成器件去构成任意进制计数器是重点内容，必须掌握，但又不能只是掌握这一部分的内容！

计数器

学习时，一定不要按照异步置零法、同步置零法、异步置数法、异步置零法分开去死记硬背！要理解原理！

M < N 的情况

如果给定的是一个 N 进制的计数器集成器件，设计目标是 M 进制计数器；当 $M < N$ 时，设计的基本思路就是使其在此现有的计数器的 N 个有效状态循环之间跳过 $N-M$ 个状态；

由于一般的计数器芯片都含有复位功能（即置 0 功能）和预置数功能，因此设计的方法主要分为置零法和置数法；而不同芯片的置零、预置数和时钟信号的配合配合又不相同；因此，进一步可分为异步置零法、同步置零法、异步置数法、异步置零法；


无论是置零法还是置数法，其设计的基本原理都是要根据需要跳变的状态的代码，来产生置零、预置数的控制信号包括进位信号，因此这是一种“译码”的思想；而同步和异步的区别就在于，该跳变的状态是否包含在最终的设计目标的有效循环之内，状态的跳变是否需要与时钟配合；

计数器

○ 异步置零法示例 ($M < N$)

利用同步十进制计数器 74160 (芯片逻辑框图和功能表如下) 采用置零法接成同步六进制计数器;

CLK	R'_D	LD'	EP	ET	工作状态
X	0	X	X	X	置 0 (异步)
	1	0	X	X	预置数 (同步)
X	1	1	0	1	保持 (包括C)
X	1	1	X	0	保持 ($C=0$)
	1	1	1	1	计数



计数器

异步置零法示例 ($M < N$)

接上页，利用现有的十进制计数器构成六进制计数器，即在 0000-0001-0010-0011-0100-0101-0000 - ... 六个状态之间循环，采用置零法就是在其中某一个状态处回到 0000；

由于目前给定的计数器芯片的置零方式是异步置零，即无需等到时钟信号边沿来到立刻置零；因此，对于本例，如果选择的是在 0101 即 5 的状态代码去译码产生置零控制信号，那么此状态只会在很短的瞬间出现，很快就消失（考虑到存在传输延迟时间）；所以，在设计时，应该利用 0110 这个状态去进行译码，即在 0110 处产生跳变回到 0000，而 0110 只是瞬时出现，不会包括在稳定的 M 个状态的有效循环中；

因此，对于 M 进制的计数器构成，如果以全零作为初态，则异步置零应该用 M 对应的二进制数状态编码 S_M 去译码产生置零控制信号；


计数器

思考：

这里的译码采用的是完全译码，
如果用不完全译码，怎么接线产生 R_D' 信号？

(黄色的是从四位同步二进制计数器设计为
同步十进制计数器时剔除的无效状态，
绿色是从十进制到六进制剔除的无效状态，
蓝色是异步置零时瞬时出现的无效状态)

异步置零法示例 ($M < N$)



问题：

现在的设计结束了吗？这里画出的接线图完整吗？

现在这个原有的芯片的进位输出端可不可以直接用作我们设计目标的进位输出？ NO！

计数器

○ 异步置零法示例 ($M < N$)


利用中规模集成器件设计任意进制计数器时，另一个需要考虑的设计问题是如何产生进位信号；对于置零法，此时不能直接利用原本的器件的进位输出端，而是仍然需要通过对其中的某一个状态进行译码产生进位输出信号；在设计进位输出信号时，需要注意的细节是，要考虑到进位输出信号的宽度即持续时间，如果进位输出信号的持续时间非常短例如和传输延迟时间是一个数量级的，那么该进位信号无法被有效记录，即此进位信号并不可靠；（可能会被误认为是竞争—冒险的干扰脉冲）

对于本例，虽然异步置零信号是在 0110 这个状态译码产生的，但是如果是用 0110 这个状态译码去产生进位信号，那么进位信号也会出现持续时间很短瞬间消失的情况；因此，为了保证进位信号的可靠，一般的解决方法是在其前一个状态处译码产生进位信号或者是通过一个锁存器电路来将窄脉冲转换为宽脉冲延长其信号持续时间；

计数器

○ 异步置零法示例 ($M < N$)

第一种设计进位输出信号的方式：



教材上给出的电路图是直接将 Q_2 作为进位输出，
也就是在 0100 开始就有进位信号，
那么这个进位输出信号持续了两个时钟信号周期，
这事实上是不合适的，
所以教材上的图有问题，请不要背教材上的图！

如果在 0101 也就是 5 的时候产生进位信号，那么这个进位信号（一个正脉冲）可以持续一个时钟信号周期：

采用全译码的方式： $C = Q_3'Q_2Q_1'Q_0$


采用不完全译码的方式： $C = Q_2Q_0$
(0101 时 $Q_2 = 1$, $Q_0 = 1$ 首次出现)

(这里左边画的是不完全译码的方式，建议平时解题时采用完全译码法，如果采用不完全译码，在旁边标注“0101 时 $Q_2 = 1$, $Q_0 = 1$ 首次出现”；

计数器

异步置零法示例 ($M < N$)

第二种设计进位输出信号的方式:



思考：

这样得到的置零信号和进位输出信号，

脉冲宽度是多少？

(是半个时钟周期，也就是时钟信号高电平持续期间)


如图所示，将 0110 状态译码得到的低电平信号（准确地说，这是一个负的尖峰脉冲，低电平持续时间非常短）接入一个 SR 锁存器；在第六个时钟脉冲上升沿到达时，此时锁存器相当于 $R' = 1$, $S' = 0$ ，锁存器置 1，当 $Q' = R_D' = 0$ ，计数器状态立刻被置为 0000，此时对于 SR 锁存器来说 $S' = 1$ ，但是由于传输延迟时间一般远小于时钟信号周期，所以时钟此时还没有到达下降沿，即 $R' = 1$ ，因此 Q 和 Q' 能够保持，直到时钟的下降沿到达，锁存器置零；这样不仅提高了进位输出信号的可靠性，也提高了置零信号的可靠性；

计数器

同步置零法示例 ($M < N$)

利用同步十进制计数器 74162 (芯片逻辑框图和功能表如下) 采用置零法接成同步六进制计数器;

CLK	R'_D	LD'	EP	ET	工作状态
	0	X	X	X	置 0 (同步)
	1	0	X	X	预置数 (同步)
X	1	1	0	1	保持 (包括C)
X	1	1	X	0	保持 ($C=0$)
	1	1	1	1	计数



计数器

○ 同步置零法示例 ($M < N$)

接上页，利用现有的十进制计数器构成六进制计数器，即在 0000-0001-0010-0011-0100-0101-0000 - ... 六个状态之间循环，采用置零法就是在其中某一个状态处回到 0000；


由于目前给定的计数器芯片的置零方式是同步置零，即需等到下一个时钟信号上升沿来到后才置零；因此，对于本例，应该选择的是在 0101 即 5 的状态代码去译码产生置零控制信号，这样 0101 这个状态能够稳定持续一个时钟信号周期，在下一个时钟上升沿来到后回到 0000，即 0101 稳定出现在最终的有效循环之中；

因此，对于 M 进制的计数器构成，如果以全零作为初态，则同步置零应该用 $M - 1$ 对应的二进制数状态编码 S_{M-1} 去译码产生置零控制信号；

计数器

同步置零法示例 ($M < N$)

根据前面的分析，同步置零法实现六进制计数器设计如下：




进位输出信号和置零信号是两个反方向的脉冲，持续时间都是一个时钟信号周期；

计数器

同步置数法示例 ($M < N$)

利用同步十进制计数器 74160 (芯片逻辑框图和功能表如下) 采用置数法接成同步六进制计数器;

CLK	R'_d	LD'	EP	ET	工作状态
X	0	X	X	X	置 0 (异步)
	1	0	X	X	预置数 (同步)
X	1	1	0	1	保持 (包括C)
X	1	1	X	0	保持 ($C=0$)
	1	1	1	1	计数



计数器

注意：

因为同步置数法的设计不唯一，
所以解题时养成习惯，一定要有必要的文字说明！

○ 同步置数法示例 ($M < N$)


如果在采用置数法设计时，将预置数设为 0000，那么这时的同步置数法事实上就是同步置零，区别只是在于译码信号接至同步预置数控制端 LD 而非置零端 R_D ；此时进位信号的设计也和前面置零法时一致，即需要附加的门电路实现；

如果把同步置数法的预置数设为原器件的主循环中的最后一个状态（例如同步十进制的计数器芯片预置为 1001，同步十六进制计数器芯片预置为 1111），或者是之前的某一个状态，即只要令最终设计目标的主循环中的最后一个状态是原器件主循环的最后一个状态，那么就可以直接利用原器件的进位输出端得到进位输出信号，而不用附加门电路；例如，对于本例，可以选择在 0100 后跳变至 1001，那么主循环就包括 0000-0001-0010-0011-0100-1001-0000 六个状态；同理也可以选择在 0011 后跳变至 1000，那么主循环就包括 0000-0001-0010-0011-1000-1001-0000 六个状态；

因此，置数法相较于置零法更加通用，也更加灵活；


计数器

同步置数法示例 ($M < N$)



在 0101 处译码产生预置数控制信号
预置数为 0000

下一个时钟上升沿，从 0101 跳至 0000
需要在 0101 处译码产生进位输出信号



在 0100 处译码产生预置数控制信号
预置数为 1001


下一个时钟上升沿，从 0100 跳至 1001
可以直接应用原器件的进位输出端

计数器

○ 异步置数法示例 ($M < N$)

利用同步十六进制加减计数器 74LS191 (芯片逻辑框图和功能表如下) 采用置数法接成同步六进制计数器;

CLK_I	S'	LD'	U'/D	工作状态
X	1	1	X	保持
X	X	0	X	预置数(异步)
$\uparrow$	0	1	0	加计数
$\downarrow$	0	1	1	减计数



注意：

因为同步置数法的设计不唯一，
所以解题时养成习惯，一定要有必要的文字说明！

计数器

○ 异步置数法示例 ($M < N$)


如果在采用置数法设计时，将预置数设为 0000，那么这时的异步置数法事实上就是异步置零，区别只是在于译码信号接至异步预置数控制端 LD 而非置零端 R_D ；此时进位信号的设计也和前面置零法时一致，即需要附加的门电路实现；对于本例，应该在 0110 这个状态处译码产生预置数控制信号，这样 0110 瞬间回到 0000，稳定的有效循环中不包含 0110 这个瞬间的状态；

如果把异步置数法的预置数设为原器件的主循环中的最后一个状态（例如同步十进制的计数器芯片预置为 1001，同步十六进制计数器芯片预置为 1111），或者是之前的某一个状态，即只要令最终设计目标的主循环中的最后一个状态是原器件主循环的最后一个状态，那么就可以直接利用原器件的进位输出端得到进位输出信号，而不用附加门电路；例如，对于本例，可以选择在 0101 时跳变至 1111，那么主循环就包括 0000-0001-0010-0011-0100-1111-0000 六个状态（0101 瞬间消失）；同理也可以选择 在 0100 时跳变至 1110，那么主循环就包括 0000-0001-0010-0011-1110-1111-0000 六个状态（0100 瞬间消失）；

计数器


这张图也可以改为在 0110 处译码外接 SR 锁存器电路
Q 和 Q' 接进位输出和 LD' ；

异步置数法示例 ($M < N$)



在 0110 处译码产生预置数控制信号
预置数为 0000

在 0110 瞬间跳至 0000 (最终循环中无 0110)
需要在 0101 处译码产生进位输出信号



在 0101 处译码产生预置数控制信号
预置数为 1111

在 0101 瞬间跳至 1111 (最终循环中无 0101)
可以直接应用原器件的进位输出端

计数器

○ 用给定 N 进制计数器芯片设计 M 进制计数器（ $M < N$ ）—— 小结

- 无论是置零法还是置数法，其设计的基本原理都是要将某一个状态编码译为一个高/低电平作为芯片置零或是预置数的控制信号包括进位信号，跳过原器件主循环中的 $N-M$ 个状态；而同步和异步的区别就在于，状态的跳变是否需要与时钟配合，该跳变的状态是否包含在最终的设计目标的有效循环之内；异步置零和异步置数都存在着一个置零信号/置数信号的持续时间过短不可靠的问题，可以通过 SR 锁存器将窄脉冲的宽度增大为半个时钟周期；
- 置零法可以看作是置数法的一个特例，即预置数为 0000；区别只是在于此时的译码信号是接至置零控制端 R_D 而不是预置数控制端 LD；
- 在设计计数器时除了要考虑置零和预置数的控制信号的译码，还需要考虑进位输出信号；对于置零法来说，需要附加门电路译码产生进位输出信号，而且要考虑进位输出信号的宽度；对于置数法，只要让原器件的主循环中的最后一个状态在设计目标的主循环中也是最后一个状态，那么就可以直接用原器件的进位输出端来作为进位输出信号；

计数器

○ 用给定 N 进制计数器芯片设计 M 进制计数器 ($M < N$) —— 自测

请试着分析以下设计中的置零/预置数控制信号以及进位输出信号的逻辑函数式：

① 给定一个同步十进制计数器（异步复位端，同步预置数端），要求用置零法设计七进制计数器；

（异步置零，用 0111 译码产生置零控制信号，用 0110 译码产生进位输出信号；或者是用 0111 译码外接一个 SR 锁存器，Q 和 Q' 作为进位输出信号和置零控制信号）

② 给定一个同步十六进制计数器（异步复位端，同步预置数端），要求用置数法设计一个十三进制计数器，且规定预置数 $D_3D_2D_1D_0 = 1000$ ；

（同步置数，预置数为 1000，则在草纸上绘制，应该在 0100 之后跳变到 1000，即越过 0101、0110、0111 三个状态，用 0100 译码产生预置数控制信号，可以直接利用原器件的进位输出端）

计数器

○ 用给定 N 进制计数器芯片设计 M 进制计数器 ($M < N$) —— 自测

请试着分析以下设计中的置零/预置数控制信号以及进位输出信号的逻辑函数式：

③ 给定一个同步十进制计数器（同步复位端，同步预置数端），要求用置零法设计五进制计数器；

（同步置零，用 0100 译码产生置零控制信号和进位输出信号）

④ 给定一个同步十六进制计数器（异步复位端，异步预置数端），要求用置数法设计一个八进制计数器；

（异步置数，可以选择预置数为 1111，则在草纸上绘制，应该在 0111 时跳变到 1111（0111 不出现在最后的主循环中），用 0111 译码产生预置数控制信号（或用 0111 译码外接一个 SR 锁存器的 Q' 作为预置数控制信号），可以直接利用原器件的进位输出端）

计数器

M > N 的情况

如果给定的是一个 N 进制的计数器集成器件，设计目标是 M 进制计数器；当 $M > N$ 时，设计的基本思路就是用多片计数器芯片实现拓展；

$M > N$ 又分为两种情况：如果 M 可以分解为两个小于 N 的因数相乘，即 $M = N_1 \times N_2$ ，则可以先用前面的方法分别接成 N_1 和 N_2 两个计数器；然后将这两个计数器串行连接或是并行连接；（分解为多个小于 N 的因数相乘同理）

如果 M 是一个大于 N 的质数（素数），即无法分解为因子相乘的形式时，那么就需要将两片（或者多片）N 进制的计数器先组成大于 N 进制（ N^2 、 N^3 、.....）的计数器，再将此计数器作为整体去置零或者是置数；

计数器

○ $M > N$ 且 $M = N_1 \times N_2$ 的情况

将两个 N_1 进制的计数器和 N_2 进制的计数器拓展为 $N_1 \cdot N_2$ 进制的计数器有两种方式：

- 并行进位：两个计数器用同一个时钟信号，用前一片计数器的进位输出信号去控制后一片计数器的工作状态（例如 EP、ET 端或是 S 端）；前一片计数器的进位输出信号为有效电平时后一片计数器才能按照时钟信号正常计数；
- 串行进位：用前一片计数器的进位输出信号（此进位输出信号是一个正脉冲）作为后一片计数器的时钟信号，前一片进位输出信号的边沿处下一片计数器才计数；（类似于异步计数器的设计）


$M = N_1 \times N_2 \times N_3 \dots$ 多于两片同理（考察概率很小，两片是重点）；

计数器

○ $M > N$ 且 $M = N_1 \times N_2$ —— 并行进位示例

- 要求用两片同步十进制数计数器 74160 接成一百进制计数器；

并行进位方式；



第一片为 1001 即 9 时进位输出 $C = 1$ ，
且此进位输出信号持续一个时钟周期；

第二片允许工作在计数状态，
在下一个时钟脉冲上升沿处，
第二片计数器加 1，
同时第一片回到 0000 进位输出 C 也回到低电平，
之后第二片计数器保持，
直至第一片再次为 9 (1001)；


不要去死记硬背类似“串行进位需要加一个反相器”这种结论，
一定要理解原理！
如果题目有变化例如进位脉冲是负脉冲、芯片是下降沿触发，
要灵活变通！

计数器

○ $M > N$ 且 $M = N_1 \times N_2$ —— 串行进位示例

- 要求用两片同步十进制数计数器 74160 接成一百进制计数器；

串行进位方式；



思考：

为什么这里要加一个反相器？
如果没有反相器会产生什么计数效果？
(0-1-2-3-4-5-6-7-8-9-10-11-12-.....)

第一片为 1001 即 9 时进位输出 $C = 1$ ，
且此进位输出信号持续一个时钟周期；

在下一个时钟脉冲上升沿处，
第一片回到 0000，进位输出 C 也回到低电平，
 C 有了一个下降沿，

要在此下降沿处将第二片加 1，
由于 74160 是上升沿触发，
所以第一片的 C 需要接一个反相器至第二片的 CLK ；

计数器

○ $M > N$ 且 $M = N_1 \times N_2$ —— 示例

- 要求用两片同步十进制数计数器 74160 接成六十进制计数器；

思路以及需要注意的细节：

$60 = 6 \times 10$ ，因此需要先将其中的一个 74160 接成六进制计数器；

如果前一片是十进制即不作任何改动，第二片是六进制，那么按照并行进位和串行进位将两片连接时，第一片的进位信号可以直接用器件的进位输出端去连接第二片的计数控制端或者是时钟信号端；

如果前一片是六进制，即经过了改进设计，那么需要注意，前一片的进位信号如果是自己通过附加电路逻辑运算得到的，需要保证该进位信号要能够持续一个完整的时钟信号周期，否则在并行进位连接方式时可能会产生错误；因此，推荐大家在题目没有硬性要求的时候尽量去使用置数法进行设计，尽量使用器件本身的进位输出端，如果一定要自行设计进位信号的门电路的话，要养成习惯在旁边标注该进位信号的信号宽度（持续时间）；

计数器

这一页的内容有一些超纲，如果理解起来有困难的话，
就记住，
在没有规定必须用置零法的时候，尽量用置数法，
尽量用器件本身的进位输出端！！

○ 关于前一页提出的问题的进一步解释

思考：接上一页的设计题目，如果设计时前一片是六进制，后一片是十进制，并行进位连接，假设前一片的进位输出脉冲由附加门电路实现；

- ①如果该进位输出脉冲持续半个时钟周期，会产生什么现象？
(等到下一个时钟上升沿来到时，第二片的计数控制端电平已经是无效电平（0）了，第二片无法加 1)
- ②如果该进位输出脉冲持续两个时钟周期，会产生什么现象？
(第二片计数器会加两次 1)
- ③如果是串行进位方式，前一片的进位输出脉冲宽度如果不是一个周期会不会涉及到上面提到的问题？
(不会，因为串行进位方式依靠的是前一片进位信号的下降沿来使第二片加 1，而并行进位需要保证的是附加控制端 EP、ET 的高电平，所以串行进位只要有下降沿即可，宽度不会影响第二片的动作)

总之，当多片拓展连接时，要注意一下每一片进位输出脉冲宽度的问题，保险起见用置数法；

计数器

○ $M > N$ 且 M 无法分解的情况

如果给定的 M 是一个大于 N 无法分解的质数，那么需要首先将两个 N 进制的计数器拓展为 N^2 进制的计数器（利用串行进位或是并行进位），然后将整体按照前面的置零或是置数的方法，通过状态代码译出一个置零或是预置数的控制信号，包括进位信号；称为整体置零法和整体置数法；

当然，事实上 M 可以分解的时候也是可以用这种整体置数或是整体置零的方法的；以个人习惯和题目要求为准；

如果是两片以上也是同理（考察概率很小，两片是重点）；

计数器

注意：

如果本题使用完全译码，考虑到门电路器件扇入系数的限制，
尽量不要使用八输入的与非门，
用两个四输入的与门和一个两输入的与非门代替；
养成习惯，如果采用不完全译码，
一定要在解题时标注好设计依据！

○ $M > N$ 且 M 无法分解的情况 —— 示例

- 要求用两片同步十进制数计数器 74160 接成二十九进制计数器；

异步置零，在 29 处译码产生置零信号，
在 28 处译码产生进位输出信号

这里教材上给出的图是采用不完全译码的方式：

即 2、9 为 0010 和 1001，


对于第二片即 $Q_1 = 1$ 首次出现，

对于第一片即在第三轮 $Q_3 = Q_0 = 1$ 首次出现；

因此 $Q_{3(1)} = Q_{0(1)} = Q_{1(2)} = 1$ 即可表示 29；

同理，2、8 为 0010 和 1000，

因此 $Q_{3(1)} = Q_{1(2)} = 1$ 即可表示 28；




计数器

思考：

如果对于本题，采用同步整体置数法时想要
直接利用器件的进位输出端而不用附加的门电路的话，
可以选择将预置数设为 99，用 27 的状态编码（0010 0111）进行译码；

○ $M > N$ 且 M 无法分解的情况 —— 示例

- 要求用两片同步十进制数计数器 74160 接成二十九进制计数器；



同步置数，如果选择预置数为 0000 和 0000，
那么就如教材给出的电路图所示，在 28 处译码，

事实上就相当于同步置零，

因此需要自行设计进位信号；

这里教材上给出的图是采用不完全译码的方式：

即 2、8 为 0010 和 1000，

对于第二片即 $Q_1 = 1$ 首次出现，
对于第一片即在第三轮 $Q_3 = 1$ 首次出现；

因此 $Q_{3(1)} = Q_{1(2)} = 1$ 即可表示 28；

如果想把进位输出信号设计为正脉冲，

再接一级反相器即可；

计数器

任意进制计数器的构成这一部分，不推荐毫无意义地去分很多情况硬背结论，最重要的是理解！

把我们前面给出的这些例子认真过一遍，琢磨明白到底是用哪一个状态译码；

另外，多动笔，特别是并行进位连接和串行进位连接，

不能只是看而不动笔！

任意进制计数器的构成 —— 小结

- 当 $M < N$ 时，对一片计数器使用置零法或置数法，具体细节与相关问题总结参考之前的小结部分；当 $M > N$ 时，如果 M 可以分解为两个小于 N 的因数相乘，则可以接成 N_1 和 N_2 两个计数器，然后将这两个计数器串行连接或是并行连接；而如果 M 是一个大于 N 的无法分解为因子相乘的形式的素数，那么就需要首先将两片 N 进制的计数器组成 N^2 进制的计数器，再将此计数器整体置零或者是整体置数；
- 在题目没有指定方法、没有硬性要求时，推荐大家尽量使用同步的置数法和置零法，因为异步的置数和置零存在一个不可靠的问题；（当然，如果考察的是异步的置数或置零，也没有必要一定要去外加锁存器电路，可以用普通的门电路译码后，在旁边文字注明其有译码信号持续时间很短不可靠这一问题的存在即可）在状态译码的时候，要养成习惯，文字叙述注明在哪一个状态译码产生置零/预置数控制信号、产生进位信号，以及用的是完全译码还是不完全译码，总之，设计题解题时一定要要有文字说明，表达清楚主要的设计思路、设计依据以及一些设计细节和技巧；

计数器

○ 计数器的应用 —— 顺序脉冲发生器


顺序脉冲发生器指的是用来产生一组顺序的脉冲的电路，产生的这些脉冲就可以作为一系列有先后顺序的操作的控制信号；顺序脉冲发生器也成为节拍脉冲发生器；

由于我们的 N 进制计数器有 N 个有效状态循环（这里的 N 是计数容量，不是位数），而对每一个状态进行译码，就可以产生持续一个时钟信号周期的高/低电平，即正脉冲/负脉冲信号，所以将计数器与译码器连接就可以在计数器循环计数工作时，译码器的输出端产生顺序的脉冲信号；


计数器可以选用同步计数器、异步计数器以及移位寄存器型的计数器，这里重点介绍由中规模集成器件（同步计数器芯片、译码器芯片）设计的顺序脉冲发生器，其他的了解即可或根据考纲自行补充；

计数器

计数器的应用 —— 顺序脉冲发生器示例



为消除由于竞争-冒险导致的尖峰脉冲，这里将时钟信号同时作为译码器的选通控制信号，因此每个负脉冲只持续半个时钟信号周期，仅持续在 CLK 为低电平期间；



计数器

思考：

事实上计数器本身就是一个特殊的序列信号发生器，
每个序列最后一位为 1（即进位信号），
其余为 0；

因此设计序列信号发生器的核心是计数，
即在几种有效状态之间循环；

计数器的应用 —— 序列信号发生器

序列信号发生器指的是用来产生一组指定的串行数据的电路；


由于我们的 N 进制计数器有 N 个有效状态循环（这里的 N 是计数容量，不是位数），
将状态编码作为数据选择器的地址代码，将目标串行数据按指定的顺序排列输入至数据
选择器的数据输入端，所以将计数器与数据选择器连接就可以在计数器循环计数工作时，
数据选择器的输出端串行输出指定次序的序列信号；；

当然，序列信号发生器也有其他的构成方法，例如使用带反馈网络的移位寄存器型电路，
这里仍然重点介绍由中规模集成器件（同步计数器芯片、数据选择器芯片）设计的序列
信号发生器，其他的会在习题课中详细讲解与补充；（习题课 ppt 中有序列信号发生器
的不同设计方案与例题，学习完本章最后一节之后再总结练习）

计数器

计数器的应用 —— 序列信号发生器示例

- 利用 74LS161 同步十六进制计数器和八选一数据选择器设计一个能够产生 00010111 八位串行数字序列的电路；



尽管篇幅比较少，
但是序列信号发生器需要重点掌握！
无论是期末还是考研，
设计题常考！

计数器

计数器的应用 —— 小结

- 计数器 + 译码器 → 顺序脉冲发生器（节拍脉冲发生器）；
- 计数器 + 数据选择器 → 序列信号发生器；
- 重点掌握如何利用中规模集成器件设计顺序脉冲发生器和序列信号发生器；

计数器

计数器——小结

- 计数器的工作特点 —— 对“计数”、“分频”、“定时”等概念的理解；
- 常见的计数器类型 —— 同步计数器、异步计数器、移位寄存器型计数器的比较；
- 用典型的中规模集成器件构成任意进制的计数器；
- 计数器的应用 —— 与组合逻辑电路构成节拍脉冲发生器、序列信号发生器；

不要去背文字内容！
结合题目练习去感受和理解！

时序逻辑电路的设计方法

○ 同步时序逻辑电路的设计方法

Step 1: 逻辑抽象

- ①确定电路状态、输入变量、输出变量的个数；
- ②定义输入、输出以及每个电路状态的含意，并对电路的状态进行有序编号；
- ③按设计要求列出状态转换表，或画出状态转换图；

Step 2: 状态化简

若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；
状态转换图中等价状态可以合并；状态化简的目的就是求得最简的状态转换图，这样就可以使用更少的触发器，设计出更简单的电路；

时序逻辑电路的设计方法

关于状态分配即状态编码可能这里文字上较难理解，
事实上前面的学习中已经见到过实例，
比如 n 进制的环形计数器中的 n 个有效状态，
就并不是按照自然二进制数编码的；

○ 同步时序逻辑电路的设计方法

Step 3: 状态编码（状态分配）

- ①确定触发器数目； n 个触发器最多有 2^n 种状态组合；
- ②给每个状态规定一个代码，也就是编码的方式和排列顺序等，一般没有特殊情况按照自然二进制数的排列顺序编码即可，具体题目具体分析；

Step 4: 选定触发器类型，并求出电路的基本方程组；

- ①选择合适的触发器（一般触发方式都是边沿触发方式，逻辑功能主要是 JK 和 D，题目没有指定类型时建议选择 D，因为 D 触发器的特性方程最简单）
- ②根据状态转换图和状态转换表求解状态方程、输出方程（类似于组合逻辑电路设计时从真值表得到逻辑函数式）
- ③根据选择的触发器的特性方程，从状态方程得到驱动方程，即每个触发器的输入信号；

时序逻辑电路的设计方法

○ 同步时序逻辑电路的设计方法

关于自启动的检查，一般来说，如果题目没有硬性要求必须自启动，如果最后检查无法自启动，可以文字补充说明，如果想保证此电路正常工作，上电时需要预置为有效循环中的某一个状态；如果题目本身的考察点就是自启动的设计，那么必须要在逻辑设计时确保自启动！
总之，尽量在前面逻辑设计时考虑一下自启动的问题！

Step 5：根据选择的器件和基本方程绘制逻辑电路图；


Step 6：检查设计能否自启动；

设计时用到的状态只是我们关注的有效状态，假设 n 个触发器，我们用到小于 2^n 个状态，那么需要将完整的状态转换图绘制出来，并检查电路是否能够自启动；如果设计要求规定必须能够自启动，则要回到前面修改逻辑设计；（因此，在学习完后面理解了设计结果不能自启动的缘由后，尽量在逻辑设计即求解基本方程时就考虑到其自启动的设计问题）

时序逻辑电路的设计方法

不要去背文字内容！
结合题目练习去感受和理解！

○ 同步时序逻辑电路的设计方法



时序逻辑电路的设计方法

○ 同步时序逻辑电路的设计实例

例：试用 JK 触发器设计一个带有进位输出端的十三进制计数器；

思路：首先要明确的是，很明显此题目并非是考察我们前一节学习的用中规模集成器件即现有的计数器芯片去设计任意进制计数器，而是考察用最基本的触发器作为基本单元去设计实现；


按照同步时序逻辑电路设计的基本流程，首先逻辑抽象，十三进制计数器则对应十三个状态，还有一个进位输出信号，本题默认为加法计数器，则为 Moore 型电路，即无需输入信号控制十三个有效状态自发地循环；画出状态转换图或是列出状态转换表后，很明显十三个状态不能再进一步化简；十三个状态至少需要四个触发器，即电路状态编码为四位，对于本题选择自然二进制数的 0 ~ 12 即 0000 ~ 1100 来作为状态编码即可；需要注意的是，四位代码最多有 16 种状态，而我们只用到了 0000 ~ 1100 13 个有效状态，因此其他 3 个状态则为无效状态（就相当于组合逻辑电路设计时的无关项）；

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

Step 1 & Step 2 —— 逻辑抽象 & 状态化简

十三进制计数器为十三个有效状态的循环，用 $S_0 \sim S_{12}$ 表示；记进位输出信号为 C ，规定无进位输出 $C = 0$ ，有进位输出 $C = 1$ ；由题意此电路没有输入变量；绘制出的状态转换草图如图所示，且通过观察此状态转换图不能进一步化简，没有等价状态；




时序逻辑电路的设计方法

养成习惯，状态转换图一定要给出图例！

同步时序逻辑电路的设计实例

Step 3 —— 状态编码

十三个有效状态至少需要四个触发器，即四位的状态编码，记为 $Q_3Q_2Q_1Q_0$ ，在这里可以选择将 $S_0 \sim S_{12}$ 按照自然二进制数 0000 ~ 1100 编码；



时序逻辑电路的设计方法


在这里将状态转换图列成卡诺图的形式，
(其实中间省略了列出状态转换表的一步)

求解状态方程和输出方程时，

就相当于把次态和输出变量作为组合逻辑电路中的输出侧变量，
把初态和输入变量作为组合逻辑电路中的输入侧变量；

同步时序逻辑电路的设计实例

Step 4 —— 选定触发器类型，将状态转换图转换为基本方程组




Q_1Q_0		00	01	11	10
Q_3Q_2	00	0001/0	0010/0	0100/0	0011/0
	01	0101/0	0110/0	1000/0	0111/0
	11	0000/1	××××/×	××××/×	××××/×
	10	1001/0	1010/0	1100/0	1011/0
	00	0001/0	0010/0	0100/0	0011/0

$$Q_3^*Q_2^*Q_1^*Q_0^*/C$$

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

Step 4 —— 接上一页，将前一页的卡诺图分解为五个独立的卡诺图，即分别对应四个状态方程和一个输出方程；此时与第二章和第四章的内容一致；



时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

Step 4 —— 接上一页，如果选择 JK 触发器，将状态方程与 JK 触发器的特性方程对照，得到驱动方程；

$$\begin{cases} Q_3^* = Q_3 Q_2' + Q_2 Q_1 Q_0 \\ Q_2^* = Q_3' Q_2 Q_1' + Q_3' Q_2 Q_0' + Q_2' Q_1 Q_0 \\ Q_1^* = Q_1' Q_0 + Q_1 Q_0' \\ Q_0^* = Q_3' Q_0' + Q_2' Q_0' \end{cases} \quad Q^* = JQ' + K'Q \quad \begin{cases} Q_3^* = Q_3 Q_2' + Q_2 Q_1 Q_0 (Q_3 + Q_3') = (Q_2 Q_1 Q_0) Q_3' + Q_2' Q_3 \\ \text{(注: } Q_3 Q_2 Q_1 Q_0 \text{ 为无关项, 可以消去)} \\ Q_2^* = (Q_1 Q_0) Q_2' + (Q_3' Q_1' + Q_3' Q_0') Q_2 \\ Q_1^* = Q_0 Q_1' + Q_0' Q_1 \\ Q_0^* = Q_3' Q_0' + Q_2' Q_0' + 0 \cdot Q_0 = (Q_3' + Q_2') Q_0' + 1' \cdot Q_0 \end{cases}$$

$$\text{驱动方程: } \begin{cases} J_3 = Q_2 Q_1 Q_0 \\ J_2 = Q_1 Q_0 \\ J_1 = Q_0 \\ J_0 = (Q_3' + Q_2') = (Q_3 Q_2)' \end{cases} \quad \begin{cases} K_3 = Q_2 \\ K_2 = (Q_3' Q_1' + Q_3' Q_0')' = (Q_3' (Q_1 Q_0))' \\ K_1 = Q_0 \\ K_0 = 1 \end{cases}$$

时序逻辑电路的设计方法


同步时序逻辑电路的设计实例

Step 5 —— 按照基本方程绘制逻辑电路图

$$\begin{cases} J_3 = Q_2 Q_1 Q_0 \\ J_2 = Q_1 Q_0 \\ J_1 = Q_0 \\ J_0 = (Q_3' + Q_2') = (Q_3 Q_2)' \end{cases}$$

$$\begin{cases} K_3 = Q_2 \\ K_2 = (Q_3' Q_1' + Q_3' Q_0')' = (Q_3' (Q_1 Q_0)')' \\ K_1 = Q_0 \\ K_0 = 1 \end{cases}$$

$$C = Q_3 Q_2$$



因为设计题的答案不唯一，每个人的想法都不一致，
所以无论如何，一个设计题，
必须要表达清楚设计的思路 and 过程！
一定不要只画出一个最终的电路图！

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

Step 6 —— 检查自启动

因为四位状态编码共 16 个状态，我们的有效循环只用到了 0000 ~ 1100 这 13 个，所以应该将 1101、1110、1111 这三个状态代入到我们当前设计的状态方程和输出方程，将无效状态补充上去，才是最终完整的状态转换图，并检查说明电路能否自启动；

一般来说，由于卷面答题卡空间的限制，并不需要将全部的设计过程都展示在答题卡上；一个设计题必须出现在答题过程中的内容：基本的设计思路以及一些细节（包括逻辑抽象，状态化简，状态编码等），有效循环的状态转换图以及对应的卡诺图（整合在一起的），状态方程、输出方程、驱动方程，电路图，以及最终包含无效态的完整的状态转换图，并说明自启动情况；

时序逻辑电路的设计方法

○ 同步时序逻辑电路的设计实例

拓展 —— 本题的另外一种设计方法：

事实上，如果对前面的同步计数器部分的基础知识掌握很熟练，那么这道计数器的设计题目还可以使用下面的方法进行设计：

首先用 T 触发器设计一个同步十六进制计数器（T 触发器即 JK 触发器 $J = K$ ），很容易根据前面学习的设计原理得到驱动方程；其次再类比将同步十六进制计数器改为同步十进制计数器的原理，将同步十六进制计数器改为同步十三进制计数器，即原本的 1100 应该跳转至 1101，而现在的设计目标是跳转至 0000，因此用 1100 状态进行译码，需要实现本应该保持的 FF_3 现在为翻转，即 T_3 从 0 修改为 1，本应该保持的 FF_2 现在为翻转，即 T_2 从 0 修改为 1， T_1 不用修正，本应该翻转的 FF_0 现在为保持，即 T_0 从 1 修改为 0；


当然这个方法并不通用，因此作为思维的拓展了解即可，可以使用，但不是必须掌握；

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

拓展 —— 本题的另外一种设计方法

接上页，设计如下：



$$\begin{cases} T_3 = Q_2 Q_1 Q_0 \\ T_2 = Q_1 Q_0 \\ T_1 = Q_0 \\ T_0 = 1 \end{cases}$$

根据 $Q_3Q_2Q_1Q_0 = 1100$ 修正

T_3 从原本的 0 修正为 1;

T_2 从原本的 0 修正为 1;

T_0 从原本的 1 修正为 0;

而且不改变原本主循环 0 ~ 12 的输入逻辑函数式

此方法的逻辑电路图请自行完成,
(一般 T 触发器用 JK 触发器 $J = K = 1$ 实现)

同样，不要忘了将完整的状态转换图绘出

检查能否自启动!

后续过程这里不再给出!

$$\begin{cases} T_3 = Q_2 Q_1 Q_0 + (Q_3 Q_2 Q'_1 Q'_0) \\ T_2 = Q_1 Q_0 + (Q_3 Q_2 Q'_1 Q'_0) \\ T_1 = Q_0 \\ T_0 = 1 \cdot (Q_3 Q_2 Q'_1 Q'_0)' \\ C = Q_3 Q_2 Q'_1 Q'_0 \end{cases} \quad (\text{完全译码})$$

$$\begin{cases} T_3 = Q_2 Q_1 Q_0 + Q_3 Q_2 \\ T_2 = Q_1 Q_0 + Q_3 Q_2 \\ T_1 = Q_0 \\ T_0 = 1 \cdot (Q_3 Q_2)' \\ C = Q_3 Q_2 \end{cases} \quad (\text{不完全译码})$$

(1100 是 $Q_3 = Q_2 = 1$ 首次出现)

不要背文字内容！

阅读一遍！

重要是结合题目去感受和理解！

时序逻辑电路的设计方法

○ 同步时序逻辑电路的设计 —— 小结

- 整个同步时序逻辑电路设计过程中最关键的一步是逻辑抽象、状态化简和状态编码，一旦将实际应用背景合理地正确地抽象为一个状态转换图，那么接下来的设计过程就是时序逻辑电路分析的逆过程；
- 在得到了有效循环的状态转换图后，设计的流程和分析的流程就是逆向的；首先将有效循环的状态转换图列成卡诺图的形式，卡诺图中次态和输出变量就相当于组合逻辑函数中输出侧的变量，初态和输入变量就相当于组合逻辑函数中输入侧的变量，无效态对应的就是组合逻辑函数中的无关项，因此，将一张整合的卡诺图按照每个次态和输出变量分解后分别化简，就得到了状态方程和输出方程；选择触发器类型，确定了触发器的特性方程后，就可以对照触发器的特性方程将状态方程转化为驱动方程，根据驱动方程和输出方程就可以按照逻辑函数式接线绘制电路图；

不要背文字内容！

阅读一遍！

重要是结合题目去感受和理解！

时序逻辑电路的设计方法

○ 同步时序逻辑电路的设计 —— 小结

- 相较于组合逻辑电路的设计，同步时序逻辑电路当中特有的一个关键步骤是对电路能否自启动的检查，即无效态能否回到有效状态循环当中；推荐的设计步骤是，在将有效状态循环的状态转换图化简为状态方程的时候就考虑自启动的问题，在求解完状态方程后立刻将无效态代入到当前的状态方程中检查其能否回到有效循环，而不要等到求解完驱动方程、画完电路图再去检查；至于当发现电路无法自启动，即设计的状态方程有问题时如何去处理，如何去修正使其能够自启动，我们在后面会继续去研究；
- 时序逻辑电路的设计因为中间的过程环节较多，而每个人在不同的环节处有着不同的处理细节，每个人有不同的设计灵感和思路，因此结果往往不唯一；所以解题时，一定要附加上设计分析的思路以及必要的文字说明，便于阅卷人检查和批阅；

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

变式 1:

规定使用 D 触发器设计一个带有进位输出端的十三进制计数器；

思路：和前面的区别只是在于选用的触发器不同，因此用来和状态方程对照的特性方程不同，驱动方程也不同；

对于 D 触发器，其 $Q^* = D$ ，因此如果选用 D 触发器其状态方程等号右边的项就是每个触发器的输入信号；

时序逻辑电路的设计方法

思考：

用 JK 触发器和用 D 触发器相比，
哪个对我们解题更有利？
哪个在实验接线时更有利？

(D 触发器在设计题中求解驱动方程时简单，
但是付出的代价是需要用到的组合逻辑电路部分更复杂，
即门电路个数相对更多)

同步时序逻辑电路的设计实例

变式 1 (用 D 触发器)：

$$\left\{ \begin{array}{l} Q_3^* = Q_3 Q_2' + Q_2 Q_1 Q_0 \\ Q_2^* = Q_3' Q_2 Q_1' + Q_3' Q_2 Q_0' + Q_2' Q_1 Q_0 \\ Q_1^* = Q_1' Q_0 + Q_1 Q_0' \\ Q_0^* = Q_3' Q_0' + Q_2' Q_0' \end{array} \right. \xrightarrow{Q^* = D} \left\{ \begin{array}{l} D_3 = Q_3 Q_2' + Q_2 Q_1 Q_0 \\ D_2 = Q_3' Q_2 Q_1' + Q_3' Q_2 Q_0' + Q_2' Q_1 Q_0 \\ D_1 = Q_1' Q_0 + Q_1 Q_0' \\ D_0 = Q_3' Q_0' + Q_2' Q_0' \end{array} \right.$$

接下来的任务：相当于组合逻辑电路一章中用门电路设计组合逻辑电路的题目，把每个触发器的 Q 和 Q' 按照上面的驱动方程通过门电路得到 $D_3 \sim D_0$ ；


(解题时要按照我们组合逻辑电路一章介绍的答题习惯，画一组平行线，然后分层绘制)

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

变式 1 (用 D 触发器) :

$$\begin{cases} D_3 = Q_3 Q_2' + Q_2 Q_1 Q_0 \\ D_2 = Q_3' Q_2 Q_1' + Q_3' Q_2 Q_0' + Q_2' Q_1 Q_0 \\ D_1 = Q_1' Q_0 + Q_1 Q_0' \\ D_0 = Q_3' Q_0' + Q_2' Q_0' \\ C = Q_3 Q_2 \end{cases}$$



(这里把与或式变为了与非—与非式)

时序逻辑电路的设计方法

○ 同步时序逻辑电路的设计实例

变式 2:

设计一个带有进位/借位输出端的六进制可逆计数器，可以通过一个控制端来选择工作在加法计数模式和减法计数模式；

思路：和前面的普通的加法计数器的区别在于，多了一个输入信号（例如记为 A ），即不再是 Moore 型电路；状态转换图中的每一个状态不再是单向的跳变，而是会根据输入信号 A 的不同跳至不同的次态；最终的完整的状态转换图中，应该有八个圆圈和十六个箭头（三个状态变量，一个输入变量）；对应地，在利用状态转换图求解状态方程时，把次态和输出信号归为输出变量，把初态和输入信号归为输入变量，又涉及到了四变量卡诺图的化简（之所以变式没有改为可逆的十三进制计数器是因为可逆十三进制计数器有四个状态变量，一个输入变量，中间需要五变量的卡诺图化简，比较麻烦）

时序逻辑电路的设计方法


同步时序逻辑电路的设计实例

变式 2（六进制加减计数器）：

- 逻辑抽象&状态化简&状态编码：

记 $Q_2Q_1Q_0$ 为状态编码，选择自然二进制数 000 ~ 101 作为六个状态编码；记 A 为加/减工作模式控制信号，规定：A = 0 为加法计数，A = 1 为减法计数；记 C 为进位输出信号，C = 1 表示有进位，C = 0 表示无进位；记 B 为借位输出信号，B = 1 表示有借位，B = 0 表示无借位；

有效循环的状态转换图如右图所示：




时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

变式 2（六进制加减计数器）：

- 将状态转换图列成卡诺图的形式，即把输入变量和初态归为组合逻辑输入侧变量，把输出变量和次态归为组合逻辑输出侧变量；注意无关状态对应的无关项；



		$Q_0 A$			
		00	01	11	10
$Q_2 Q_1$	00	001/00	101/01	000/00	010/00
	01	011/00	001/00	010/00	100/00
	11	xxx/xx	xxx/xx	xxx/xx	xxx/xx
	10	101/00	011/00	100/00	000/10

$Q_2^* Q_1^* Q_0^* / CB$

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

变式 2（六进制加减计数器）：

- 分别化简 Q_2^* 、 Q_1^* 、 Q_0^* 、 C 、 B 与 Q_2 、 Q_1 、 Q_0 、 A 的卡诺图，求解状态方程和输出方程；

$Q_2Q_1 \backslash Q_0A$		00	01	11	10
		00	01	11	10
00	00	0	1	0	0
01	01	0	0	0	1
11	11	x	x	x	x
10	10	1	0	1	0

$Q_2Q_1 \backslash Q_0A$		00	01	11	10
		00	01	11	10
00	00	0	0	0	1
01	01	1	0	1	0
11	11	x	x	x	x
10	10	0	1	0	0

$Q_2Q_1 \backslash Q_0A$		00	01	11	10
		00	01	11	10
00	00	1	1	0	0
01	01	1	1	0	0
11	11	x	x	x	x
10	10	1	1	0	0

$$Q_2^* = Q_2Q_0'A' + Q_2Q_0A + Q_1Q_0A' + Q_2'Q_1'Q_0'A \quad Q_1^* = Q_1Q_0'A' + Q_2Q_0'A + Q_1Q_0A + Q_2'Q_1'Q_0'A'$$

$$Q_0^* = Q_0'$$

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

变式 2（六进制加减计数器）：

- 分别化简 Q_2^* 、 Q_1^* 、 Q_0^* 、 C 、 B 与 Q_2 、 Q_1 、 Q_0 、 A 的卡诺图，求解状态方程和输出方程；

$Q_2Q_1 \backslash Q_0A$					
		00	01	11	10
00	0	0	0	0	0
01	0	0	0	0	0
11	×	×	×	×	×
10	0	0	0	1	

$$C = Q_2Q_0A'$$

$Q_2Q_1 \backslash Q_0A$					
		00	01	11	10
00	0	1	0	0	
01	0	0	0	0	
11	×	×	×	×	
10	0	0	0	0	

$$B = Q_2'Q_1'Q_0'A$$

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

变式 2（六进制加减计数器）：

- 将无效状态代入目前的状态方程和输出方程，绘制完整的状态转换图，检查能否自启动；

$$\begin{cases} Q_2^* = Q_2 Q_0' A' + Q_2 Q_0 A + Q_1 Q_0 A' + Q_2' Q_1' Q_0' A \\ Q_1^* = Q_1 Q_0' A' + Q_2 Q_0' A + Q_1 Q_0 A + Q_2' Q_1' Q_0 A' \\ Q_0^* = Q_0' \end{cases}$$

$$\begin{cases} C = Q_2 Q_0 A' \\ B = Q_2' Q_1' Q_0' A \end{cases}$$

代入初态 110, $A = 0$, 次态 111, $C = 0$, $B = 0$;

代入初态 110, $A = 1$, 次态 011, $C = 0$, $B = 0$;

代入初态 111, $A = 0$, 次态 100, $C = 1$, $B = 0$;


代入初态 111, $A = 1$, 次态 110, $C = 0$, $B = 0$;

无效状态能够回到有效循环中，因此可以自启动；

易错点：

此题如果是在笔试用一个颜色的笔解题时，很容易误认为 111 和 110 之间存在无效循环无法自启动！

注意，观察状态的转换过程是在输入 A 确定时即加法/减法工作模式确定时进行的！



时序逻辑电路的设计方法

注意：

从尽可能节省门电路器件个数的角度，
这里的驱动方程理论上应检查能否进一步化简，
一般解题时没有必要，只要设计正确即可！

同步时序逻辑电路的设计实例

变式 2（六进制加减计数器）：

- 根据状态方程，选择触发器类型，得到驱动方程；

$$\begin{cases} Q_2^* = Q_2 Q_0' A' + Q_2 Q_0 A + Q_1 Q_0 A' + Q_2' Q_1 Q_0' A \\ Q_1^* = Q_1 Q_0' A' + Q_2 Q_0' A + Q_1 Q_0 A + Q_2' Q_1 Q_0 A' \\ Q_0^* = Q_0' \end{cases}$$

$Q^* = JQ' + K'Q$
选择边沿触发的 JK 触发器

$$\begin{cases} J_2 = Q_1 Q_0 A' + Q_1' Q_0' A \\ J_1 = Q_2 Q_0' A + Q_2' Q_0 A' \\ J_0 = 1 \end{cases}$$

$$\begin{cases} K_2 = (Q_0' A' + Q_0 A + Q_1 Q_0 A')' \\ K_1 = (Q_0' A' + Q_2 Q_0' A + Q_0 A)' \\ K_0 = 1 \end{cases}$$

$Q^* = D$
选择边沿触发的 D 触发器

$$\begin{cases} D_2 = Q_2 Q_0' A' + Q_2 Q_0 A + Q_1 Q_0 A' + Q_2' Q_1 Q_0' A \\ D_1 = Q_1 Q_0' A' + Q_2 Q_0' A + Q_1 Q_0 A + Q_2' Q_1 Q_0 A' \\ D_0 = Q_0' \end{cases}$$

时序逻辑电路的设计方法

○ 同步时序逻辑电路的设计实例

变式 2（六进制加减计数器）：

- 根据驱动方程和输出方程接线，绘制逻辑电路图；
（此处略，自行完成）

拓展补充：

对于本题，如果想进一步优化设计，将进位信号和借位信号合并为一个输出端口，可以直接将 C 与 B 再接入一个或门输出即可，即对应“数据选择”的概念；


时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

例：试设计一个数字密码锁，当连续输入 3 个或 3 个以上的 1 时能够成功开锁；并规定，连续输入 3 个 1 后再输入 0 为关锁；

- 首先进行逻辑抽象：

设每次的输入变量为 X ， $X = 1$ 即输入 1， $X = 0$ 即输入 0；
设表示开锁成功与否的变量为 Y ， $Y = 1$ 锁打开， $Y = 0$ 锁关闭；
设没有 1 输入的初始状态为 S_0 ，输入了一个 1 后的状态为 S_1 ，
连续输入两个 1 后的状态为 S_2 ，连续输入三个或三个以上 1 以后的状态为 S_3 ；
初始的状态转换草图如右图所示；



时序逻辑电路的设计方法

思考：



事实上这道题目的状态化简不会对最终的结果有本质上的影响，
因为 3 个状态或者 4 个状态，
都至少需要 2 个触发器来实现！
区别只是在于化简后在状态编码后要考虑无效状态，
即考虑能否自启动！

同步时序逻辑电路的设计实例

(接上页数字密码锁例题)：

- 状态化简，分析是否存在等价状态

可以发现， S_2 和 S_3 在相同的输入下有着相同的输出并转换至相同的次态，所以 S_2 和 S_3 是等价状态，可以合并；




时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

(接上页数字密码锁例题)：

- 状态编码：3 个状态至少需要 2 个触发器即 2 位状态编码，用自然二进制数的 00、01、10 代表 3 个状态（11 为无效状态）；




时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

(接上页数字密码锁例题)：

- 将状态转换图列成卡诺图的形式；即把输入变量和初态归为组合逻辑输入侧变量，把输出变量和次态归为组合逻辑输出侧变量；注意无关状态对应的无关项；



Q_1Q_0		X			
		00	01	11	10
0		00/0	00/0	××/×	00/0
1		01/0	10/0	××/×	10/1

$$Q_1^*Q_0^*/Y$$

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

(接上页数字密码锁例题)：

- 分别化简 Q_1^* 、 Q_0^* 、 Y 与 Q_1 、 Q_0 、 X 的卡诺图，求解状态方程和输出方程；

Q_1Q_0 X					
		00	01	11	10
0	0	0	0	×	0
1	0	1	×	1	

$$Q_1^* = XQ_1 + XQ_0$$

Q_1Q_0 X					
		00	01	11	10
0	0	0	0	×	0
1	1	0	×	0	

$$Q_0^* = XQ_1'Q_0'$$

Q_1Q_0 X					
		00	01	11	10
0	0	0	0	×	0
1	0	0	×	1	

$$Y = XQ_1$$

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

(接上页数字密码锁例题)：

- 将无效状态代入目前的状态方程和输出方程，绘制完整的状态转换图，检查能否自启动；

$$Q_1^* = XQ_1 + XQ_0$$

$$Q_0^* = XQ_1'Q_0'$$


$$Y = XQ_1$$

初态 11，输入为 1，输出为 1，次态为 10；

初态 11，输入为 0，输出为 0，次态为 00；

无效态在不同输入时都可以回到主循环中；

因此该电路能够自启动；



时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

(接上页数字密码锁例题)：

- 根据状态方程，选择触发器类型，得到驱动方程；

$$\begin{cases} Q_1^* = XQ_1 + XQ_0 \\ Q_0^* = XQ_1'Q_0' \end{cases}$$

$Q^* = JQ' + K'Q$
选择边沿触发的 JK 触发器

$$\begin{cases} J_1 = XQ_0 \\ J_0 = XQ_1' \end{cases} \quad \begin{cases} K_1 = (X + XQ_0)' = X' \\ K_0 = 1 \end{cases}$$

$Q^* = D$
选择边沿触发的 D 触发器


$$\begin{cases} D_1 = XQ_1 + XQ_0 \\ D_0 = XQ_1'Q_0' \end{cases}$$

时序逻辑电路的设计方法


同步时序逻辑电路的设计实例

(接上页数字密码锁例题)：

- 根据驱动方程和输出方程接线，绘制逻辑电路图；



$$\begin{cases} J_1 = XQ_0 \\ J_0 = XQ_1' \end{cases} \quad \begin{cases} K_1 = (X + XQ_0)' = X' \\ K_0 = 1 \end{cases} \quad Y = XQ_1$$



$$\begin{cases} D_1 = XQ_1 + XQ_0 = X(Q_1'Q_0)' \\ D_0 = XQ_1'Q_0' \end{cases} \quad Y = XQ_1$$

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

变式：设计一个数字密码锁，当连续输入 4 个或 4 个以上的 1 时能够成功开锁；
并规定，连续输入 4 个 1 后再输入 0 为关锁；

思路：相较于原题目，现在的状态化简很关键；因为按照逻辑抽象得到的状态转换草图，有五个状态，而经过状态化简后可以简化为四个有效状态，从本质上减少了本题使用的个数以及触发器的个数；

时序逻辑电路的设计方法

对于本题，因为有效状态恰好是 2^n 个，
不存在无效状态，
因此此状态转换图就是最终完整的状态转换图，
一定能够自启动！

同步时序逻辑电路的设计实例


(接上页数字密码锁变式)：

- 逻辑抽象、状态化简、状态编码：

设每次的输入变量为 X ， $X = 1$ 即输入 1， $X = 0$ 即输入 0；
设表示开锁成功与否的变量为 Y ， $Y = 1$ 锁打开， $Y = 0$ 锁关闭；
设没有 1 输入的初始状态为 S_0 ，输入了一个 1 后的状态为 S_1 ，
连续输入两个 1 后的状态为 S_2 ，连续输入三个 1 后的状态为 S_3 ，
连续输入四个或四个以上 1 以后的状态为 S_4 ；

观察初始的状态转换草图， S_3 和 S_4 为等价状态可以合并；

有效循环共 4 个状态，选取自然二进制数编码 00 ~ 11；
状态转换图如右图所示；




时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

(接上页数字密码锁变式)：

- 将状态转换图列成卡诺图的形式；即把输入变量和初态归为组合逻辑输入侧变量，把输出变量和次态归为组合逻辑输出侧变量；注意无关状态对应的无关项；



Q_1Q_0		00	01	11	10
X	0	00/0	00/0	00/0	00/0
	1	01/0	10/0	11/1	11/0

$$Q_1^*Q_0^*/Y$$

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

(接上页数字密码锁变式)：

- 分别化简 Q_1^* 、 Q_0^* 、 Y 与 Q_1 、 Q_0 、 X 的卡诺图，求解状态方程和输出方程；

$Q_1 Q_0$		X			
		00	01	11	10
X	0	0	0	0	0
	1	0	1	1	1

$$Q_1^* = XQ_1 + XQ_0$$

$Q_1 Q_0$		X			
		00	01	11	10
X	0	0	0	0	0
	1	1	0	1	1

$$Q_0^* = XQ_1 + XQ_0'$$

$Q_1 Q_0$		X			
		00	01	11	10
X	0	0	0	0	0
	1	0	0	1	0

$$Y = XQ_1Q_0$$

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

(接上页数字密码锁变式)：

- 根据状态方程，选择触发器类型，得到驱动方程；
(本题无需再代入无效态检查自启动)

$$\begin{cases} Q_1^* = XQ_1 + XQ_0 \\ Q_0^* = XQ_1 + XQ_0' \end{cases}$$

$Q^* = JQ' + K'Q$
选择边沿触发的 JK 触发器

$$\begin{cases} J_1 = XQ_0 \\ J_0 = X + XQ_1 = X \end{cases}$$

$$\begin{cases} K_1 = (X + XQ_0)' = X' \\ K_0 = (XQ_1)' \end{cases}$$

$Q^* = D$
选择边沿触发的 D 触发器


$$\begin{cases} D_1 = XQ_1 + XQ_0 \\ D_0 = XQ_1 + XQ_0' \end{cases}$$

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

(接上页数字密码锁变式)：

- 根据驱动方程和输出方程接线，绘制逻辑电路图；



$$\begin{cases} D_1 = XQ_1 + XQ_0 \\ D_0 = XQ_1 + XQ_0' \end{cases}$$

$$Y = XQ_1Q_0$$

(用 JK 触发器设计的电路图自行完成，此处略)

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

变式：设计一个串行数据检测电路，当连续出现四个和四个以上的 1 时，检测输出信号为 1，其余情况下的输出信号为 0；

如果进行逻辑抽象，会发现事实上和前面的密码锁设计过程完全一致；因此，不同的实际应用背景可能对应着相同的逻辑关系；

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

例：用基本的触发器和门电路设计一个十六进制格雷码计数器；

思路：本题的关键在于状态编码时，十六个状态并不是按照 0 ~ 15 的自然二进制编码的，而是按照四位格雷码的编码方式顺序排列；因此，按照格雷码的编码方式画出状态转换图，或列出状态转换表；接下来的设计流程和一般题目无异；

$Q_3Q_2 \backslash Q_1Q_0$		$(Q_3^*Q_2^*Q_1^*Q_0^*)$			
		00	01	11	10
00	0001	0011	0010	0110	
01	1100	0100	0101	0111	
11	1101	1111	1110	1010	
10	0000	1000	1001	1011	

本题的状态转换图对应的卡诺图如左图所示，
设计过程自行完成，此处不再展开；

时序逻辑电路的设计方法

○ 同步时序逻辑电路的设计实例

例：设计一个自动售饮料机的逻辑电路；饮料机的投币口每次只能投入一枚五角或一元的硬币；投入 1.5 元后机器会自动给出一瓶饮料；投入 2 元后，机器会在给出饮料的同时找回一枚五角的硬币；

- 这又是一道实际应用类问题，首先进行逻辑抽象：

设投币信号为输入变量，投入一枚一元硬币用 $A = 1$ 表示，投入一枚五角硬币用 $B = 1$ 表示；（根据题意， $AB = 11$ 为约束项）；将是否给出饮料记为 Y ， $Y = 1$ 给出饮料， $Y = 0$ 不给饮料；将是否找回五角硬币记为 Z ， $Z = 1$ 找零， $Z = 0$ 不找零；设未投币前的初始状态为 S_0 ，投入五角变为 S_1 ，投入一元（包括投两次五角和投一次一元）变为 S_2 ，投入一块五给饮料，不找零，回到 S_0 ；投入两元给饮料，找零，回到 S_0 ；因此得到了状态转换图（见下页）

时序逻辑电路的设计方法

检查绘制的有效状态是否缺项：

三个状态，三个圆圈；

每个状态，输入有三种情况（ $AB = 11$ 为无关项）



每个圆圈应该各引出三个箭头，
共九个箭头；

同步时序逻辑电路的设计实例

(接上页自动售饮料机例题)

- 状态化简 & 状态编码：

如图所示，不存在等价状态，不能进一步化简；三个状态用两位编码，即对应两个触发器，选取自然二进制数 00、01、10 即可（11 为无效状态）




时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

(接上页自动售饮料机例题)

- 将状态转换图列成卡诺图的形式；即把输入变量和初态归为组合逻辑输入侧变量，把输出变量和次态归为组合逻辑输出侧变量；注意无关状态对应的无关项；



AB					
Q_1Q_0		00	01	11	10
	00	00/00	01/00	××/××	10/00
	01	01/00	10/00	××/××	00/10
	11	××/××	×××/××	××/××	××/××
	10	10/00	00/10	××/××	00/11

$Q_1^*Q_0^*/YZ$

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

(接上页自动售饮料机例题)

- 分别化简 Q_1^* 、 Q_0^* 、 Y 、 Z 与 Q_1 、 Q_0 、 A 、 B 的卡诺图，求解状态方程和输出方程
(卡诺图分解化简过程在草纸上进行)；

$Q_1Q_0 \backslash AB$		00	01	11	10
		00	01	11	10
00	0	0	0	×	1
01	0	0	1	×	0
11	×	×	×	×	×
10	1	0	×	×	0

$$Q_1^* = Q_1A'B' + Q_1'Q_0'A + Q_0B$$

$Q_1Q_0 \backslash AB$		00	01	11	10
		00	01	11	10
00	0	1	×	0	
01	1	0	×	0	
11	×	×	×	×	
10	0	0	×	0	

$$Q_0^* = Q_1'Q_0'B + Q_0A'B'$$

$Q_1Q_0 \backslash AB$		00	01	11	10
		00	01	11	10
00	0	0	×	0	
01	0	0	×	1	
11	×	×	×	×	
10	0	1	×	1	

$$Y = Q_1B + Q_1A + Q_0A$$

$Q_1Q_0 \backslash AB$		00	01	11	10
		00	01	11	10
00	0	0	×	0	
01	0	0	×	0	
11	×	×	×	×	
10	0	0	×	1	

$$Z = Q_1A$$

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

(接上页自动售饮料机例题)

- 将无效状态代入目前的状态方程和输出方程，绘制完整的状态转换图，检查能否自启动；

$$\begin{cases} Q_1^* = Q_1 A' B' + Q_1' Q_0' A + Q_0 B \\ Q_0^* = Q_1' Q_0' B + Q_0 A' B' \end{cases}$$

$$\begin{cases} Y = Q_1 B + Q_1 A + Q_0 A \\ Z = Q_1 A \end{cases}$$


初态 11，输入为 00，输出为 00，次态为 11，
不能进入主循环，无法自启动；

而且：

初态 11，输入为 01，输出为 10，次态为 10；

初态 11，输入为 10，输出为 11，次态为 00；

电路功能出现严重错误；



时序逻辑电路的设计方法

○ 同步时序逻辑电路的设计实例

(接上页自动售饮料机例题)

一个新的问题：现在我们的设计出现了错误，即此电路无法自启动；即电路如果上电后的初始状态为 11 的话，如果没有投币的话电路状态会无法进入主循环，即“卡”在无效态无法正常运转；如果投币的话，电路的输出信号也不符合我们的实际应用情况；

哪一步出现了问题？？？

电路无法自启动且输出异常，即将无效状态代入到我们设计的状态方程后的结果有问题，则说明状态方程需要修正；而状态方程是通过有效循环状态转换图对应的卡诺图化简而来，因此，如果想要修正状态方程，就要重新回到卡诺图化简这一步纠错；

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例 (接上页自动售饮料机例题)

		AB			
		00	01	11	10
Q_1^*	00	0	0	×	1
	01	0	1	×	0
	11	×	×	×	×
	10	1	0	×	0

		AB			
		00	01	11	10
Q_0^*	00	0	1	×	0
	01	1	0	×	0
	11	×	×	×	×
	10	0	0	×	0

		AB			
		00	01	11	10
Y	00	0	0	×	0
	01	0	0	×	1
	11	×	×	×	×
	10	0	1	×	1

		AB			
		00	01	11	10
Z	00	0	0	×	0
	01	0	0	×	0
	11	×	×	×	×
	10	0	0	×	1

思考：

为什么不考虑 $AB = 11$ ？而要考虑 $Q_1Q_0 = 11$ ？

输入信号是我们可控的， $A = B = 1$ 不可能出现；

而触发器的状态在没有预置数功能或者异步置零前提时，
上电后是不确定的；

这也是为什么我们一定要在时序逻辑电路中检查无效态，
而在组合逻辑电路中我们不需要把无关项代入到表达式中检验；

$Q_1Q_0 = 11$ 时的 $\times$ 被包括在圈内即参与了化简，说明
将其填入了 1；没有被包括在圈内，说明填入 0；

因此按照我们前面的化简过程，如果初态是无效状态，
即在 $Q_1Q_0 = 11$ 时：

$AB = 00$, $Q_1^*Q_0^* = 11$, $YZ = 00$;

$AB = 01$, $Q_1^*Q_0^* = 10$, $YZ = 10$;

$AB = 10$, $Q_1^*Q_0^* = 00$, $YZ = 11$;

与前面的分析结果完全一致；

时序逻辑电路的设计方法

○ 同步时序逻辑电路的设计

—— 自启动设计问题

根据前面的分析结果，虽然我们在利用有效循环的状态转换图求解状态方程时，一般的设计目标是要尽量简化我们的状态方程，但是当实际的应用背景抽象后的时序逻辑问题含有无效态的时候，在卡诺图化简时无效态 $\times$ 的处理就可能间接导致电路的无效态无法回到主循环当中，即电路无法自启动；


因此，对于此类含有自启动“隐患”即有效状态个数小于 2^n 时（ n 为状态编码位数，即触发器个数），在将状态转换图对应的卡诺图转化为状态方程时，此时应该考虑初态为无效状态时，填入的 $\times$ 对应的次态不能仍然是该无效态；通常来说最保险的做法是，让所有的无效状态都回到状态编码时的有效循环的初态（即如果是按照自然二进制编码方式的话就回到全 0）；当然，具体题目还是要具体分析；

时序逻辑电路的设计方法

注意：

可以看到，对于这样一个有实际应用背景的题目，
修正时并不是一定全都回到全零初始状态的！
具体题目要具体分析！

同步时序逻辑电路的设计实例 (接前面自动售饮料机例题)



因此，回到我们的售饮料机的题目；卡诺图中无效态中的 $\times$ 应该按照以下规则填入对应的 1 或 0：

在 $Q_1Q_0 = 11$ 时：

$AB = 00$ ，即无人投币，无输入，根据实际应用背景应该令 $Q_1^*Q_0^* = 00$ ， $YZ = 00$ ；

$AB = 01$ ，即投入五角，根据实际应用背景，应该令 $Q_1^*Q_0^* = 01$ ， $YZ = 00$ ；

$AB = 10$ ，即投入一元，根据实际应用背景，应该令 $Q_1^*Q_0^* = 10$ ， $YZ = 00$ ；

时序逻辑电路的设计方法

同步时序逻辑电路的设计实例

(接前面自动售饮料机例题)

		AB			
		00	01	11	10
Q_1^*	00	0	0	×	1
	01	0	1	×	0
	11	0	0	×	1
	10	1	0	×	0

		AB			
		00	01	11	10
Q_0^*	00	0	1	×	0
	01	1	0	×	0
	11	0	1	×	0
	10	0	0	×	0

		AB			
		00	01	11	10
Y	00	0	0	×	0
	01	0	0	×	1
	11	0	0	×	0
	10	0	1	×	1

		AB			
		00	01	11	10
Z	00	0	0	×	0
	01	0	0	×	0
	11	0	0	×	0
	10	0	0	×	1

修正后的状态方程和输出方程为：

$$\begin{cases} Q_1^* = Q_1'Q_0'A + Q_1'Q_0'B + Q_1Q_0'A + Q_1Q_0'A'B' \\ Q_0^* = Q_1'Q_0'B + Q_1'Q_0'A'B' + Q_1Q_0'B \end{cases}$$

$$\begin{cases} Y = Q_1'Q_0'A + Q_1Q_0'B + Q_1Q_0'A \\ Z = Q_1Q_0'A \end{cases}$$

时序逻辑电路的设计方法

检查此状态转换图是否完整：


2 位状态编码 4 个圆圈；

对于每个状态，输入有三种可能
($AB = 11$ 无关项不可能出现)，
所以一共有 12 个箭头；

同步时序逻辑电路的设计实例

(接前面自动售饮料机例题)

- 此时将无效状态代入修正后的状态方程和输出方程，一定是可以自启动而且状态转换一定是与我们在卡诺图中无效状态的 $\times$ 处填入的 0/1 对应的；完整的状态转换图如下：



能够自启动，符合实际应用需求

时序逻辑电路的设计方法

○ 同步时序逻辑电路的设计实例

(接前面自动售饮料机例题)

- 接下来，选择触发器，将状态方程对照触发器的特性方程求解驱动方程；
- 最后，按照驱动方程和输出方程，绘制逻辑电路图即可；


后面的设计内容请自行完成，此处略；

给出这道例题的目的是引出“自启动设计”的内容，即如何将一个无法自启动的设计修正为能够自启动的设计结果；我们得到的结论是，设计结果无法自启动的本质是在将有效状态循环对应的卡诺图转化为状态方程时，处理卡诺图无效态的 $\times$ 时导致次态仍然为初态；因此，在解决一些含有无效态的设计问题、进行到卡诺图化简这一步时，要首先考虑无效态的次态以及输出情况，尽量避免后面设计错误做的无用功；

时序逻辑电路的设计方法

同步时序逻辑电路的自启动设计实例

在前面学习移位寄存型计数器的内容时，我们留下了一个问题，那就是，最基本的环形计数器和扭环形计数器都存在着无法自启动的问题，而设计移位寄存型计数器的关键，就是在于其反馈网络的设计，即对反馈至第一个触发器的输入信号逻辑函数式的修正；



注意：


这里移位寄存器型计数器的状态编码是“倒过来的”，
即从左至右分别为
 $Q_0Q_1Q_2Q_3!!!$

时序逻辑电路的设计方法

同步时序逻辑电路的自启动设计实例

例：设计一个能够自启动的 4 位环形计数器；要求其有效状态循环为 0111-1011-1101-1110-0111；

思路：现在的 4 位环形计数器是循环右移，因此最初的设计就是将移位寄存器的 Q_3 直接反馈至 D_0 ；而根据我们之前的分析，这样设计的电路有效循环只含有 4 个状态，其余的 12 个状态均为无效状态；




时序逻辑电路的设计方法

注意：

修正改变的是次态的第一位！
这里只是给出一种结果，
只要能保证自启动即可；

同步时序逻辑电路的自启动设计实例

(接上页 4 位自启动环形计数器例题)




因此现在的设计就是修改 D_0 ，即修改第一个触发器 FF_0 的输入信号逻辑函数式（保证移位寄存器内部结构不能变化），而修改 D_0 实质上就是修改 Q_0^* ，让无效循环中的无效态回到有效循环状态；即破坏每个无效循环中的某一个转换方向，通过改变其次态的第一位让其直接或间接回到主循环；

时序逻辑电路的设计方法

同步时序逻辑电路的自启动设计实例

(接上页 4 位自启动环形计数器例题)



因此，根据前面的分析：

0010 原本的次态为 0001, 现在的次态应为 1001;

0000 原本的次态为 0000, 现在的次态应为 1000;

1111 原本的次态为 1111, 现在的次态应为 0111;

1010 原本的次态为 0101, 现在的次态应为 1101;

1100 原本的次态为 0110, 现在的次态应为 1110;

时序逻辑电路的设计方法

同步时序逻辑电路的自启动设计实例

(接上页 4 位自启动环形计数器例题)

接下来，对原本的状态转换图对应的卡诺图中的 Q_1^* 按照我们前面的分析进行修正；

$Q_2Q_3 \backslash Q_0Q_1$					
		00	01	11	10
Q_0Q_1	00	0000	1000	1001	0001
	01	0010	1010	1011	0011
	11	0110	1110	1111	0111
	10	0100	1100	1101	0101

$Q_0^*Q_1^*Q_2^*Q_3^*$



$Q_2Q_3 \backslash Q_0Q_1$					
		00	01	11	10
Q_0Q_1	00	1000	1000	1001	1001
	01	0010	1010	1011	0011
	11	1110	1110	0111	0111
	10	0100	1100	1101	1101

$Q_0^*Q_1^*Q_2^*Q_3^*$

时序逻辑电路的设计方法

同步时序逻辑电路的自启动设计实例

(接上页 4 位自启动环形计数器例题)

因为只修正了第一位 Q_0^* ，所以只需要重新化简求解 D_0 的表达式即可，其他触发器的驱动方程仍然是 $D_1 = Q_0$, $D_2 = Q_1$, $D_3 = Q_2$;

$Q_2Q_3 \backslash Q_0Q_1$		Q_2Q_3			
		00	01	11	10
Q_0Q_1	00	1	1	1	1
	01	0	1	1	0
	11	1	1	0	0
	10	0	1	1	1

Q_0^*



$$D_0 = Q_0^* = Q_0'Q_1' + Q_2'Q_3 + Q_0Q_1Q_2' + Q_1'Q_2$$

时序逻辑电路的设计方法

注意：


结果不唯一，只要能够保证自启动即可；

同步时序逻辑电路的自启动设计实例

(接上页 4 位自启动环形计数器例题)

因此修正后的移位寄存器型计数器的状态方程和驱动方程如下：
验证其对应的状态转换图，和前面修正思路中的结果是对应的；

$$\begin{cases} Q_0^* = D_0 = Q_0'Q_1' + Q_2'Q_3 + Q_0Q_1Q_2' + Q_1'Q_2 \\ Q_1^* = D_1 = Q_0 \\ Q_2^* = D_2 = Q_1 \\ Q_3^* = D_3 = Q_2 \end{cases}$$



时序逻辑电路的设计方法

我们前面在修正次态卡诺图实现自启动时，
修正是任意的，即可以对每个触发器的次态都进行修正，
而对于移位寄存器型计数器，不破坏其内部结构，
只能修改首位！

同步时序逻辑电路的自启动设计实例

(接上页 4 位自启动环形计数器例题)

接下来，根据驱动方程设计反馈网络绘制出逻辑电路图即可；如果要求有进位信号输出端，那么可以在四个有效循环当中任取一个状态，用其状态编码译码产生一个进位输出信号即可；

如果令电路状态 $Q_3Q_2Q_1Q_0$ 为二进制编码方式，那么这就是我们前面在移位寄存器一小节中给出的用移位寄存器设计实现 7-14-13-11-7 计数的设计结果；

因此，可以看到，移位寄存器型计数器的设计关键就在于修正状态转换图，即修改无效态的次态，让其能够直接或间接回到有效循环中去；和我们前面的修正的区别只在于，修正不是任意的，此时只能修改第一个触发器的次态；

注意：


这里移位寄存器型计数器的状态编码是“倒过来的”，
即从左至右分别为
 $Q_0Q_1Q_2Q_3!!!$

时序逻辑电路的设计方法

同步时序逻辑电路的自启动设计实例

变式：设计一个能够自启动的 4 位环形计数器；要求其有效状态循环为 1000-0100-0001-0010；

思路：事实上这就是教材在环形计数器一节给出的能够自启动的 4 位环形计数器；和我们前面的例题的区别只在于有效循环的选择不同；原理和过程都是相同的；





时序逻辑电路的设计方法

注意：

这里的修正方式是经过前人验证可以使逻辑函数式最简，
事实上每个无效循环各自只破坏一个也可以实现自启动，
结果不唯一，没有必要记住教材上的方法和结论！
这里只是示例！

同步时序逻辑电路的自启动设计实例

(接上页 4 位自启动环形计数器变式)



时序逻辑电路的设计方法


注意：

这里的修正方式是经过前人验证可以使逻辑函数式最简，
结果不唯一，没有必要记住教材上的方法和结论！

这里只是示例！

同步时序逻辑电路的自启动设计实例

(接上页 4 位自启动环形计数器变式)



$$\begin{cases} Q_0^* = D_0 = (Q_0 + Q_1 + Q_2)' \\ Q_1^* = D_1 = Q_0 \\ Q_2^* = D_2 = Q_1 \\ Q_3^* = D_3 = Q_2 \end{cases}$$


注意：
这里移位寄存器型计数器的状态编码是“倒过来的”，
即从左至右分别为
 $Q_0Q_1Q_2Q_3!!!$

时序逻辑电路的设计方法

同步时序逻辑电路的自启动设计实例

变式：设计一个能够自启动的 4 位八进制扭环形计数器；要求其有效状态循环为 0000-1000-1100-1110-1111-0111-0011-0001-0000；


思路：事实上这就是教材在扭环形计数器一节给出的能够自启动的 4 位扭环形计数器；首先按照 $D_0 = Q_3'$ 设计绘制出不能自启动的扭环形计数器的状态转换图，再按照同样的方法修正即可；




时序逻辑电路的设计方法

同步时序逻辑电路的自启动设计实例

(接上页自启动扭环形计数器)



注意：
这里的修正方式是经过前人验证可以使逻辑函数式最简，
事实上无效循环只破坏一个也可以实现自启动，
结果不唯一，没有必要记住教材上的方法和结论！
这里只是示例！



时序逻辑电路的设计方法


注意：

这里的修正方式是经过前人验证可以使逻辑函数式最简，
结果不唯一，没有必要记住教材上的方法和结论！

这里只是示例！

同步时序逻辑电路的自启动设计实例

(接上页自启动扭环形计数器)



$$\begin{cases} Q_0^* = D_0 = Q_1 Q_2' + Q_3' \\ Q_1^* = D_1 = Q_0 \\ Q_2^* = D_2 = Q_1 \\ Q_3^* = D_3 = Q_2 \end{cases}$$

时序逻辑电路的设计方法

○ 同步时序逻辑电路的自启动设计小结

- 在同步时序逻辑电路设计的过程中，如果有效状态的个数小于完整的状态转换图应有的状态个数（ n 个触发器、 n 位状态编码即 2^n 个），即存在无效状态时，在将有效循环的状态转换图通过卡诺图化简转换为状态方程时就会存在着使电路无法自启动的“隐患”；而保证其能够自启动的原理就是主动地去将一些无效态的不正确的次态修正为我们期望的次态，保证每个无效态都能够直接或间接回到主循环中，特别地，对于具有实际应用背景的设计题目，同时要满足电路实际的功能需求；
- 自启动设计的一个典型应用实例就是移位寄存器型计数器的反馈网络设计，即对原始的环形计数器和扭环形计数器的修正设计；与一般的修正不同之处在于此时只允许修改第一个触发器的次态；

时序逻辑电路的设计方法

在回顾复习每一道题目时，
重要的是梳理过程和思路！
每一道例题一定要自己去模拟考试认真做一遍，
不要只是单纯地去看！

○ 同步时序逻辑电路的设计小结

- 在这里对我们前面的例题进行一个梳理：

用基本的触发器和门电路去设计任意进制计数器 —— 一个最基本的 Moore 型电路



可逆计数器（加减计数器） —— 在普通的计数器基础上引入输入变量



数字密码锁（串行数据检测器） —— 状态化简的必要性



格雷码计数器 —— 对状态编码的理解，不一定所有题目都按照自然二进制编码



自动售饮料机 —— 实际应用问题因无效态导致的自启动设计的问题，如何修正




移位寄存器型计数器的设计 —— 一个典型的自启动设计问题

时序逻辑电路——小结

- 时序逻辑电路的结构功能特点和相关概念；
- 时序逻辑电路的分析方法；
- 寄存器和移位寄存器的工作特点；
- 计数器的工作特点、不同类型的计数器、计数器的应用；
- 用中规模集成芯片构成任意进制计数器；
- 同步时序逻辑电路的设计方法；

请尊重个人版权，请勿上传至其他公共平台，谢谢理解！
内容问题可联系 bow33@163.com



谢谢！