











若有一按钮被按下，
比如第一个钮。

此时其它按钮再
按下，由于没有
CP 不起作用。


触发器的应用举例


例2 画出图中 Q_1 、 Q_2 的波形，两个触发器的初始状态均为0。



$$\downarrow Q_1^{n+1} = J\overline{Q_1} + \overline{K}Q_1 = \overline{Q_1} \cdot \overline{Q_2}$$


$$\uparrow Q_2^{n+1} = D = Q_1$$





第三章 时序逻辑


- 时序逻辑电路概述
- 锁存器和触发器
- 寄存器和移位寄存器
- 同步时序逻辑分析
- 计数器
- 同步时序逻辑设计



寄存器定义

- 由若干个锁存器或触发器构成的一次能并行存储多位二进制代码的时序逻辑电路。

74LS373 8D寄存器



功能表

输出控制	G	D	输出
0	1	1	1
0	1	0	0
0	0	$\times$	Q^n
1	$\times$	$\times$	高阻


8个门控D锁存器构成

电位端**G**: **CLK**信号(高电平有效)

数据端**D**: 数据信号

输出控制端(三态门使能端): 低电平有效

74LS374 8D寄存器




功能表

输出控制	CP	D	输出
0	↑	1	1
0	↑	0	0
0	0	x	Q^n
1	x	x	高阻


移位寄存器定义

- 定义：在时钟信号控制下，将所存储的数据能够向左或向右进行移动的寄存器—数据移动




初始状态	0	0	0	0
$X=A$	A	0	0	0
$X=B$	B	A	0	0
$X=C$	C	B	A	0
$X=D$	D	C	B	A


移位寄存器的基本数据运动




串行输入/向右移位/串行输出



串行输入/向左移位/串行输出




并行输入/串行输出




串行输入/并行输出


移位寄存器的基本数据运动



并行输入/并行输出




循环右移



循环左移

移位寄存器的基本数据运动




移位寄存器分类

- 右移寄存器：寄存的数据向右进行移位。
- 左移寄存器：寄存的数据向左进行移位。
- 通用寄存器：具有右移、左移、并行置数和保持功能的寄存器。

移位寄存器


■ 移位寄存器




右移寄存器 $Q_i^{n+1} = D_i = Q_{i-1}^n$

左移寄存器 $Q_i^{n+1} = D_i = Q_{i+1}^n$

通用移位寄存器(74LS299)






清除



保持




$$S_1 S_0 = 01$$

右移


$$D_A = S_R$$

$$D_i = Q_{i-1}^n$$

$$[R] = [R]/2 + S_R$$



$$S_1 S_0 = 10 \quad \text{左移} \quad D_H = S_L \quad D_L = Q_{i+1}^n \quad [R] = 2[R] + S_R$$



$S_1S_0=11$ 置数 $a \sim h \Rightarrow Q_A \sim Q_H$


通用移位寄存器功能表


表 3.1 74LS299 逻辑功能表

模式	输 入								输入/输出								输 出	
	清除	功能选择		输出控制		时钟	串入		A/Q_A	B/Q_B	C/Q_C	D/Q_D	E/Q_E	F/Q_F	G/Q_G	H/Q_H	Q_A	Q_H
		S_1	S_0	$\bar{G}_1$	$\bar{G}_2$		S_L	S_R										
清除	0	×	0	0	0	×	×	×	0	0	0	0	0	0	0	0	0	0
	0	0	×	0	0	×	×	×	0	0	0	0	0	0	0	0	0	0
保持	1	0	0	0	0	×	×	×	Q_{A0}	Q_{B0}	Q_{C0}	Q_{D0}	Q_{E0}	Q_{F0}	Q_{G0}	Q_{H0}	Q_{A0}	Q_{H0}
	1	×	×	0	0	0	×	×	Q_{A0}	Q_{B0}	Q_{C0}	Q_{D0}	Q_{E0}	Q_{F0}	Q_{G0}	Q_{H0}	Q_{A0}	Q_{H0}
右移	1	0	1	0	0	↑	×	1	1	Q_{An}	Q_{Bn}	Q_{Cn}	Q_{Dn}	Q_{En}	Q_{Fn}	Q_{Gn}	1	Q_{Gn}
	1	0	1	0	0	↑	×	0	0	Q_{An}	Q_{Bn}	Q_{Cn}	Q_{Dn}	Q_{En}	Q_{Fn}	Q_{Gn}	0	Q_{Gn}
左移	1	1	0	0	0	↑	1	×	Q_{Bn}	Q_{Cn}	Q_{Dn}	Q_{En}	Q_{Fn}	Q_{Gn}	Q_{Hn}	1	Q_{Bn}	1
	1	1	0	0	0	↑	0	×	Q_{Bn}	Q_{Cn}	Q_{Dn}	Q_{En}	Q_{Fn}	Q_{Gn}	Q_{Hn}	0	Q_{Bn}	0
置数	1	1	1	×	×	↑	×	×	a	b	c	d	e	f	g	h	a	h

移位寄存器应用：时间延迟

串—串移位寄存器可提供从输入到输出的时间延迟，该时间延迟是寄存器中级数和时钟频率的函数。






第三章 时序逻辑

- 时序逻辑电路概述
- 锁存器和触发器
- 寄存器和移位寄存器
- 同步时序逻辑分析
- 计数器
- 同步时序逻辑设计

时序逻辑:逻辑方程




$X_1, X_2 \dots X_n$ ——外部输入信号

$Q_1, Q_2 \dots Q_k$ ——触发器的输出(状态变量), 内部输入

$Z_1, Z_2 \dots Z_m$ ——对外输出信号

$Y_1, Y_2 \dots Y_k$ ——触发器的激励信号, 内部输出

时序逻辑分析:逻辑方程




(1)输出方程 $Z_i = f_i(x_1, x_2 \dots x_n; Q_1^n, Q_2^n \dots Q_k^n) \quad i=1, 2, \dots, m$

(2)激励方程 $Y_i = g_i(x_1, x_2 \dots x_n; Q_1^n, Q_2^n \dots Q_k^n) \quad i=1, 2, \dots, k$

(3)状态方程 $Q_i^{n+1} = h_i(x_1, x_2 \dots x_n; Q_1^n, Q_2^n \dots Q_k^n) \quad i=1, \dots, k$


时序电路分类

同步时序电路: 所有存储电路中存储单元状态的变化都是在同一时钟信号操作下同时发生的。



时序电路分类

- **异步时序电路:** 存储单元状态的变化不是同时发生的。可能有公共的时钟信号，也可能没有公共的时钟信号。



同步时序电路分类

- **米里(Mealy) 型电路:** 某时刻的输出是该时刻的输入和电路状态的函数

$$Z^n = F_1(X^n, Q^n)$$

- **摩尔(Moore) 型电路:** 某时刻的输出仅是该时刻电路状态的函数，与该时刻的输入无关。 (*CP不是输入)

$$Z^n = F_1(Q^n)$$

3.6.2 同步时序逻辑电路的分析方法

根据给定的逻辑图，写出：

(1)输出方程(Z)

(2)激励方程(Y_i)



(1)建立状态方程(Q_i^{n+1})


(2)由状态方程列出状态转移表(二进制代码)



根据状态转移表，建立
状态表和状态图



分析输出与输入的关系，
说明时序逻辑电路的功能



[解]

可用如下步骤:

第1步: 分析电路组成

由与非门和异或门组成组合逻辑电路, 两个JK触发器组成记忆电路。

电路的输入有:

内部输入: $y_2, \bar{y}_2, y_1, \bar{y}_1$

外部输入: x

时钟输入: CP

电路的输出有:

内部输出 (激励函数): J_2, K_2

外部输出 (输出函数): Z

第2步: 写出输出函数及激励函数的表达式

$$\begin{aligned} Z &= \overline{x y_2 y_1} \cdot \overline{x y_2 y_1} \\ &= \overline{x y_2 y_1} + \overline{x y_2 y_1} \end{aligned}$$

$$J_1 = K_1 = 1$$

$$J_2 = K_2 = x \oplus y_1$$

第3步：建立触发器次态表达式

$$y_2^{n+1} = J_2 \overline{y_2} + \overline{k_2} y_2 = (x \oplus y_1) \overline{y_2} + \overline{(x \oplus y_1)} y_2$$

$$y_1^{n+1} = J_1 \overline{y_1} + \overline{k_1} y_1 = 1 \cdot \overline{y_1} + \overline{1} \cdot y_1 = \overline{y_1}$$

第4步：根据次态表达式及输出表达式，建立状态转移表。

状态转移表又称次态真值表，它用二进制代码反映了时序电路的次态、输出与现态、输入之间的关系。

状态转移表

输入 x	现态PS		次态NS		输出 Z
	y_2^n	y_1^n	y_2^{n+1}	y_1^{n+1}	
0	0	0	0	1	0
0	0	1	1	0	0
0	1	0	1	1	0
0	1	1	0	0	1
1	0	0	1	1	1
1	0	1	0	0	0
1	1	0	0	1	0
1	1	1	1	0	0


第5步：根据状态转移表建立状态表和状态图

状态转移真值表					
输入 x	PS (现态)		NS (次态)		输出 Z
	y_2	y_1	y_2^{n+1}	y_1^{n+1}	
0	0	0	0	1	0
0	0	1	1	0	0
0	1	0	1	1	0
0	1	1	0	0	1
1	0	0	1	1	1
1	0	1	0	0	0
1	1	0	0	1	0
1	1	1	1	0	0



PS	NS	
	$x=0$	$x=1$
$a = \bar{y}_2 \bar{y}_1 = 00$	$b, 0$	$d, 1$
$b = \bar{y}_2 y_1 = 01$	$c, 0$	$a, 0$
$c = y_2 \bar{y}_1 = 10$	$d, 0$	$b, 0$
$d = y_2 y_1 = 11$	$a, 1$	$c, 0$

建立状态图


PS	NS	
	$x=0$	$x=1$
$a = \bar{y}_2 \bar{y}_1 = 00$	b, 0	d, 1
$b = \bar{y}_2 y_1 = 01$	c, 0	a, 0
$c = y_2 \bar{y}_1 = 10$	d, 0	b, 0
$d = y_2 y_1 = 11$	a, 1	c, 0



建立状态图




波形图



累减计数器工作波形图

同步时序逻辑分析

例：分析下图所示的时序逻辑电路功能



1. 写出输出函数和激励函数：

$$D_4 = y_3 \quad D_3 = y_2 \quad D_2 = y_1 \quad D_1 = D_{11} \cdot D_{12} = \bar{y}_4 \bar{y}_3 + \bar{y}_4 y_1$$

2. 求得时序逻辑电路的状态方程

$$\begin{aligned} y_4^{n+1} &= D_4 = y_3 & y_3^{n+1} &= D_3 = y_2 \\ y_2^{n+1} &= D_2 = y_1 & y_1^{n+1} &= D_1 = D_{11} \cdot D_{12} = \bar{y}_4 \bar{y}_3 + \bar{y}_4 y_1 \end{aligned}$$

同步时序逻辑分析

3. 作出状态表及状态图

表 3.12 例 6 的状态转移表


y_4	y_3	y_2	y_1	y_4^{n+1}	y_3^{n+1}	y_2^{n+1}	y_1^{n+1}
0	0	0	0	0	0	0	1
0	0	0	1	0	0	1	1
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	1
0	1	0	0	1	0	0	0
0	1	0	1	1	0	1	1
0	1	1	0	1	1	0	0
0	1	1	1	1	1	1	1
1	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0
1	0	1	0	0	1	0	0
1	0	1	1	0	1	1	0
1	1	0	0	1	0	0	0
1	1	0	1	1	0	1	0
1	1	1	0	1	1	0	0
1	1	1	1	1	1	1	0

同步时序逻辑分析

4. 逻辑功能分析:



此电路是一个具有自启动能力的循环码(Gray码、步进码)计数器, 或者称为自恢复扭环移位寄存器、Johnson计数器。

自启动能力



同步时序逻辑分析


5. 进一步讨论



有效序列


无效序列

挂起，无自启动能力




第三章 时序逻辑

- 时序逻辑电路概述
- 锁存器和触发器
- 寄存器和移位寄存器
- 同步时序逻辑分析
- 计数器
- 同步时序逻辑设计



计数器

- 计数器的功能：
是记忆脉冲的个数。用于定时、分频、产生节拍脉冲及进行数字运算等等。其记忆脉冲的最大数目称为计数器的模(M)。



计数器

- 计数器的分类：

按计数器脉冲信号是否来自同一CLK：同步计数器和异步计数器


按计数的功能：加法计数器、减法计数器和可逆计数器

按计数器的进位基数：二进制计数器 ($M=2^r$)、十进制计数器和任意进制计数器

计数器

■ 同步计数器

例如：分析下图所示的同步计数器



(1) 写出输出方程和激励方程：

输出方程：
$$Z = Q_1^n Q_2^n Q_3^n$$

激励方程：
$$J_3 = Q_1^n Q_2^n \quad K_3 = Q_1^n Q_2^n$$

$$J_2 = Q_1^n \quad K_2 = Q_1^n$$

$$J_1 = 1 \quad K_1 = 1$$

同步计数器

(2) 写出电路的状态方程:

$$Q_3^{n+1} = Q_1^n Q_2^n \overline{Q_3^n} + \overline{Q_1^n} Q_2^n Q_3^n = Q_1^n Q_2^n \overline{Q_3^n} + \overline{Q_1^n} Q_3^n + \overline{Q_2^n} Q_3^n$$

$$Q_2^{n+1} = Q_1^n \overline{Q_2^n} + \overline{Q_1^n} Q_2^n$$


$$Q_1^{n+1} = 1 \cdot \overline{Q_1^n} + \overline{1} \cdot Q_1^n = \overline{Q_1^n}$$

(3) 作状态转移表和状态图

表 3.2 三位同步计数器状态转移表

PS(现态)			NS(次态)			输 出
Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	1	1	1	0
1	1	1	0	0	0	1

同步计数器




(4) 分析说明


这个计数器是模 $M=8$ 的二进制加法计数器，当计满8个数，输出为1。

表 3.2 三位同步计数器状态转移表

PS(现态)			NS(次态)			输 出
Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Z
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	1	0	1	0
1	0	1	1	1	0	0
1	1	0	1	1	1	0
1	1	1	0	0	0	1

M8的同步计数器的时序图(波形图)





用移位寄存器构成同步计数器


(1)环形计数器;

(2)扭环计数器

环形计数器

1、 $K=3$ ， $M=K$


2、连接方式： $D_i=Q_{i-1}$ ， $D_0=Q_2$



扭环计数器


1、 $K=3$, $M=2K$

2、连接方式: $D_i=Q_{i-1}$, $D_0=\overline{Q_2}$




3、状态转移关系


CLK (Mi)	Q_2^n	Q_1^n	Q_0^n		D_0
0	0	0	0	0	1
1	0	0	1	1	1
2	0	1	1	3	1
3	1	1	1	7	0
4	1	1	0	6	0
5	1	0	0	4	0
6	0	0	0	0	1



4、状态图




有效状态



无效状态

M6计数器，不能自启动

5、状态Mi的译码函数





Clk (Mi)	Q ₂ ⁿ	Q ₁ ⁿ	Q ₀ ⁿ
0	0	0	0 0
1	0	0	1 1
2	0	1	1 3
3	1	1	1 7
4	1	1	0 6
5	1	0	0 4
6	0	0	0 0

$$M_0 = \overline{Q_2} \overline{Q_0} \quad M_3 = Q_2 Q_0$$

$$M_1 = \overline{Q_1} Q_0 \quad M_4 = Q_1 \overline{Q_0}$$

$$M_2 = \overline{Q_2} Q_1 \quad M_5 = Q_2 \overline{Q_1}$$






74LS163同步二进制计数器

清除：0

触发器清0




清除: 1

P T : 0 0

$\overline{LD}$: 1

保持原状态




清除: 1

P T: 0 0

$\overline{LD}$: 0

置数




清除: 1

P T: 1 1

$\overline{LD}$: 1

计数



功能表

清除	PT	$\overline{\text{LD}}$	CP	D	C	B	A	Q_D	Q_C	Q_B	Q_A
0	X	X	↑	X	X	X	X	0	0	0	0
1	0	1	X	X	X	X	X	保持原状态			
1	0	0	↑	d	c	b	a	d	c	b	a
1	1	1	↑	X	X	X	X	计数			