


第三章 时序逻辑



- 时序逻辑电路概述
- 集成双稳触发器
- 同步时序逻辑分析
- 锁存器、寄存器和移位寄存器
- 计数器
- 同步时序逻辑设计



同步时序逻辑设计

- 同步时序逻辑电路的设计步骤：


- (1) 根据设计要求，得到对应原始的状态图或状态表。
- (2) 状态化简。消去多余的状态，求得最小化状态表。
- (3) 状态分配，又称状态编码。即把一组适当的二进制代码分配给简化状态表中各个状态。
- (4) 选择触发器的类型及其激励表。
- (5) 根据编码状态表以及所采用的触发器激励表，导出待设计电路的输出函数和激励函数。
- (6) 根据输出函数和激励函数画出逻辑图。
- (7) 检查电路能否自启动。



同步计数器的设计举例

例：设计一个同步5进制加法计数器

(1) 根据设计要求，设定状态，求得状态转换图和状态表。



现态	次态	进位输出
S_0	S_1	0
S_1	S_2	0
S_2	S_3	0
S_3	S_4	0
S_4	S_0	1

(2) 该状态图不须化简。

同步计数器的设计举例

现态	次态	进位输出
S_0	S_1	0
S_1	S_2	0
S_2	S_3	0
S_3	S_4	0
S_4	S_0	1

(3) 状态分配，列状态转换编码表。

现态			次态			进位输出
y_2^n	y_1^n	y_0^n	y_2^{n+1}	y_1^{n+1}	y_0^{n+1}	Z
0	0	0	0	0	1	0
0	0	1	0	1	0	0
0	1	0	0	1	1	0
0	1	1	1	0	0	0
1	0	0	0	0	0	1

(4) 选择触发器。选用JK触发器及其激励表。

Q^n	Q^{n+1}	J	K
0	0	0	$\emptyset$
0	1	1	$\emptyset$
1	0	$\emptyset$	1
1	1	$\emptyset$	0

同步计数器的设计举例

(5) 求各触发器的激励函数和进位输出函数。

现态			次态			激励		激励		激励		进位输出
y_2^n	y_1^n	y_0^n	y_2^{n+1}	y_1^{n+1}	y_0^{n+1}	J_2	k_2	J_1	k_1	J_0	k_0	z
0	0	0	0	0	1	0	∅	0	∅	1	∅	0
0	0	1	0	1	0	0	∅	1	∅	∅	1	0
0	1	0	0	1	1	0	∅	∅	0	1	∅	0
0	1	1	1	0	0	1	∅	∅	1	∅	1	0
1	0	0	0	0	0	∅	1	0	∅	0	∅	1
1	0	1	∅	∅	∅	∅	∅	∅	∅	∅	∅	∅
1	1	0	∅	∅	∅	∅	∅	∅	∅	∅	∅	∅
1	1	1	∅	∅	∅	∅	∅	∅	∅	∅	∅	∅

Q^n	Q^{n+1}	J	K
0	0	0	∅
0	1	1	∅
1	0	∅	1
1	1	∅	0

激励表

同步计数器的设计举例

(5) 求各触发器的驱动方程和进位输出方程。

J_2

$y_2^n \backslash y_1^n$	0	2	6	4
y_0^n	0	ϕ	ϕ	ϕ
	1	3	7	5
	1	ϕ	ϕ	ϕ

 K_2

0	2	6	4
ϕ	ϕ	ϕ	1
1	ϕ	ϕ	ϕ
ϕ	ϕ	ϕ	ϕ

 $J_2 = y_1^n y_0^n$
 $K_2 = 1$

J_1

0	2	6	4
ϕ	ϕ	ϕ	ϕ
1	ϕ	ϕ	ϕ
ϕ	ϕ	ϕ	ϕ

 K_1

0	2	6	4
ϕ	ϕ	ϕ	ϕ
ϕ	1	ϕ	ϕ
ϕ	ϕ	ϕ	ϕ

 $J_1 = K_1 = y_0^n$

J_0

0	2	6	4
1	ϕ	ϕ	ϕ
ϕ	ϕ	ϕ	ϕ
ϕ	ϕ	ϕ	ϕ

 K_0

0	2	6	4
ϕ	ϕ	ϕ	ϕ
1	1	ϕ	ϕ
ϕ	ϕ	ϕ	ϕ

 $J_0 = \bar{y}_2^n$
 $K_0 = 1$


Z

0	2	6	4
ϕ	ϕ	ϕ	1
1	ϕ	ϕ	ϕ
ϕ	ϕ	ϕ	ϕ


 $Z = y_2^n$

同步计数器的设计举例

(6) 画逻辑图。



(7) 检查能否自启动



如果电路进入无效状态101、110、111时，在CP脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。



例：用与非门和D触发器设计一个同步时序逻辑电路，以检测输入的信号序列是否为连续的“110”。

设输入的信号序列为：011100

1、建立原始状态图、状态表

序号	1	2	3	4	5	6
输入X	0	1	1	1	0	0
输出Z	0	0	0	0	1	0

例：用与非门和D触发器设计一个同步时序逻辑电路，以检测输入的信号序列是否为连续的“110”。




例：用与非门和D触发器设计一个同步时序逻辑电路，以检测输入的信号序列是否为连续的“110”。

设输入的信号序列为：011100

1、建立原始状态图、状态表

序号	1	2	3	4	5	6
输入X	0	1	1	1	0	0
输出Z	0	0	0	0	1	0
状态S	S ₀	S ₁	S ₂	S ₂	S ₃	S ₀



★注：S₀——接收的是“0”

S₁——接收到1个“1”

S₂——接收到2(3)个“1”

S₃——接收到“110”

$S^{n+1}/Z \backslash X$	0	1
S^n		
S_0	$S_0/0$	$S_1/0$
S_1	$S_0/0$	$S_2/0$
S_2	$S_3/1$	$S_2/0$
S_3	$S_0/0$	$S_1/0$





表1 原始状态表

2、状态化简

$S^{n+1}/Z \backslash X$	0	1
S^n		
S_0	$S_0/0$	$S_1/0$
S_1	$S_0/0$	$S_2/0$
S_2	$S_0/1$	$S_2/0$

表2 简化状态表



3、对S₀、S₁、S₂进行状态编码(两个触发器)

S	Q ₁	Q ₀
S ₀	0	0
S ₁	1	0
S ₂	1	1

表3 状态编码

S \ X		0	1
$Q_1^n \quad Q_0^n$		$Q_1^{n+1} Q_0^{n+1} / Z$	$Q_1^{n+1} Q_0^{n+1} / Z$
0	0	0 0 /0	1 0 /0
1	0	0 0 /0	1 1 /0
1	1	0 0 /1	1 1 /0

表4 状态转移表

$S^{n+1} / Z \quad X$		0	1
S^n			
S ₀		S ₀ /0	S ₁ /0
S ₁		S ₀ /0	S ₂ /0
S ₂		S ₀ /1	S ₂ /0

简化状态表

3、对S₀、S₁、S₂进行状态编码(两个触发器)

S	Q ₁	Q ₀
S ₀	0	0
S ₁	1	0
S ₂	1	1

表3 状态编码

S \ X	0			1		
	Q ₁ ⁿ	Q ₀ ⁿ	Q ₁ ⁿ⁺¹ Q ₀ ⁿ⁺¹ /Z			Q ₁ ⁿ⁺¹ Q ₀ ⁿ⁺¹ /Z
0	0	0	0	0	/0	1 0 /0
1	0	0	0	0	/0	1 1 /0
1	1	1	0	0	/1	1 1 /0

表4 状态转移表

4、选用DFF，由表4和DFF特征方程得激励/输出表

C (条件)	PS (现态)	NS (次态)	激励	输出
X	$y_2^n \ y_1^n$	$y_2^{n+1} \ y_1^{n+1}$	D ₂ D ₁	Z
0	0 0	0 0	0 0	0
0	1 0	0 0	0 0	0
0	1 1	0 0	0 0	1
1	0 0	1 0	1 0	0
1	1 0	1 1	1 1	0
1	1 1	1 1	1 1	0


5、列写逻辑表达式

$$Q_1^{n+1} = D_1 = X \cdot \overline{Q_1^n} \cdot \overline{Q_0^n} + X \cdot Q_1^n \cdot \overline{Q_0^n} + X \cdot Q_1^n \cdot Q_0^n = X \cdot \overline{\overline{Q_1^n} \cdot Q_0^n}$$


$$Q_0^{n+1} = D_0 = X \cdot Q_1^n \cdot \overline{Q_0^n} + X \cdot Q_1^n \cdot Q_0^n = X \cdot Q_1^n$$

$$Z = Q_1 Q_0 \overline{X}$$

6、逻辑图



(a) 组成框图



(b) 逻辑图



状态图设计

- **(1)**输入序列已知(检测序列的某种性质)，对输入序列进行记忆；
- **(2)**输入序列未知，对输入序列产生的结果进行记忆。

同步时序逻辑设计

■ 建立原始状态表的方法

根据问题的文字描述形成状态表，
需要确定以下三个问题：


- 所描述的电路应该包括哪几个状态
- 状态之间的转换关系
- 输出情况

例：“1111”序列检测器

设：输入为x，输出为z

x出现下列序列时：1 1 0 1 1 1 1 1 1 0 0 1 0

z将形成相应序列：0 0 0 0 0 0 1 1 1 0 0 0 0




现态 \ x	0	1
A	A/0	B/0
B	A/0	C/0
C	A/0	D/0
D	A/0	E/1
E	A/0	E/1

次态/输出(z)

原始状态表


例：同步时序电路有一个输入端和一个输出端，输入为二进制序列 $X_0, X_1, X_2 \cdots$ 当输入序列中1的数目为奇数时，输出为1。作出这个时序奇偶校验的状态表和状态图。

根据接收到的数据是1还是0，A/B两个状态相互转换。由此作出状态图和状态表如下：



PS	NS		Z
	X=0	X=1	
A	A	B	1
B	B	A	0

例：列出同步二进制串行一位加法器的控制电路状态表。




输入端：被加数(X_1)和加数(X_2)


输出端：两数之和 Z

在 CP 脉冲作用下， X_1 、 X_2 由低位到高位逐位相加，其和由低位到高位逐位输出。每一位产生的进位信号 C 暂存在加法器中，以便在下一个脉冲 CP 到达时，与高一位的 X_1 、 X_2 相加。

对输入序列产生的结果进行记忆。

两个状态： a 表示无进位， b 表示有进位。





原始状态表的简化

等价状态：

如果以时序电路的状态 s_i 和 s_j 作为初始状态，把各种可能的输入序列加到该时序电路上，所得到的状态和输出序列都完全相同，那么状态 s_i 和 s_j 就是等价的。

原始状态表的简化

两状态等价的判断标准：

在相同的输入和输出的前提下，

判断状态等价的三种情况：

1. 次态相同
2. 次态交错
3. 次态循环

现态 \ x	0	1
A	A/0	B/0
B	A/0	C/0
C	A/0	D/0
D	A/0	E/1
E	A/0	E/1

D, E 次态相同

	0	1
A	C/1	B/0
B	C/1	E/0
C	B/1	E/0
D	D/0	B/1
E	E/0	A/1

B, C 次态交错

原始状态表的简化

等价状态的几个重要概念：

- 等价关系当且仅当它是自反的、对称的、可传递的。
- 根据等价状态的传递性，构造状态的等价类。

例如： $(s_i, s_j) (s_j, s_k) \rightarrow (s_i, s_k) \Rightarrow$ 等价类： (s_i, s_j, s_k)

- 等价类是指一类状态中所有状态之间都是等价的。最大等价类是指在一个原始状态表中所有相互等价的状态都包含在内的等价类。

现态 \ x	0	1
A	A/0	B/0
B	A/0	C/0
C	A/0	D/0
D	A/0	E/1
E	A/0	E/1

$\Rightarrow$

现态 \ x	0	1
A	A/0	B/0
B	A/0	C/0
C	A/0	D/0
D	A/0	D/1

$\Rightarrow$

	0	1
A	C/1	B/0
B	C/1	E/0
C	B/1	E/0
D	D/0	B/1
E	E/0	A/1

$\Rightarrow$

	0	1
A	B/1	B/0
B	B/1	E/0
D	D/0	B/1
E	E/0	A/1

原始状态表的简化

利用隐含表进行状态化简

■ 画隐含表格

由原始状态表“缺头”、“少尾”构造出的直角三角形表格。

■ 顺序比较

状态比较和标注的三种情况：

1. 输出不相同，在相应的方格上打×，以示不等价。
2. 输出完全相同，次态相同或交错为原状态对的，在相应方格上打上√，以示等价。
3. 输出完全相同，将既不相同又不交错为原状态对的次态列入相应方格中，以待进一步比较。

现态 \ x	0	1
A	C/0	B/1
B	F/0	A/1
C	D/0	G/0
D	D/1	E/0
E	C/0	E/1
F	D/0	G/0
G	C/1	D/0

原始状态表

B	CF					
C	×	×				
D	×	×	×			
E	BE	CF AE	×	×		
F	×	×	√	×	×	
G	×	×	×	DE CD	×	×
	A	B	C	D	E	F

隐含表

原始状态表的简化

利用隐含表进行状态化简

■ 关连比较

对隐含表中所填状态对进行检查，有时要进行多次追寻，直到有明确的状态等价或不等价为止。

■ 列出最大等价类

根据隐含表的结果，列出所有的等价对：

(C, F), (B, E), (A, B), (A, E) $\Rightarrow$

最大等价类：(C, F), (A, B, E), (D), (G)

(不与其它任何状态等价的单个状态也算是一个最大等价类)

现态 \ x	0	1
A	C/0	B/1
B	F/0	A/1
C	D/0	G/0
D	D/1	E/0
E	C/0	E/1
F	D/0	G/0
G	C/1	D/0

原始状态表

B	CF $\checkmark$					
C	X	X				
D	X	X	X			
E	BE $\checkmark$	CF $\checkmark$ AE $\checkmark$	X	X		
F	X	X	$\checkmark$	X	X	
G	X	X	X	DE CD	X	X
	A	B	C	D	E	F

隐含表

原始状态表的简化

■ 建立最简状态表


(A, B, E), (C, F), (D), (G)
↓ ↓ ↓ ↓
a b c d

现态 \ x	0	1
A	C/0	B/1
B	F/0	A/1
C	D/0	G/0
D	D/1	E/0
E	C/0	E/1
F	D/0	G/0
G	C/1	D/0



最简状态表

现态 \ x	0	1
a	b/0	a/1
b	c/0	d/0
c	c/1	a/0
d	b/1	c/0



状态编码

- 常用两种状态编码(状态分配):

- 二进制编码

- “一对一法” 编码

- 二进制编码

状态个数与二进制代码位数的关系

$$2^{F-1} < S \leq 2^F \quad S - \text{为状态数} \quad F - \text{二进制位数}$$

可能出现的状态分配数目 N_A

$$N_A = \frac{2^F!}{(2^F - S)!}$$

状态编码 (二进制编码)

例如:

现态	x	
	0	1
A	B/0	E/0
B	C/0	G/0
C	D/0	F/0
D	A/1	A/0
E	G/0	C/0
F	A/0	A/1
G	F/0	D/0

次态/输出

	y_1	y_2	y_3
A:	0	0	0
B:	0	0	1
C:	0	1	1
D:	0	1	0
E:	1	0	1
F:	1	1	0
G:	1	1	1

状态分配 1

	y_1	y_2	y_3
A:	0	0	0
B:	0	0	1
C:	0	1	0
D:	0	1	1
E:	1	0	0
F:	1	0	1
G:	1	1	0

状态分配 2

$$J_1 = \bar{y}_2 x + y_3 x, K_1 = \bar{y}_3 + x$$

$$J_2 = y_3, K_2 = \bar{y}_3$$

$$J_3 = \bar{y}_2, K_3 = y_2$$

$$z = \bar{y}_3 y_2 \bar{y}_1 x + \bar{y}_3 y_1 x$$

方案1: 3个或门, 4个与门

$$J_1 = x \bar{y}_3 + x \bar{y}_2, K_1 = x + y_3$$

$$J_2 = y_1 \bar{y}_3 + \bar{y}_1 y_3, K_2 = y_3 + \bar{x} y_1 + x \bar{y}_1$$

$$J_3 = y_2 + \bar{x} \bar{y}, K_3 = 1$$


$$z = x y_3 + x y_2 y_3$$

方案2: 6个或门, 9个与门

状态编码

- “一对一法” 编码
- 减少设计时间
- 实现状态的触发器数目多

例如：已知某个时序机的状态图和状态表




状态表

PS (现态)	NS(次态)			
	X ₁		X ₂	
	00	01	10	11
S ₀	S ₀	S ₁	S ₃	S ₀
S ₁	S ₁	S ₂	S ₀	S ₁
S ₂	S ₂	S ₃	S ₁	S ₀
S ₃	S ₃	S ₀	S ₂	S ₀

状态编码(一对一法)

将原状态图和状态表改造成文字表示的状态图和状态表：



MDS 状态表

PS(现态)	NS(次态)	转换条件
S_0	S_0	$X_1 \odot X_2$
	S_1	$\bar{X}_1 X_2$
	S_3	$X_1 \bar{X}_2$
S_1	S_0	X_1
	S_1	$\bar{X}_1 \bar{X}_2$
	S_2	$\bar{X}_1 X_2$
S_2	S_0	$X_1 X_2$
	S_1	$X_1 \bar{X}_2$
	S_2	$\bar{X}_1 \bar{X}_2$
	S_3	$\bar{X}_1 X_2$
S_3	S_0	X_2
	S_2	$X_1 \bar{X}_2$
	S_3	$\bar{X}_1 \bar{X}_2$


表 3.23 一对一法状态编码表

触发器 状态	Q_A	Q_B	Q_C	Q_D
S_0	1	0	0	0
S_1	0	1	0	0
S_2	0	0	1	0
S_3	0	0	0	1

Mnemonic Documented State Diagrams

状态编码(一对一法)

根据“一对一法”状态编码分配得到状态图和状态表：



$$Q_A = Q_A (X_1 \odot X_2) + Q_B X_1 + Q_C X_1 X_2 + Q_D X_2$$

$$Q_B = Q_A \bar{X}_1 X_2 + Q_B \bar{X}_1 \bar{X}_2 + Q_C X_1 \bar{X}_2$$

$$Q_C = Q_B \bar{X}_1 X_2 + Q_C \bar{X}_1 \bar{X}_2 + Q_D X_1 \bar{X}_2$$

$$Q_D = Q_C \bar{X}_1 X_2 + Q_D \bar{X}_1 \bar{X}_2 + Q_A X_1 \bar{X}_2$$

状态转移表

PS(现态)				NS(次态)				转换 条件
Q_A	Q_B	Q_C	Q_D	Q_A	Q_B	Q_C	Q_D	
1	0	0	0	1	0	0	0	$X_1 \odot X_2$
				0	1	0	0	$\bar{X}_1 X_2$
				0	0	0	1	$X_1 \bar{X}_2$
0	1	0	0	1	0	0	0	X_1
				0	1	0	0	$\bar{X}_1 \bar{X}_2$
				0	0	1	0	$\bar{X}_1 X_2$
0	0	1	0	1	0	0	0	$X_1 X_2$
				0	1	0	0	$X_1 \bar{X}_2$
				0	0	1	0	$\bar{X}_1 \bar{X}_2$
				0	0	0	1	$\bar{X}_1 X_2$
0	0	0	1	1	0	0	0	X_2
				0	0	1	0	$X_1 \bar{X}_2$
				0	0	0	1	$\bar{X}_1 \bar{X}_2$

状态编码(一对一法)

“一对一法”实现的四状态时序机逻辑图






表 3.24 计数器法状态编码表


状 态	触发器	
	Q_2	Q_1
S_0	0	0
S_1	0	1
S_2	1	0
S_3	1	1






同步时序逻辑设计练习

画出 “101”和 “010”双序列检测器的最简状态图。



(a)

X^n/Z^n




(b)

原始状态图

状态	X=0	X=1
A	E, 0	B,0
B	C,0	B,0
C	E,0	D,1
D	G, 1	B,0
E	E,0	F,0
F	G,1	B,0
G	E,0	D,1


B	CE					
C	X	X				
D	X	X	X			
E	BF	CE BF	X	X		
F	X	X	X	等价	X	
G	X	X	等价	X	X	X
	A	B	C	D	E	F

B	X					
C	X	X				
D	X	X	X			
E	X	X	X	X		
F	X	X	X	等价	X	
G	X	X	等价	X	X	X
	A	B	C	D	E	F



求自动售货机状态图。

要求：货物单价1.5元，有1元和0.5元两种硬币，每次投入一枚硬币，机器能找零。



解：

用A表示1元硬币，A=1 表示投入；

用B表示0.5元硬币，B=1 表示投入；

用Y=1表示给出货物；


用Z=1表示找给0.5元硬币；

用 S_0 状态表示没有收到钱；

用 S_1 状态表示收到0.5元钱；

用 S_2 状态表示收到1元钱；


依题意可得如下状态图：



AB/YZ

分析如图所示时序电路的逻辑功能。


- (1) 要求列出时序电路的激励方程、状态方程、状态转移表和状态图；
- (2) 说明该时序电路的类型和功能，判断该电路是否具有自启动能力。




状态方程为：

$$Q_1^{n+1} = Q_1^n \oplus Q_3^n \quad Q_2^{n+1} = Q_1^n \quad Q_3^{n+1} = Q_2^n$$

现态			次态		
Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	0	0
1	0	0	0	0	1
0	1	0	1	0	0
1	1	0	1	0	1
0	0	1	0	1	1
1	0	1	0	1	0
0	1	1	1	1	1
1	1	1	1	1	0



该电路为摩尔型电路，功能是模7计数器，不能自启动。



P_{98} 习题 1, 3, 5, 7, 9, 13,
15, 17, 19

模**16**的计数器构建模**12**的计数器，预置值是？

