


第二章 组合逻辑




刘 军

计算机与信息学院



第二章 组合逻辑


- 组合逻辑分析
- 组合逻辑设计
- 考虑特殊问题的逻辑设计
- 组合逻辑中竞争冒险
- 常用的中规模组合逻辑标准构件




组合逻辑分析

- 组合逻辑电路的定义：

是指电路在任何时刻产生的稳定输出信号，仅取决于该时刻电路的输入信号。






组合逻辑分析

- 一般分析步骤：

- 阅读组合逻辑电路图
- 列写逻辑表达式
- 列出真值表
- 指出电路的逻辑功能
- 做出对逻辑电路图的评价和改进

组合逻辑分析


分析下图逻辑功能



$$S = \overline{P_1 \cdot P_2} = \overline{P_1} + \overline{P_2} = \bar{A}B + A\bar{B}$$


$$C = \overline{P_3} = AB$$

A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1



$$S = A \oplus B$$


组合逻辑分析



$$\begin{aligned}
 S_i &= A_i \oplus B_i \oplus C_{i-1} = \bar{s}_i C_{i-1} + s_i \bar{C}_{i-1} \\
 &= (\bar{A}_i \bar{B}_i + A_i B_i) C_{i-1} + (\bar{A}_i B_i + A_i \bar{B}_i) \bar{C}_{i-1} \\
 &= \bar{A}_i \bar{B}_i C_{i-1} + A_i B_i C_{i-1} + \bar{A}_i B_i \bar{C}_{i-1} + A_i \bar{B}_i \bar{C}_{i-1}
 \end{aligned}$$


$$\begin{aligned}
 C_i &= s_i C_{i-1} + c_i = (\bar{A}_i B_i + A_i \bar{B}_i) C_{i-1} + A_i B_i \\
 &= \bar{A}_i B_i C_{i-1} + A_i \bar{B}_i C_{i-1} + A_i B_i \bar{C}_{i-1} + A_i B_i C_{i-1}
 \end{aligned}$$

A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



组合逻辑分析

- 列写逻辑表达式分析下图逻辑功能



$$P_1 = \overline{ab}, P_2 = \overline{\bar{a}c},$$

$$P_3 = b \oplus \bar{c}, P_4 = \overline{P_1 P_2}$$

$$f(a, b, c) = \overline{P_3 + P_4} = \overline{(b \oplus \bar{c}) + \overline{ab(\bar{a} + c)}}$$


$$= \overline{bc + \bar{b}\bar{c} + (\bar{a} + \bar{b})a\bar{c}} = \overline{bc + \bar{b}\bar{c} + a\bar{b}\bar{c}}$$

$$= \overline{bc + \bar{b}\bar{c}} = \overline{b \odot c} = b \oplus c$$




组合逻辑分析


译码器的分析



译中为“1”输出



译中为“0”输出




2-4译码器

n -to- 2^n 的译码器，对于每一种输入可能，只有一个输出信号被译中


n 个输入， 2^n 个输出,功能相当于最小项产生器

组合逻辑分析

■ 数据选择器的分析 (MUX)




A	B	Y
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3




$$Y = \bar{A}\bar{B} \cdot D_0 + \bar{A}B \cdot D_1 + A\bar{B} \cdot D_2 + AB \cdot D_3$$

二选一：






四选一：



组合逻辑分析


■ 多路分配器的分析 (DMUX)





第二章 组合逻辑

- 组合逻辑分析
- 组合逻辑设计
- 考虑特殊问题的逻辑设计
- 组合逻辑中竞争冒险
- 常用的中规模组合逻辑标准构件




组合逻辑设计

- 一般设计步骤：
 - 根据功能描述列出真值表
 - 根据真值表化简逻辑函数为最简的“与-或”表达式
 - 根据选用的门电路的类型及其实际问题的要求，将函数转化成所需要的表达式
 - 画出逻辑图

组合逻辑设计

例：设计一位全减器，它有三个输入端：被减数A，减数B，低位借位C；输出：差F，向高位的借位C'。



	A	B	C	F	C'
0	0	0	0	0	0
1	0	0	1	1	1
2	0	1	0	1	1
3	0	1	1	0	1
4	1	0	0	1	0
5	1	0	1	0	0
6	1	1	0	0	0
7	1	1	1	1	1



$$F = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$$

$$C' = \bar{A}B + \bar{A}C + BC$$

组合逻辑设计



组合逻辑设计


例：已知 $X=x_1x_2$ 和 $Y=y_1y_2$ 是两个正整数，写出判断 $X>Y$ 的逻辑表达式。

$X>Y$ 的简化真值表

x_1	x_2	y_1	y_2	F
1	x	0	x	1
0	1	0	0	1
1	1	1	0	1

$$\bar{x}_1\bar{y}_1 \quad \bar{x}_1x_2\bar{y}_1\bar{y}_2 \quad x_1x_2y_1\bar{y}_2$$

$$F = x_1\bar{y}_1 + \bar{x}_1x_2\bar{y}_1\bar{y}_2 + x_1x_2y_1\bar{y}_2$$



$$F = x_1\bar{y}_1 + x_2\bar{y}_1\bar{y}_2 + x_1x_2\bar{y}_2$$

组合逻辑设计

例：某学期考试四门课程：


数学：7 学分；
英语：5 学分；
政治：4 学分；
体育：2 学分

A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	1

每个学生总计要获得10个以上学分才能通过本学期考试。要求写出反映学生是否通过本学期考试的逻辑函数。

设 A、B、C、D 分别为四门课，“1”表示通过此门课通过，“0”表示不通过；F 为“1”时表示本学期考试通过，“0”为没通过。

$$F=AB+AC+BCD$$




例：民航客机安全起飞装置在同时满足下列条件时，允许发出滑跑信号：①发动机开关接通 ②飞行员入座，且座位保险带已扣上 ③乘客入座，且座位保险带已扣或座位无人

试写出允许发出滑跑信号的逻辑表达式。

$$F = f(S, A, B, M_i, N_i)$$

$$= S \cdot A \cdot B(M_1 N_1 + \overline{M_1}) \cdot (M_2 N_2 + \overline{M_2}) \cdots (M_n N_n + \overline{M_n})$$

$$= SAB(N_1 + \overline{M_1})(N_2 + \overline{M_2}) \cdots (N_n + \overline{M_n})$$




组合逻辑电路的等价变化

- 逻辑函数的“与非”门实现
现 原函数二次反演，一次展开：

例如： $F = A\bar{B} + B\bar{C} + C\bar{D} + D\bar{A}$

$$\begin{aligned} F &= \overline{\overline{A\bar{B} + B\bar{C} + C\bar{D} + D\bar{A}}} \\ &= \overline{\overline{A\bar{B}} \cdot \overline{B\bar{C}} \cdot \overline{C\bar{D}} \cdot \overline{D\bar{A}}} \end{aligned}$$



组合逻辑电路的等价变化

- 逻辑函数的“与非”门实现


		A			
			1	1	1
	1	1	1	1	1
	1	1		1	1
C	1	1	1	1	1
	B				

D

$$\bar{F} = \bar{A}\bar{B}\bar{C}\bar{D} + ABCD$$

$$F = \bar{A}\bar{B}\bar{C}\bar{D} + ABCD$$

$$= \bar{A}\bar{B}\bar{C}\bar{D} \cdot ABCD$$




例：采用或非门实现 $F = A\bar{B} + B\bar{C} + C\bar{A}$

方法一：对F两次求对偶

$$F' = (A + \bar{B})(B + \bar{C})(C + \bar{A}) = ABC + \bar{A}\bar{B}\bar{C}$$

$$\overline{\overline{F'}} = \overline{\overline{ABC} \cdot \overline{\overline{\bar{A}\bar{B}\bar{C}}}}$$

$$F = (F')' = \overline{A + B + C + \bar{A} + \bar{B} + \bar{C}}$$



$$F = A\overline{B} + B\overline{C} + C\overline{A}$$

方法二：对F两次求反

$$F = A\overline{B} + B\overline{C} + C\overline{A}$$


$$= \overline{\overline{A\overline{B} + B\overline{C} + C\overline{A}}}$$

$$= \overline{\overline{A\overline{B}} \cdot \overline{B\overline{C}} \cdot \overline{C\overline{A}}}$$

$$= (\overline{A} + \overline{B} + \overline{C})(A + B + C) \text{——F的“或-与”表达式}$$


$$\overline{\overline{F}} = \overline{\overline{(\overline{A} + \overline{B} + \overline{C})(A + B + C)}} \text{式}$$

$$= \overline{A + B + C} + \overline{\overline{A} + \overline{B} + \overline{C}}$$



第二章 组合逻辑

- 组合逻辑分析
- 组合逻辑设计
- 考虑特殊问题的逻辑设计
- 组合逻辑中竞争冒险
- 常用的中规模组合逻辑标准构件



考虑特殊问题的逻辑设计

■ 包含无关最小项的逻辑设计

在 2^n 个最小项中，一部分最小项并不能决定函数的值，我们把这些最小项称为无关最小项

无关最小项发生在两种情况：

- 输入某些组合不可能出现
- 所有输入都可能出现，但其中部分输入对其

输出是0是1都可以，不影响电路的功能

化简的依据是：逻辑函数加上或者去掉无关最小项，对原函数逻辑功能无影响

考虑特殊问题的逻辑设计

例如：用与非门设计一个判别电路，以判别8421码所表示的十进制数之值是否大于等于5


A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	φ
1	0	1	1	φ
1	1	0	0	φ
1	1	0	1	φ
1	1	1	0	φ
1	1	1	1	φ

设：8421码对应输入变量：A,B,C,D, 输出函数为F,


$ABCD \geq 0101$ 时, $F=1$; 当 $ABCD < 0101$ 时, $F=0$


$$F = \sum m(5,6,7,8,9) + \sum \phi(10,11,12,13,14,15)$$

$$\sum \phi(10,11,12,13,14,15) = 0$$



$$F = BD + BC + A = \overline{\overline{BD} \cdot \overline{BC} \cdot \overline{A}}$$








第二章 组合逻辑

- 组合逻辑分析
- 组合逻辑设计
- 考虑特殊问题的逻辑设计
- 组合逻辑中竞争冒险
- 常用的中规模组合逻辑标准构件

组合逻辑中的竞争冒险



(a) 组合逻辑电路





组合逻辑中的竞争冒险

■ 竞争冒险的概念及原因

当一个门的输入有两个或两个以上变量发生改变时，由于这些变量（信号）是经过不同路径产生的，使得它们状态改变的時刻有先有后，这种时差引起的现象称为**竞争**。


竞争的结果若导致**冒险（险象）**发生（如上例中的毛刺），并造成错误的后果，则称这种竞争为**临界竞争**；竞争的结果不导致冒险发生，或虽有冒险发生，但不影响系统的工作，则称这种竞争为**非临界竞争**。

冒险的类型


从冒险的波形上，可分为静态和动态冒险。

输入信号变化前后，输出的稳态值是一样的，但在输入信号变化时，输出产生了毛刺，这种冒险称为静态冒险。若输出的稳态值为0，出现了正的尖脉冲毛刺，则称为静态0冒险；若输出稳态值为1，出现了负的尖脉冲毛刺，则称为静态1冒险。


输入信号变化前后，输出的稳态值不同，并在边沿处出现了毛刺，称为动态冒险。



静态0冒险




静态1冒险




动态冒险

动态冒险



(a) Circuit




(b) Timing diagram

检查竞争—冒险的方法：

1、输入可以转换成 $Y = A + \bar{A}$ 或 $Y = A \cdot \bar{A}$ 的形式


$$F = \bar{A}\bar{C} + \bar{A}B + AC$$

2、在卡诺图上可以观察到相切的卡诺圈。即两个卡诺圈之间存在不被同一卡诺圈包含的相邻最小项。



组合逻辑中的竞争冒险


- 消除竞争冒险的方法



组合逻辑中的竞争冒险

- 消除竞争冒险的方法

加选通脉冲：





组合逻辑中的竞争冒险

修改逻辑设计:

$$F = A\bar{B} + BC = A\bar{B} + BC + AC$$


			A
			1
C	1	1	1
	B		





第二章 组合逻辑

- 组合逻辑分析
- 组合逻辑设计
- 考虑特殊问题的逻辑设计
- 组合逻辑中竞争冒险
- 常用的中规模组合逻辑标准构件



常用的中规模组合逻辑标准构件


■ 集成电路规模的划分

- 小规模集成电路SSI
74系列, 1-12门
- 中规模集成电路MSI
12-99门, 预先封装
- 大规模集成电路LSI
大约100-9999门, 存储器
- 超大规模集成电路VLSI
大于9999门, 处理器


一、数据选择器(MUX)

(一)定义

数据选择器是多路输入、单路输出的组合逻辑构件，通常称为多路转换器或 多路开关。



逻辑原理图



(二) 逻辑电路 (74LS153)


1、逻辑结构

数据输入端: D_0, D_1, D_2, D_3

数据输出端: Y


通道选择端: A_0, A_1

使能输入端: $\overline{ST}$ (使能控制端, 低电平有效)



(二) 逻辑电路 (74LS153)

2、逻辑符号






(二) 逻辑电路 (74LS153)

3、逻辑功能表

通道选择		数据输入				使能输入	输出
A_1	A_0	D_0	D_1	D_2	D_3	$\overline{ST}$	Y
×	×	×	×	×	×	1	0
0	0	D_0	×	×	×	0	D_0
0	1	×	D_1	×	×	0	D_1
1	0	×	×	D_2	×	0	D_2
1	1	×	×	×	D_3	0	D_3




(二) 逻辑电路 (74LS153)


4、逻辑表达式

$$\begin{aligned} Y &= D_0 \overline{A_1} \overline{A_0} + D_1 \overline{A_1} A_0 + D_2 A_1 \overline{A_0} + D_3 A_1 A_0 \\ &= \sum_{i=0}^3 D_i m_i \end{aligned}$$


m_i ($i=0,1,2,3$) 是两个通道选择(A_1, A_0)的4个最小项





5、功能扩展(八选一)




5、功能扩展(八选一)



功能扩展(十六选一)



功能扩展(十六选一)



由数据选择器构成组合逻辑电路

- 由数据选择器构成组合逻辑电路

- 代数法

例：用四选一数据选择器实现以下逻辑函数：


$$F(X, Y, Z) = \sum m(1, 2, 3, 4, 5, 6)$$

四选一数据选择器：

$$Y = \bar{A}_1 \bar{A}_0 \cdot D_0 + \bar{A}_1 A_0 \cdot D_1 + A_1 \bar{A}_0 \cdot D_2 + A_1 A_0 \cdot D_3 = \sum_{i=0}^3 m_i D_i$$

提取函数中两个变量作为地址变量

$$F(X, Y, Z) = \bar{X}\bar{Y}Z + \bar{X}Y(\bar{Z} + Z) + X\bar{Y}(\bar{Z} + Z) + XY\bar{Z}$$




由数据选择器构成组合逻辑电路

■ 卡诺图法

用具有 m 个地址端的数据选择器实现 n 变量的函数

当 $m = n$ 时：例如：八选一的数据选择器对应的卡诺图

$A_2 A_1$	A_0			
	D_0	D_2	D_6	D_4
	D_1	D_3	D_7	D_5



例如：用八选一的数据选择器实现函数：

$$F = A\bar{B} + \bar{A}C + B\bar{C}$$

C	A			
		1	1	1
C	1	1		1
	B			


由数据选择器构成组合逻辑电路

用具有 m 个地址端的数据选择器实现 n 变量的函数

当 $m > n$ 时:



例如: 用八选一的数据选择器实现函数:

$$F = \bar{A}B + A\bar{B} + AB$$






练习:


$$F = \overline{A}B + A\overline{B}$$




练习:

$$F = \overline{A}B + A\overline{B}$$




习题

3. 分析由双四选一数据选择器构成的组合电路所实现的逻辑功能



答案




答案: $S = \overline{A} \overline{B} C_0 + \overline{A} B \overline{C_0} + A \overline{B} \overline{C_0} + A B C_0$

$$C = \overline{A} B C_0 + A \overline{B} C_0 + A B$$

A B C	S	C
000	0	0
001	1	0
010	1	0
011	0	1
100	1	0
101	0	1
110	0	1
111	1	1

二、数据分配器(DMUX)


DMUX的功能与MUX相反，它是单路输入、多路输出的组合逻辑构件。



公共数据线上的数据按要求(由选择控制端决定)送到不同单元输出。

(二) DMUX逻辑电路

1、逻辑示意图




2、逻辑功能表

输入			输出			
$\overline{ST}$	A_1	A_0	f_0	f_1	f_2	f_3
1	×	×	1	1	1	1
0	0	0	D	1	1	1
0	0	1	1	D	1	1
0	1	0	1	1	D	1
0	1	1	1	1	1	D

3、MUX和DMUX的应用

例如：利用数据选择器和数据分配器设计实现8路数据传输的逻辑电路



三、译码器

(一)定义

将具有特定含义的一组(n位)二进制码辨认出来,并转换为一组(m位)高低电平信号。主要有**二进制译码器**、**显示译码器**。

(二)二进制译码器

$m = 2^n$ (全译码器), 输入n位不同的代码, 在m位输出中只有**一个**输出端呈现有效信号。

1、分类


双2: 4 线译码器;	3: 8 线译码器;	4: 16 线译码器
(74LS139)	(74LS138)	(74LS154)

(1)逻辑结构3:8译码器(74LS138)


数据输入：C、B、A 需要进行译码的输入信号

译码输出： $Y_0—Y_7$ 低电平有效

使能输入端： $\overline{G_1}, \overline{G_{2A}}, G_{2B}$



(2)逻辑符号



(3)逻辑表达式


$$\overline{Y_i} = \overline{m_i}$$

(4) 74LS138逻辑功能表

[illegible]

(5) 74LS138的扩展(3/8扩展成4/16)

★除了C,B,A三个数据输入端以外，利用一个使能端作为第四个数据输入端(数据最高位)。



3、译码器的应用


(1) 实现逻辑函数(利用 $\overline{Y_i} = \overline{m_i}$)


- 使能端加有效电平
- C,B,A作为三个输入逻辑变量
- 八个输出端得到这三个输入变量的全部最小项译码输出
- 利用附加门电路组合最小项，产生三变量逻辑函数

$$\text{例: } F_1 = \overline{\overline{A}} \overline{\overline{B}} \overline{\overline{C}} + \overline{\overline{A}} \overline{\overline{B}} \overline{\overline{C}} + \overline{\overline{A}} \overline{\overline{B}} \overline{\overline{C}} + \overline{\overline{A}} \overline{\overline{B}} \overline{\overline{C}}$$

$$= m_1 + m_2 + m_4 + m_7 = \overline{\overline{m_1 \cdot m_2 \cdot m_4 \cdot m_7}}$$


$$F_2 = m_3 + m_5 + m_6 + m_7 = \overline{\overline{m_3 \cdot m_5 \cdot m_6 \cdot m_7}}$$







数字显示电路：显示器、译码器和驱动器

(三)显示译码器




1、数字显示器——七段字符显示器(分段式)




半导体发光二极管(LED数码管)

共阴极——高电平驱动



配合74LS48

2、七段显示译码器



(4: 7线译码器, 部分译码器)

四位
8421BCD码 $\xrightarrow{\text{译成}}$ 七位二进制代码 (显示器所需的驱动信号)

功能： 提供给七段字符显示器以十进制数字形式表示BCD码所需的驱动信号。

特点： 对应某一组n位数码输入，在m位输出中应有几个确定的输出端呈现有效信号。


例：显示数字“0”。为驱动共阴极显示器，使用74LS48

$A_3 A_2 A_1 A_0 = 0000$


$a \sim f$ 段亮， g 段灭

$Y_a \sim Y_f = 1$ ， $Y_g = 0$

显示 ，表示数字“0”




3、74LS48 (BCD码译码驱动器)



十进制数字	输入				输出						
	A_3	A_2	A_1	A_0	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1
10	1	0	1	0	×	×	×	×	×	×	×
11	1	0	1	1	×	×	×	×	×	×	×
12	1	1	0	0	×	×	×	×	×	×	×
13	1	1	0	1	×	×	×	×	×	×	×
14	1	1	1	0	×	×	×	×	×	×	×
15	1	1	1	1	×	×	×	×	×	×	×

段a的逻辑表达式:

$$a = m_0 + m_2 + m_3 + m_5 + m_6 + m_7 + m_8 + m_9$$



$$a = A_3 + A_1 + A_2A_0 + \overline{A_2}\overline{A_0}$$

四、编码器

(一)定义

编码：用一组符号按一定规则表示给定字母、数字、符号等信息的方法，编码的结果是代码。

编码器：把输入的每一个高低电平信号编成一个对应的二进制代码。（ m 位不同的信号，至少需要 n 位二进制数编码。）

- 普通编码器
- 优先编码器

(二)普通编码器

任何时刻只允许输入一个编码信号(一根输入线有信号)

(1)编码表

I_i	D	C	B	A
$0 \leftarrow I_0$	0	0	0	0
$1 \leftarrow I_1$	0	0	0	1
$2 \leftarrow I_2$	0	0	1	0
$3 \leftarrow I_3$	0	0	1	1
$4 \leftarrow I_4$	0	1	0	0
$5 \leftarrow I_5$	0	1	0	1
$6 \leftarrow I_6$	0	1	1	0
$7 \leftarrow I_7$	0	1	1	1
$8 \leftarrow I_8$	1	0	0	0
$9 \leftarrow I_9$	1	0	0	1

(2)表达式

$$D = I_8 + I_9$$

$$C = I_4 + I_5 + I_6 + I_7$$

$$B = I_2 + I_3 + I_6 + I_7$$

$$A = I_1 + I_3 + I_5 + I_7 + I_9$$

$$\text{例: } I_9 = 1, DCBA = 1001 = (9)_{10}$$

$$I_6 = 1, DCBA = 0110 = (6)_{10}$$

说明：输入——接收一个代表十进制数的按键信号

输出——8421BCD码，代表一个按键

编码器表达式

I_0	I_1	I_2	I_3	B	A
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

$$B = \overline{I_0} \bullet \overline{I_1} \bullet I_2 \bullet \overline{I_3} + \overline{I_0} \bullet \overline{I_1} \bullet \overline{I_2} \bullet I_3$$

$$B = I_2 + I_3$$

(三) 优先编码器(74LS148)

允许多个已具有优先顺序排队的输入信号同时有效，只对**优先级最高**的一个输入信号进行编码。

1、逻辑结构


- 编码数据输入端：8个， $\overline{I}_7$ 、 $\overline{I}_6$ 、 $\overline{I}_5$ 、 $\overline{I}_4$ 、 $\overline{I}_3$ 、 $\overline{I}_2$ 、 $\overline{I}_1$ 、 $\overline{I}_0$

$\overline{I}_7$ 优先级最高， $\overline{I}_0$ 优先级最低(低电平有效)

- 编码数据输出端： $\overline{Y}_2$ 、 $\overline{Y}_1$ 、 $\overline{Y}_0$ 三位二进制输出(反码输出)

- 使能输入端 $\overline{ST}$ ： $\overline{ST}=0$ 时，编码器工作

2、逻辑示意图



- 使能输入端 $\overline{ST}$ ： $ST=0$ 时，编码器工作

3、功能表

$\overline{ST}$	$\overline{I_0}$	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	$\overline{Y_{ex}}$	Y_s
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	1	0
0	×	×	×	×	×	×	×	0	0	0	0	0	1
0	×	×	×	×	×	×	0	1	0	0	1	0	1
0	×	×	×	×	×	0	1	1	0	1	0	0	1
0	×	×	×	×	0	1	1	1	0	1	1	0	1
0	×	×	×	0	1	1	1	1	1	0	0	0	1
0	×	×	0	1	1	1	1	1	1	0	1	0	1
0	×	0	1	1	1	1	1	1	1	1	0	0	1
0	0	1	1	1	1	1	1	1	1	1	1	0	1

- $\overline{ST}=1$, 编码器不工作, 无论输入为何值, $\overline{Y_2} \overline{Y_1} \overline{Y_0} = 111$
- $\overline{ST}=0$, 编码器工作, 至少有一个输入为0 —— 低电平有效
按优先顺序编码, 如 $\overline{I_0}=0$, $\overline{Y_2} \overline{Y_1} \overline{Y_0} = 111$
- $\overline{ST}=0$, 输入全为1, 无编码输入, $\overline{Y_2} \overline{Y_1} \overline{Y_0} = 111$

优先编码器的工作原理：输入端优先级顺序为 $\overline{I_7} \rightarrow \overline{I_6} \rightarrow \dots \rightarrow \overline{I_0}$ ，当某输入端有低电平输入时，且比它优先级高的输入端无低电平输入时，输出端才输出对应该输入端的代码。

例：输入 $\overline{I_7} \ \overline{I_6} \ \overline{I_5} \ \overline{I_4} \ \overline{I_3} \ \overline{I_2} \ \overline{I_1} \ \overline{I_0} = 11100101$


($\overline{I_4}$ 优先，对其编码)

输出： $\overline{Y_2} \ \overline{Y_1} \ \overline{Y_0} = 011$

例：输入 $\overline{I_7} \ \overline{I_6} \ \overline{I_5} \ \overline{I_4} \ \overline{I_3} \ \overline{I_2} \ \overline{I_1} \ \overline{I_0} = 11111000$


($\overline{I_2}$ 优先，对其编码)

输出： $\overline{Y_2} \ \overline{Y_1} \ \overline{Y_0} = 101$




五、数据比较器

(一)定义：完成两个位数相同的二进制数码大小比较的组合逻辑电路。



2、逻辑示意图



- 数据输入 $a_3 \text{ --- } a_0, b_3 \text{ --- } b_0$: 用做比较的数据(4位)
- 级联输入 $a < b, a = b, a > b$: 扩展连接时使用。(实现4位以上数码比较时, 输入低位芯片的比较结果)
- 比较结果输出 $A < B, A = B, A > B$: 三个输出中只有一个高电平, 它代表两个数据的比较结果。

3、逻辑功能表


比较输入				级联输入			输出		
a_3b_3	a_2b_2	a_1b_1	a_0b_0	$a>b$	$a<b$	$a=b$	$A>B$	$A<B$	$A=B$
$a_3>b_3$	×	×	×	×	×	×	1	0	0
$a_3<b_3$	×	×	×	×	×	×	0	1	0
$a_3=b_3$	$a_2>b_2$	×	×	×	×	×	1	0	0
$a_3=b_3$	$a_2<b_2$	×	×	×	×	×	0	1	0
$a_3=b_3$	$a_2=b_2$	$a_1>b_1$	×	×	×	×	1	0	0
$a_3=b_3$	$a_2=b_2$	$a_1<b_1$	×	×	×	×	0	1	0
$a_3=b_3$	$a_2=b_2$	$a_1=b_1$	$a_0>b_0$	×	×	×	1	0	0
$a_3=b_3$	$a_2=b_2$	$a_1=b_1$	$a_0<b_0$	×	×	×	0	1	0
$a_3=b_3$	$a_2=b_2$	$a_1=b_1$	$a_0=b_0$	1	0	0	1	0	0
$a_3=b_3$	$a_2=b_2$	$a_1=b_1$	$a_0=b_0$	0	1	0	0	1	0
$a_3=b_3$	$a_2=b_2$	$a_1=b_1$	$a_0=b_0$	0	0	1	0	0	1

提示：在进行四位数比较时(1片74LS85工作时)，必须将级联输入
 $a<b$ 和 $a>b$ 接地， $a=b$ 接高电平。

4、扩展

(1) 串联方式


例：两片74LS85(4位)组成8位数据比较器



(2) 并联方式


例：用74LS85(4位)组成16位数据比较器

分析：两级比较法——第一级的四个比较器(4位)并行比较，每个的比较结果接第二级比较器(4位)，16位的最终比较结果由第二级输出。



5、应用

中断优先级判别逻辑电路



六、加法器

(一)定义：计算机或其他数字系统中对二进制数据进行运算处理的基本组合逻辑电路。

(二)一位加法器

1、半加器HA（两个一位的二进制数相加，未考虑由低位来的进位信号）


(1)真值表

A	B	S_H	C_H
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

(2)表达式

$$S_H = A \oplus B$$

$$C_H = AB$$



2、全加器FA(考虑由低位来的进位)

(1)真值表



A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

(2)表达式

①从真值表得:

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_i B_i + (A_i \oplus B_i) C_{i-1}$$




(三)多位加法器


并行加法器：两个 n 位数相加，由 n 个全加器组成，每个全加器的输入为 A_i , B_i , C_{i-1} 。（ A , B 的 n 位同时提供给全加器）


1、串行进位

例：两个4位二进制数相加($A_4A_3A_2A_1$, $B_4B_3B_2B_1$)



简单，运算速度不高(低位的进位影响高位的运算, $2n$ 级延迟)





优点：计算 C_{i+1} 的延迟时间固定为三级门延迟，与加法器的位数无关

缺点：如果进一步拓宽加法器的位数，则电路变得非常复杂

2、超前进位

实现：各位的进位信号同时产生。

设计思想：每位的进位信号 C_i 只与加数 A_i 、被加数 B_i 以及最低位进位 C_0 有关，而与相邻低位的进位 C_{i-1} 无关。

例：两个4位二进制数相加($A_4A_3A_2A_1$, $B_4B_3B_2B_1$)

$$\begin{array}{ll} S_1 = A_1 \oplus B_1 \oplus C_0 & C_1 = A_1 B_1 + (A_1 \oplus B_1) C_0 \\ S_2 = A_2 \oplus B_2 \oplus C_1 & C_2 = A_2 B_2 + (A_2 \oplus B_2) C_1 \\ S_3 = A_3 \oplus B_3 \oplus C_2 & C_3 = A_3 B_3 + (A_3 \oplus B_3) C_2 \\ S_4 = A_4 \oplus B_4 \oplus C_3 & C_4 = A_4 B_4 + (A_4 \oplus B_4) C_3 \end{array}$$


G_i : 进位产生变量 $G_i = A_i B_i$

P_i : 进位传递变量 $P_i = A_i \oplus B_i$

} G_i 和 P_i 仅与 A_i 、 B_i 相关

$$C_1 = A_1 B_1 + (A_1 \oplus B_1) C_0, \quad C_2 = A_2 B_2 + (A_2 \oplus B_2) C_1$$

$$C_3 = A_3 B_3 + (A_3 \oplus B_3) C_2, \quad C_4 = A_4 B_4 + (A_4 \oplus B_4) C_3$$


 由 G_i 和 P_i

$$C_1 = G_1 + P_1 C_0$$

$$C_2 = G_2 + P_2 C_1 = G_2 + P_2 G_1 + P_2 P_1 C_0$$

$$C_3 = G_3 + P_3 C_2 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 C_0$$

$$C_4 = G_4 + P_4 C_3 = \underline{G_4 + P_4 G_2 + P_4 P_3 G_1} + \underline{P_4 P_3 P_2 P_1 C_0}$$




优点：计算 C_{i+1} 的延迟时间固定为三级门延迟，与加法器的位数无关


缺点：如果进一步拓宽加法器的位数，则电路变得非常复杂

3、4位超前进位加法器74LS283

(1)逻辑结构示意图



(2)逻辑示意图



利用加法器实现组合逻辑

例：设计一个能将
BCD码转换为余3码
的代码转换器


分析：


由余3码与**BCD**码的代码
表可知，余3码的函数表
达式为：

$$Y_3Y_2Y_1Y_0 = DCBA + 0011$$

8421BCD 码 DCBA	余 3 码 $Y_3Y_2Y_1Y_0$
0000	0011
0001	0100
0010	0101
0011	0110
0100	0111
0101	1000
0110	1001
0111	1010
1000	1011
1001	1100

利用4位全加器实现





投票系统

七、奇偶校验器

一、定义：利用奇偶校验方法对传输的二进制数进行检错的组合逻辑电路。

奇校验：使用奇数个“1”的方案进行校验

{	发送方：奇数个“1”	{	信息码
	接收方：奇数个“1”	{	校验码


74LS280 { 信息位 $I_0 \sim I_7$
校验位 I_8


$$Fod = (I_0 \oplus I_1 \oplus I_2 \oplus I_3 \oplus I_4 \oplus I_5 \oplus I_6 \oplus I_7) \oplus I_8$$

$$Fev = \overline{(I_0 \oplus I_1 \oplus I_2 \oplus I_3 \oplus I_4 \oplus I_5 \oplus I_6 \oplus I_7) \oplus I_8}$$

输入 $I_0 \sim I_8$ 中1的个数	Fod	Fev
偶数	0	1
奇数	1	0

七、奇偶校验器





$$F_{od} = (I_0 \oplus I_1 \oplus I_2 \oplus I_3 \oplus I_4 \oplus I_5 \oplus I_6 \oplus I_7) \oplus I_8$$

$$F_{od} = (I_0 \oplus I_1 \oplus I_2 \oplus I_3 \oplus I_4 \oplus I_5 \oplus I_6 \oplus I_7) \oplus 1$$

$$F_{od} = \overline{I_0 \oplus I_1 \oplus I_2 \oplus I_3 \oplus I_4 \oplus I_5 \oplus I_6 \oplus I_7} = I_8$$

$$F_{ev} = \overline{(I_0 \oplus I_1 \oplus I_2 \oplus I_3 \oplus I_4 \oplus I_5 \oplus I_6 \oplus I_7) \oplus I_8}$$

$$F_{ev} = \overline{\overline{I_8} \oplus I_8} = 0$$

设计一个4位格雷码和二进制码的相互转换电路。

Dec	Bin	Gray	Dec	Bin	Gray
	B ₃ B ₂ B ₁ B ₀	G ₃ G ₂ G ₁ G ₀		B ₃ B ₂ B ₁ B ₀	G ₃ G ₂ G ₁ G ₀
0	0000	0000	8	1000	1100
1	0001	0001	9	1001	1101
2	0010	0011	10	1010	1111
3	0011	0010	11	1011	1110
4	0100	0110	12	1100	1010
5	0101	0111	13	1101	1011
6	0110	0101	14	1110	1001
7	0111	0100	15	1111	1000

格雷码转换到二进制码的卡诺图

G1G0 G3G2		00	01	11	10
		00	01	11	10
00					
01		1	1	1	1
11					
10		1	1	1	1

B2

G1G0 G3G2		00	01	11	10
		00	01	11	10
00				1	1
01		1	1		
11				1	1
10		1	1		

B1

G1G0 G3G2		00	01	11	10
		00	01	11	10
00			1		1
01		1		1	
11			1		1
10		1		1	

B0

G3 = B3, G2~G0 转换到 B2~B0 的转换关系如上面卡诺图所示

$$B_3 = G_3, \quad B_2 = G_3 \oplus G_2, \quad B_1 = B_2 \oplus G_1, \quad B_0 = B_1 \oplus G_0$$

例2的解：二进制码转换到格雷码的卡诺图

		B1B0			
		00	01	11	10
B3B2	00				
	01	1	1	1	1
	11				
	10	1	1	1	1

G2

		B1B0			
		00	01	11	10
B3B2	00			1	1
	01	1	1		
	11	1	1		
	10			1	1

G1

		B1B0			
		00	01	11	10
B3B2	00		1		1
	01		1		1
	11		1		1
	10		1		1

G0

$G_3 = B_3$, $B_2 \sim B_0$ 转换到 $G_2 \sim G_0$ 的转换关系如上面卡诺图所示

$$G_3 = B_3, \quad G_2 = B_3 \oplus B_2, \quad G_1 = B_2 \oplus B_1, \quad G_0 = B_1 \oplus B_0$$

例2的解：结果

以 S 作为选择端， $S=0$ ， $G \rightarrow B$ ； $S=1$ ， $B \rightarrow G$

$S=0$

$$Y_3 = X_3, \quad Y_2 = X_3 \oplus X_2$$

$$Y_1 = Y_2 \oplus X_1, \quad Y_0 = Y_1 \oplus X_0$$

$S=1$


$$Y_3 = X_3, \quad Y_2 = X_3 \oplus X_2$$

$$Y_1 = X_2 \oplus X_1, \quad Y_0 = X_1 \oplus X_0$$

合成后的 Y_1 和 Y_0

$$Y_1 = (\bar{S}Y_2 + SX_2) \oplus X_1$$

$$Y_0 = (\bar{S}Y_1 + SX_1) \oplus X_0$$



P₆₁₋₆₃ 习题 1, 5, 9, 18, 19