



实验一、流水灯设计

一、创建工程


1、打开 Vivado 2017.2，选择“Create New Project”，创建一个新的工程。




2、进入新建工程向导。




3、点击“Next”，输入工程名并指定工程所在的目录，确认勾选“Create project subdirectory”。注意工程名及工程所在的路径中只能包括数字、字母及下划线，不允许出现空格、汉字以及特殊字符等。




4、点击“Next”，指定创建的工程类型，选择“RTL Project”。




5、连续点击“Next”。




6、进入器件选择界面，通过下拉按钮选择器件的系列、封装形式、速度等级和温度等级，在符合条件的器件中选中板卡对应的芯片。



7、点击“Next”，进入 Summary 界面查看所创建工程的相关信息。






8、点击“Finish”，打开创建的工程。





二、输入设计

9、在左侧“Flow Navigator”栏中的“Project Manager”下点击“Add Sources”，在弹出的窗口中选择“Add or create design sources”。











15、用同样的方法创建控制器模块 flash_led_ctl.v 及顶层模块 flash_led_top.v。




三、仿真


16、创建仿真文件，在左侧“Flow Navigator”栏中的“Project Manager”下点击“Add Sources”，在弹出的窗口中选择“Add or create simulation sources”，点击“Next”。




17、选择“Create File”，输入仿真文件名。




18、点击“OK”，再点击“Finish”。




19、点击“OK”，再点击“Yes”。




20、在“Sources”窗口中的“Simulation Sources”下双击新建的仿真文件 Flash_led_top_tb.v，在编辑窗口完成仿真文件编写。




21、在左侧“Flow Navigator”一栏中的“Simulation”下点击“Run Simulation”，选择“Run Behavior Simulation”。




22、进入仿真界面。



23、调整界面布局，将波形窗口拉大，在工具栏中点击“Run All”。




24、仿真到 7ms 之后在波形图上方的工具栏中点击“Break”暂停，点击“Zoom Fit”，将波形缩放到合适大小。




由仿真图形可以看出，初始条件下 led 从最左端 led15 开始向右移动，6ms 后移动至 led10 亮，然后改变位移方向向左移动，仿真波形与预期结果一致。

25、仿真结束之后，在波形窗口上方的浅蓝色区域最右边点击叉号，在确认窗口点击“OK”，关闭仿真界面。




四、添加约束


26、在“Flow Navigator”栏中的“Synthesis”下点击“Run Synthesis”。右上角的进度条“Running synth_design”指示正在对工程进行综合。




27、综合完成之后在弹出的对话框中选择“Open Synthesized Design”，并点击“OK”，打开综合后的工程。




28、在“I/O Ports”窗口中对输入输出信号添加管脚约束。首先在“I/O Std”一栏通过下拉按钮选择“LVCMOS33”，将所有信号的电平标准设置 3.3V。




29、在“Package Pin”一栏分配各个信号在 FPGA 芯片上引脚的位置，各信号的具体位置可查看板卡的原理图。




30、管脚分配完成后点击左上角的保存按钮，在弹出的对话框中点击“OK”。




31、在弹出的对话框中“File Name”一栏输入约束文件的名称“flash_led_top”，点击“OK”。



32、在右上角浅蓝色区域点击叉号，点击“OK”确认关闭“Synthesized Design”。



33、在“Sources”窗口中的“Constraints/constrs_1”下双击“flash_led_top.xdc”，打开刚刚创建的约束文件并查看内容。在接下来的实验中将通过直接添加约束文件的方式来对设计进行管脚分配。




五、综合

34、在上图中可以看到右上角棕色字体显示的“Synthesis Out-of-date”，提示需要重新进行综合。在“Flow Navigator”一栏中的“Synthesis”下点击“Run Synthesis”。

六、实现


35、综合完成之后在弹出的对话框中选择“Run Implementation”，并点击“OK”，进入实现阶段。也可以直接点击“Cancel”后，在“Flow Navigator”一栏中的“Implementation”下点击“Run Implementation”。



七、生成 bit 文件


36、实现完成后，在弹出的对话框中选择“Generate Bitstream”，并点击“OK”。这一过程是为了生成比特流文件用于下载到 FPGA。

也可以直接点击“Cancel”后，在“Flow Navigator”一栏中的“Program and Debug”下点击“Generate Bitstream”。




八、下载


37、生成比特流文件完成后，选择“Open Hardware Manager”并点击“OK”。




38、用 Micro USB 线连接电脑与板卡上的 JTAG 端口，并打开电源开关。在“Hardware Manager”界面点击“Open target”，选择“Auto Connect”。



39、连接成功后，在目标芯片上右击，选择“Program Device”。



40、在弹出的对话框中“Bitstream File”一栏中已经自动加载本工程生成的比特流文件，点击“Program”对 FPGA 芯片进行编程。



41、下载完成后，在板上观察实验结果。16 个灯能够依次从右到左点亮，拨下拨码开关 SW0 后，流水灯便从左到右依次点亮。

