

代码规则检查软件

SunwiseHDLChecker

V3.1.1

用 户 手 册

北京轩宇信息技术有限公司

目 录

1. SunwiseHDLChecker 产品简介	1
1.1. 代码规则检查	1
1.2. 内置规则	2
1.3. 代码质量评估	2
1.4. 检查报告生成	3
1.5. 集成分析环境	3
2. 产品安装及卸载	4
2.1. 环境要求	4
2.2. 安装与卸载	7
2.2.1. Windows 操作系统	7
2.2.2. Linux 操作系统	10
2.3. 申请使用 License	11
3. 快速入门	13
3.1. 产品使用	13
3.1.1. 启动软件	13
3.1.2. 新建工程	14
3.1.3. 运行分析	15
3.1.4. 结果浏览	16
3.1.5. 输出报告	16
3.1.6. 自定义规则集	19
3.1.7. 使用帮助	19
3.2. 产品界面	20
4. 代码规则检查	21
4.1. 创建分析工程	21
4.2. 通过配置使软件正确编译	23
4.3. 规则集配置及编码规则检查	25
4.3.1. 结果浏览视图	28
4.3.2. 详细结果视图	29
4.3.3. 分析报告导出	31
4.3.4. 分析报告内容说明	34
附录 A SunwiseHDLChecker 报告文件格式	35
SunwiseHDLChecker 静态分析报告	35
1 概述	35

2	静态分析过程说明	35
3	静态分析结果说明	35
3.1	静态分析结果概述	35
3.2	静态分析结果统计	37
附录 A-1	规则违反详细报告单	41
附录 B-1	文件违反规则详细列表	43

本用户手册首先对 SunwiseHDLChecker 代码规则检查软件（V3.1.1）产品的功能进行简介，并提供产品的安装及卸载方法。通过第 3 章快速入门，使用户能够快速熟悉产品。第 4 章通过实际用例对软件的使用进行详细说明，使用户能够更深入地了解软件的使用法。

1. SunwiseHDLChecker 产品简介

SunwiseHDLChecker 是一款针对 FPGA 等可编程逻辑设计的代码规则和质量检查工具，具有代码规则检查、规则集定制、代码质量评估、检查报告生成及集成分析环境等功能，支持混合语言检测。旨在通过提供一个功能齐全、简单易用的代码缺陷检查工具，大大提高设计人员检查 HDL 代码的能力，包括可综合性，可仿真性，可测试性，可重用性，以及 RTL 或门级的交付能力；使得设计缺陷能够早期发现、早期识别，有利于提高开发效率，降低消除问题的成本。

1.1. 代码规则检查

SunwiseHDLChecker 通过预处理、解析编译，将 HDL 源代码转换为中间数据结构，并推断出源代码的特征信息；通过规则管理模块将代码规则解释为规则属性；在匹配模块中通过规则检查函数对 HDL 源代码特征信息进行全面的遍历和分析，再调用匹配算法，对 HDL 源代码的特征信息与规则属性进行匹配，将不匹配的特征信息标记为违例信息，完成代码规则检查。SunwiseHDLChecker（V3.1.1）支持混合语言的规则检查。

通过集成分析环境中内建数据库，SunwiseHDLChecker（V3.1.1）可以将违例代码定位于 RTL 代码，显示在对应面板中。主要具备如下功能：

- （1）违规代码定位；
- （2）违规代码添加说明；
- （3）违规信息备注；
- （4）违规信息人工确认选项。

1.2. 内置规则

内置基础规则实现了命名规则、排版规则、语句完整性规则、注释规则、代码结构规则、代码优化规则等基本规则的全面覆盖。内置规则集覆盖如下国内和国际标准：

表 1 SunwiseHDLChecker 代码规则检查软件（V3.1.1）规则集列表

序号	规则集名称	支持语言	备注
1	GB_VHDL 规则集	VHDL	中国国家标准《可编程逻辑器件软件 VHDL 编程安全要求》
2	GJB_VHDL 规则集	VHDL	《军用可编程逻辑器件软件编程语言安全子集——VHDL 语言篇》
3	GJB_verilog 规则集	Verilog	《军用可编程逻辑器件软件 Verilog 语言编程安全子集》
4	CAST_VHDL 规则集	VHDL	《航天器产品 VHDL 语言编程约定》
5	CAST_Verilog 规则集	Verilog	《航天器产品 Verilog 硬件描述语言编程约定》

1.3. 代码质量评估

代码质量评估功能能够度量设计的质量和可重用度。用户可以对 SunwiseHDLChecker 规则集中的各个规则设置质量评分标准，在完成代码规则检查之后，按照用户设置的评分标准分析检查结果，输出质量评分，从而可以确定代码在多大程度上符合相关的质量标准，衡量代码在重用时的有效性。其中评分标准主要影响因素是问题严重程度，出现问题数量，以及用户设置的权

重程度，最终评分就是将问题严重程度乘以用户设置的权重程度根据出现问题的数量进行累加。

1.4. 检查报告生成

在完成代码规则检查之后，SunwiseHDLChecker 可以在图形界面中报告出违规信息，包括设计的语言类型、违规等级、违反规则的编号、源文件名、违规位置所在的行号、违规问题的详细描述；

- 1) 违规的语言类型：包括 VHDL 和 Verilog；
- 2) 违规等级：包括严重错误和一般错误两项；
- 3) 违反规则的编号：规则集中的每一条规则都有与之对应的规则号，报出违规的同时会把所违反的规则编号体现出来；
- 4) 源文件名及行号：根据违规的问题，会追溯到原来的 RTL 代码，找到对应位置；
- 5) 违规问题的详细描述：把设计中所违反的规则详细说明出来，再结合源文件进行具体分析和改进。

用户也可以根据需求将这些违规信息以报告的形式输出，输出的报告格式可选择：WORD、PDF、EXCEL 或 HTML。

1.5. 集成分析环境

SunwiseHDLChecker 集成分析环境是工具和用户间的图形化接口，涵盖了数字电路代码的规范性和质量检查的各个阶段的交互控制，方便环境中数据结构共享，快速访问数据。环境的启动可以通过主菜单和右键菜单两种方式，以对话框的形式实现用户数据交互；友好的功能界面便于用户读取设计，目标设置和执行；可配置的标准视图，能进行个性化设置。




图 2 飞腾国产处理器平台银河麒麟操作系统下运行情况




图 3 鲲鹏国产处理器平台银河麒麟操作系统下运行情况

SunwiseHDLChecker（V3.1.1）对部署环境详细要求如下：

硬件要求：

- 1.6GHz 以上处理器
- 1G 以上内存
- 3G 以上可用硬盘空间
- 显示器要求分辨率 1024x768 像素及以上（Direct-X 9 显卡）

架构要求：

- 32 位(x86)或 64 位(x64)

2.2. 安装与卸载


2.2.1. Windows 操作系统

SunwiseHDLChecker 软件的安装步骤如下：

- 1) 双击 SunwiseHDLChecker 软件安装文件 ，弹出如下界面，点击“下一步”；




- 2) 选择“接受许可协议中的条款”，点击“下一步”；




3) 选择软件需要安装的路径，点击“下一步”；



4) 点击“安装”；






5) 安装完成后，勾选“安装 Liscense 驱动程序”，点击“完成”；



6) 具体的 License 申请详见 2.3 节。

SunwiseHDLChecker 软件的卸载步骤如下：

- 1) 开始菜单->程序->SunwiseInfo->SunwiseHDLCheker->卸载 SunwiseHDLChecker;




2) 选择“是”，即可完成卸载。

2.2.2. Linux 操作系统

SunwiseHDLChecker 软件的安装步骤如下：


直接解压缩 “SunwiseHDLChecker-V3.1.1” 压缩包，完成自动安装。



SunwiseHDLChecker 软件的卸载步骤如下：

在软件安装目录右键—>打开终端，执行 `rm -rf`

SunwiseHDLChecker-FT-V3.1.1 命令行，删除文件夹，即可完成软件卸载。




2.3. 申请使用 License

SunwiseHDLChecker 安装之后或者 License 过期后，需要申请 License，则要在被选为 License 服务器的计算机上完成如下过程，总共分为三步。

1) 生成机器识别码文件。安装完毕后，按照如下方式之一打开“远程授权文件”；

- 开始菜单->程序->SunwiseInfo->SunwiseHDLChecker->LDK 远程授权文件；
- 进入 SunwiseHDLChecker 安装目录，双击运行“RUS_OACDI.exe”；
- 启动 SunwiseHDLChecker，选择“帮助（H）->License 认证...”；

远程授权程序打开后，界面如下图所示。




切换到“Collect Status Information”选项卡，选择“Installation of new protection key”，点击“Collect Information”按钮，系统将弹出保存文件对话框，此时按照提示将生成.c2v 文件，命名并保存此文件。

2) 将生成的.c2v 文件和试用信息发送给销售工程师。

试用信息包括：试用总人数，可能同时使用的人数，使用时间。

我们将根据上述信息尽快为您生成 License, License 文件以.v2c 为后缀。

3) 安装 License 文件。同步骤 1，再次打开“远程授权文件”，切换到“Apply License File”选项卡，如下图所示：



浏览选择厂商发回的 License 文件（.v2c 文件），点击“Apply Update”，系统会提示 License 安装成功。测试及可以开始使用 SunwiseHDLChecker。


3. 快速入门

3.1. 产品使用

3.1.1. 启动软件

Windows 下双击软件图标，启动 SunwiseHDLChecker 软件，选择工作空间路径，点击 OK 即可启动软件。


Linux 下进入软件文件夹右键—>打开终端，输入命令行 `./start.sh`，即可启动软件。




3.1.2. 新建工程

在代码规则检查前，首先要在 SunwiseHDLChecker 中，通过工程向导创建一个 VHDL 或 Verilog 程序代码规则检查工程，向导会要求用户选择要分析的文件语言类型以及分析结果的输出格式等。

- 1) 菜单栏中选择**文件->新建**（或者在工具栏使用新建工程按钮，或者在工程视图内**鼠标右键->新建**）。
- 2) 出现如图的工程对话框，选择**分析工程**，点击下一步。



- 3) 在新建工程对话框中，(1) 输入工程名称（不能与当前工作空间中的其他工程同名，不区分大小写），指定工程目录（一般默认即可）。(2) 选择源文件目录，可以为单独的 VHDL 或 verilog 工程，也可以为 VHDL 和 verilog 混合语言的工程，点击 **Finish**。



- 4) 在工程视图中出现刚刚新建的工程结构。

3.1.3. 运行分析

在工程视图中用鼠标选择所要进行分析的工程，工具栏上的运行代码规则检查按钮会自动变为可用（或者在选中的工程上鼠标右键->运行代码规则检查；或者菜单代码规则检查->运行代码规则检查）。点击“运行代码规则检查”，弹出“SunwiseHDLChecker 检查设置”对话框，选择所需的规则集，点击对话框右下角“运行”按钮，直接开始代码规则检查。检查完毕后，SunwiseHDLChecker 弹出提示框，提示用户所选检查项目的运行结果。同时，会自动切换到结果浏览透视图（如果已经在该视图下则不会变化）并打开分析报告。

3.1.4. 结果浏览

在工程视图选择已经运行过分析的工程，结果浏览视图会显示该工程源文件中所包含的违规信息。要查看详细的违反信息，只需在结果浏览视图中鼠标单击某一条，该条违规对应的详细信息就会出现在详细结果视图中，同时在界面右侧会打开该条规则的帮助。

双击详细结果中的某一条，SunwiseHDLChecker 会自动打开该违规信息所在的源文件并定位到违反编程规范的位置，并将违规位置高亮显示，同时按违反等级使用标注标示出来。

检查结果浏览视图

在工程pro_code2中找到20186项规则违反。

规则违反(18种类型，共有20186项。)

01 命名(2种类型，共有1931项。)

VHDL_1_1_1_3 不应通过使用英文字母大小写来区分相同的名字 (77)

VHDL_1_1_1_4 实体和实例 (instance) 名的长度应为[2,32] (1854)

02 基本设计单元(2种类型，共有168项。)

VHDL_1_2_1_1 不应在组合逻辑电路中使用反馈 (84)

VHDL_1_2_1_2 不应使用基本单元 (如AND, OR) 生成锁存器或触发器


检查结果详细视图

请输入搜索关键词


	行号	置信度	信息
(内部)\自研工具(公开)\VHDL测试用例\pro_code2\AD14155_input.vhd	134	0	不应在组合逻辑电路中使用反馈
(内部)\自研工具(公开)\VHDL测试用例\pro_code2\AD14155_input.vhd	111	0	不应在组合逻辑电路中使用反馈
(内部)\自研工具(公开)\VHDL测试用例\pro_code2\AD14155_input.vhd	98	0	不应在组合逻辑电路中使用反馈
(内部)\自研工具(公开)\VHDL测试用例\pro_code2\AD14155_input.vhd	86	0	不应在组合逻辑电路中使用反馈

3.1.5. 输出报告


工程分析完成后，SunwiseHDLChecker 会自动打开分析报告。如果要打开已经分析过工程的分析报告，选中要查看的工程，工具栏上的查看分析报告按钮会自动变为可用（或者菜单代码规则检查->分析结果->查看分析报告）。点击查看，会打开分析报告。如图所示。




检出规则违反最多的五个文件及数量如下



检出违反最多的五条规则及数量如下



检出的规则违反按优先级分布如下



还可以选择将分析报告导出，点击菜单**代码规则检查->分析结果->导出分析报告**，报告格式有 PDF/WORD/HTML。

选择输出报告的格式为 WORD 时，能自动生成第三方评测静态分析报告，如下图所示，报告内容包括概述、静态分析过程说明、静态分析结果说明、附录。下图为生成的静态分析报告中**静态分析过程说明**：

本文档是在 2013 年 11 月 16 日 19 时 20 分 采用 SunwiseHDLChecker 工具对工程 testcase 进行分析产生的分析报告，分析选用的规则集为《五院 Verilog 规则集》。分析过程中无错误发生。

分析情况概述如下：

表 1 静态分析情况概述

工程名：	testcase	分析人：	liyou
代码行数：	2316	文件数：	77
分析花费时间：	12 s	VHDL/CDC 规则集规则总数：	121 条
测试工具版本	SunwiseHDLChecker 2.00		

下图为附录中违反情况统计：

▪ 附录 B-3 文件违反规则详细列表

▪ 6_1_1_1_1. v 规则违反表

序号	规则名	优先级	违反数
1	R_6_1_3_1_2	高	1
2	R_6_1_3_1_4	高	1

▪ 6_1_1_1_4. v 规则违反表

序号	规则名	优先级	违反数
1	R_6_1_3_1_4	高	1
2	R_6_1_1_1_4	高	1

▪ 6_2_1_1_30_1. v 规则违反表

序号	规则名	优先级	违反数
1	R_6_2_1_1_30	高	1


▪ 6_2_1_1_4. v 规则违反表

序号	规则名	优先级	违反数
1	R_6_2_1_1_8	高	1
2	R_6_2_1_1_4	高	1
3	R_6_1_3_1_4	高	1
4	R_6_2_1_1_6	高	2

▪ 6_2_8_1_2. v 规则违反表

序号	规则名	优先级	违反数
1	R_6_1_3_1_2	高	2
2	R_6_2_1_1_8	高	2
3	R_6_2_8_1_2	高	1

SunwiseHDLChecker 软件支持用户通过指定格式的模板定制 word 报告格式。找到 SunwiseHDLChecker 软件安装所在位置,找到文件模板“AATemplate.doc”并打开,根据用户需求自行定义 AATemplate.doc 报告模板,重新运行代码规则检查,导出 word 格式报告,即为用户自定义的报告格式。




3.1.6. 自定义规则集

SunwiseHDLChecker 支持自定义规则集，如果是工具内置规则集内的规则增减，可通过工具栏“代码规则检查”->“规则集选择”->“详细配置”->“规则”进行单个规则集的编辑。如需专门定制专属规则集，请联系厂家进行专属规则集定制。

3.1.7. 使用帮助

启动 SunwiseHDLChecker 后，点击“帮助”。可以查看并获取 SunwiseHDLChecker 的帮助文档、License 认证、键辅助和产品更新信息。



3.2. 产品界面

下图是 SunwiseHDLChecker 产品的完整界面，包含了产品的主要界面元素。

- 1) **工程视图：**显示当前工作区内所有工程，可以将工程目录展开查看详细信息。
- 2) **结果浏览视图：**对工程进行分析后，结果浏览视图自动打开，显示当前工程中 VHDL\Verilog 源程序所包含的违规信息。
- 3) **详细结果视图：**详细显示当前工程中 VHDL\Verilog 源程序中某处违规的详细信息，包括源文件路径、违规行号、具体原因和备注。
- 4) **源代码查看器：**显示 VHDL\Verilog 源程序的内容，支持语法高亮和违规信息定位，该编辑器是只读编辑器，只允许查看，不允许修改和保存。
- 5) **菜单栏：**运行菜单包含创建工程、规则集配置、运行编程规范检查、报告分析查看、各种可视化内容的分析查看等功能，工具菜单包含首选项。
- 6) **工具栏：**包含新建工程、保存、导出分析报告、可视化内容查询和运行分析按钮等。
- 7) **右键弹出菜单：**右键弹出菜单是在工程视图中选中某个工程后，点击右键弹出的菜单，包含了菜单栏和工具栏上相同的功能。




图 4 SunwiseHDLChecker 软件主界面

4. 代码规则检查


SunwiseHDLChecker 在新建工程阶段，提供能够满足各种用户需求的工程创建向导，包括源码的获取方式、代码类型的选择等内容。在新建工程完成后，提供分析配置和编译配置对所创建的工程进行修改或者进一步定制；对于 SunwiseHDLChecker 提供的编码规则，用户可以自己选择单个规则集进行定制化分析；分析完成后，SunwiseHDLChecker 提供了丰富的分析结果查看与审查、编辑方法；对于需要将分析结果导出生成报告的用户，SunwiseHDLChecker 也提供了多种导出格式和报告样式。

4.1. 创建分析工程

在 SunwiseHDLChecker 中，要对软件源代码进行静态分析必须创建一个工程，这与大多数软件开发工具类似。

在创建 SunwiseHDLChecker 工程之前，需要将待测试 FPGA 工程中的源代码（.vhd 或者 .v 文件）提取出来，放入一个指定的文件夹中，下面将具体介绍创建分析工程的过程及相关注意事项。


1) 打开 SunwiseHDLChecker 软件并指定工作空间，文件->新建（或者在工具栏使用新建工程按钮，或者在工程视图内鼠标右键->新建），打开新建工程向导；




2) 选择代码规则检查下的“分析工程”选项，Next；

3) 自定义输入工程名称，可以勾选“使用缺省位置”，也可以根据需求自己定义工程位置，勾选工程代码的类型，指定源文件目录路径后，Finish；

注：源文件可以为单独的 VHDL 或 verilog 工程，也可以为 VHDL 和 verilog 混合语言的工程。



4) SunwiseHDLChecker 对源代码目录进行智能分析创建出分析配置并打开配置界面。




4.2. 通过配置使软件正确编译


SunwiseHDLChecker 分析的前提是，被分析代码能够在给定的分析配置下通过语法分析，一般情况下，通过工程向导创建的工程都可以直接进行分析。但是有时候由于源代码提取错误等原因，需要进行进一步的配置，SunwiseHDLChecker 如果配置错误，将无法正确完成分析。

1) 配置文件打开

SunwiseHDLChecker 提供了分析配置个性化配置文件，新建工程之后会自动产生分析配置文件 `analysis.conf`。用户可以在任何时候双击工程视图中的配置文件，或者在选中工程时通过菜单代码规则检查->打开配置文件->打开分析配置文件，或者工具栏中的  按钮打开配置文件多页编辑器进行配置修改。




编译器界面如下图所示。



2) 源文件列表管理

源文件列表对应该工程下源文件的集合。该列表中的内容最初为工程创建向导中选择的原文件，通过单击“编辑”按钮，用户可以进一步编辑，如下图所示。




- 在文件列表中选中要删除的源文件（按住 CTRL 或 SHIFT 可多选，按住 CTRL+A 可全选），点击“删除”即可将选择的源文件删除；
- 在系统文件目录中找到待添加源文件所在目录，右侧文件选择框中会列出该目录下所有源文件，只要选中要添加的源文件（按住 CTRL 或 SHIFT 可多选），点击“添加”，即可将选中的源文件添加到文件列表中；或点击“添加所有”，将选中目录下所有源文件都添加到文件列表中；或点击“添加目录”，将选中目录及其子目录下所有源文件都添加到文件列表中；
- 通过在文件名和扩展名文本框中输入目标值，即可实现指定文件名称或扩展名的源文件过滤；
- 点击“完成”按钮即实现更改保存。


4.3. 规则集配置及编码规则检查

1) 工具栏上的运行代码规则检查按钮会自动变为可用（或者在选中的工程上鼠标右键->运行代码规则检查；或者菜单代码规则检查->运行代码规则检


查)。点击“运行代码规则检查”，会弹出“检查设置”对话框。




2) 勾选检测项目栏中的“代码规则检查”，根据测试需求选择相应的规则集。




3) 点击对话框右下角“运行”按钮，即可以开始代码规则检查。




4) 检查成功会弹出运行结果对话框。



5) 如果需要选择不同的规则集，则可以重新运行代码规则检查按钮，重新选择规则集，这时会弹出提示框询问是否保存上次的检查结果，如下图所示，用户可以根据需求进行选择，SunwiseHDLChecker 会重新开始进行规则检查。



6) SunwiseHDLChecker (V3.1.1) 支持用户自定义规则集，点击代码规则检查按钮，选择自定义规则集，重复 3) 4) 步骤，即可按照用户自定义的规则集进行检测。




7) 查看编码规则检查结果


SunwiseHDLChecker 提供了丰富、易用的分析结果查看、审查方式。通过结果浏览视图、详细结果视图或者静态分析报告等方式，用户可以方便的查看分析结果。如果需要确认分析结果的正确性或者对分析结果进行备注便于下次查看，意识使用详细结果视图的编辑功能或者代码查看其中的备注。

4.3.1. 结果浏览视图


通过工具栏代码规则检查->打开视图->打开结果浏览视图，可以查看代码规则检查结果视图。




在工程视图选择已经运行过分析的工程，检查结果浏览视图会显示该工程源文件中所包含的违规信息，如下图所示。在浏览视图树种，以  开头的树二级目录表示规则所属的类别，该类别的划分根据规则集的不同而不同；树三级目录表示具体违反的规则以及该规则的违反次数。规则前面的不同颜色的气质表示该规则的危险等级： 表示高危险级规则， 表示中违反等级的规则，规则的危险等级同样是根据规则集的不同而不同的。



如果需要查看违反的所有规则分类，点击结果浏览视图右上角的▾按钮，在下拉菜单中选择缩放，折叠或展开违反结果条目。




如果选择的是混合语言（VHDL 和 verilog）的工程，则分析结果会将所有错误都显示在检查结果浏览视图中，如下图所示。




4.3.2. 详细结果视图

通过工具栏代码规则检查->打开视图->打开详细结果视图，可以查看代码规则检查结果视图。




要查看详细的违反信息，只需要在结果浏览视图中鼠标单击某一条，该条违规对应的详细信息就会出现在详细结果视图中，同时会在界面右侧打开该条规则的帮助信息。




在违规信息的详细视图中，用户可以对违反结果进行编辑确认。右键单击某一个详细违反结果，会弹出一个菜单，在菜单中，用户可以修改当前所选违反详细的状态为：🔍“未确认”、⚡“违反”、☀️“不违反”等。为了便于快速确认，SunwiseHDLChecker 提供了“全部违反”、“全部不违反”、“全部未确认”等快速编辑结果的方式。

用户还可以对某一处违规信息设定是否将此处违反添加为问题🔴或添加为建议💡。

用户还可以对某一处违规信息添加自己的备注。在弹出的菜单中包含了一个“添加说明”事件，它表示给该条违反添加备注说明。




添加备注也可以通过代码查看器中的备注控件实现，在点击某条详细违反时，会使用代码查看器打开该违反对应的文件并高亮到违反对应行，同时，会弹出一个备注框，用户可以在备注框中添加违反说明。



如果需要对详细结果视图列表中的所有违反添加统一说明，选择“添加规则说明”即可。


4.3.3. 分析报告导出

工程分析完成后，SunwiseHDLChecker 会自动打开分析报告。如果要打开已经分析过的工程的分析报告，选中要查看的工程，工具栏上的**查看分析报告**按钮会自动变为可用（或者菜单**代码规则检查->分析结果->查看分析报告**）。点击查看，会打开分析报告。如图所示。




分析结果

分析概述




规则违反热点统计


检出规则违反最多的五个文件及数量如下



检出违反最多的五条规则及数量如下



检出的规则违反按优先级分布如下



SunwiseHDLChecker 的分析报告由分析概述和违规违反热点统计组成。

分析概述信息概要罗列被分析项目的分析统计信息，包括分析过程中产生的编译错误数、分析结果违反数、项目的总代码行数、文件个数以及项目名称、分析人、分析花费时间、分析开始结束时间、分析使用的规则集、规则集的规则总数等内容。在分析概述右下角提供了导出分析结果的快捷按钮。

热点规则指的是一次分析的分析结果中，在所选规则集里违反测试最懂的五条规则。通过将热点规则使用柱状图展示出来，能清晰的看错代码在哪些方面需要加强。


热点文件指的是在一次分析的分析结果中，在所有被分析文件中，违反次数最多的五个文件列表，同样是柱状图的方式展示。

违反优先级分布使用饼状图对低昂去使用的规则集中违反的规则优先级分


布进行展示。在一个饼状图中，如果高优先级的规则违反占比很大，则被分析工程的危险程度是很高的，相反，如果违反的低优先级占比较大，则被分析工程的危险程度可以适当降低。

SunwiseHDLChecker 支持对分析报告进行导出。在仪表盘页，可以通过点击分析概述中的导出分析结果的三个图标，分别将检查结果报告导出为 HTML、WORD 和 PDF 格式。也可以通过点击仪表盘页右上角工具栏中的导出按钮进行导出，或者系统菜单代码规则检查->分析结果->导出分析报告，在弹出的对话框中选择导出报告的格式进行导出。

SunwiseHDLChecker 支持报告格式定制功能，找到 SunwiseHDLChecker 软件安装所在位置，找到文件模板 AATemplate.doc”并打开，即可以根据用户需求自行定义报告模板。



SunwiseHDLChecker 软件支持用户通过指定格式的模板定制 word 报告格式。找到 SunwiseHDLChecker 软件安装所在位置，找到文件模板“AATemplate.doc”并打开，根据用户需求自行定义 AATemplate.doc 报告模板，重新运行代码规则检查，导出 word 格式报告，即为用户自定义的报告格式。



4.3.4. 分析报告内容说明

分析报告的模板详见附录 A，具体包括概要说明、静态分析过程说明、静态分析结果说明以及规则违反详细报告单和文件违反规则详细列表。

附录 A SunwiseHDLChecker 报告文件格式

SunwiseHDLChecker 静态分析报告

1 概述

本报告给出了 SunwiseHDLChecker 工具对项目 XXX 的检查结果，包括分析结果概述、编程规范违反情况及热点问题分析。

2 静态分析过程说明

本文档是在 XX 年 XX 月 XX 日 XX 时 XX 分采用 SunwiseHDLChecker 工具对工程 XXX 进行分析产生的分析报告，分析选用的规则集为《五院 VHDL 规则集》。分析过程中无错误发生。

分析情况概述如下：

表 2 静态分析情况概述

工程名：	XXX	分析人：	XXX
代码行数：	XXX	文件数：	XXX
分析花费时间：	XXs	五院 VHDL 规则集规则总数：	XX 条
测试工具版本	SunwiseHDLChecker		

3 静态分析结果说明

3.1 静态分析结果概述

静态分析工具 SunwiseHDLChecker 给出的分析结果如下，规则违反共 XXX 处，对应静态分析规则 XX 条。经确认，其中违反规则共 X 处，不违反共 X 处，未确认 XX 处。

3.1.1 规则违反

对所有违反的编程规则按优先级分类，如下图所示：




图 5 规则违反优先级图

对违反次数最多的五条规则，如下图所示：




图 6 规则违反分布图（前五）

对规则违反最多的五个文件，如图所示：




图 7 文件规则违反分布图（前五）

3.2 静态分析结果统计

3.2.1 规则违反

3.2.1.1 规则统计数据

规则违反结果按“规则分类”统计，得到如下表所示的分类统计信息：

表 3 违反规则分类统计表

序号	分类名	工具报出次数	确认违反数
1	XXXXX	XX	XX
2	...	...	...

规则违反结果按“规则优先级”统计，得到下表所示的优先级统计信息：

表 4 违反规则优先级统计表

序号	优先级名	工具报出次数	确认违反数
1	高优先级	XXX	XX
2	中优先级	XX	XX
x	XXXX	XX	XX

附：优先级编号与优先级名对应关系：编号 1 和 2 对应“高优先级”、编号 3 对应“中优先级”、编号 4 和 5 对应“低优先级”。

规则违反具体统计信息见下表：

表 5 违反规则统计表

序号	规则名	分类	优先级	工具报出次数	确认违反数
1	VHDL_2_11_1_1 时钟必须能被外部输入端口直接控制。	16 可测试设计	高	15	0
2	...	...	...	...	...

3.2.1.2 文件统计数据

将静态分析结果按照文件分类，每一个文件中包含若干违反项。文件规则违反统计表说明如下：

表 6 文件规则违反统计表

序号	文件名	工具报出次数
1	C:\Users\liyong\Downloads\SunwiseTool\破解版本 20201029\vhdl 测试用例\hdl1\R6_2_10_1_2_0_0.vhd	XX
2		
合计	XX 个	XX

每个文件的详细规则违反情况见附录 B-1。

附录 A-1 规则违反详细报告单

规则违反详细报告请见：规则违反详细报告
规则违反单如下：

违反单 0001

违反单编号	违反规范概述	违反次数	规范优先级	提交日期	报告人
违反定位					

规则违反详细报告单

附录 B-1 文件违反规则详细列表

6_2_1_1_1_0.vhd 规则违反表

序号	规则名	优先级	违反数
1	VHDL_2_10_1_1 上电时，有限状态机必须进入明确的初始状态。	高	XX
2	VHDL_2_1_1_1 VHDL 描述应使用标准包 IEEE_std_logic_1164	高	XX

.....