

4 月 24 日《数字逻辑设计》作业

5 月 8 日，请用手写并照片转 pdf 教学网提交

1. 设计 4 位格雷码计数器，画出状态图和二进制状态转换表（次态表），采用卡诺图方法化简，只用 D 触发器和或非门 (NOR) 实现该计数器，画出电路图。
2. 状态机设计：串行二进制序列识别

假设状态机有一个输入 X 和一个输出 Z，当连续的输入序列出现 01101 或者 10111 时，输出 Z 为 1，其它情况输出 Z 为 0。输入序列模式不可重叠，采用摩尔机模型设计状态机，画出状态图，要求状态尽可能少。

3. 状态机设计

假设状态机有一个输入 X 和一个输出 Z，当输入序列 0 的个数大于 0 并能被 3 整除，同时输入 1 的个数是大于 0 的偶数时，输出 Z 为 1，其它情况输出 Z 为 0。采用米利机模型设计状态机，画出状态图。要求状态数尽可能少。