


## 4-bit Carry Look Ahead Adder

4-bit carry look ahead adder 부분 설명을 맡은 김기철입니다.


### Gate Delay (지연 시간)

논리 회로에 **유효한 신호**가 입력될 때부터 출력될 때까지 걸리는 시간




CLA에 대해 설명하기에 앞서 Gate delay, 지연 시간에 대해 설명하겠습니다. 지연 시간이란 논리 회로에 유효한 신호가 입력될 때부터 출력될 때까지 걸리는 시간입니다. 여기서 중요한 부분이 **이 유효한 신호**인데, 신호가 임계치(50%)를 넘어섰을 때부터를 유효한 신호라고 합니다. 따라서, 단순히 입력 신호가 들어왔을 때 바로 출력이 되는 것이 아니라 입력 신호가 유효한 **이 시점**부터 출력 신호가 유효한 **이 시점**까지의 시간을 **지연 시간**이라고 합니다. 이 지연 시간이 작을수록 데이터를 빠르게 처리하고 전반적인 시스템이 향상된다는 장점이 있습니다.

### 4-bit Binary Parallel Adder Gate Delay




앞서 설명한 4개의 FA로 이루어진 병렬 가산기의 지연 시간을 구해보겠습니다. 병렬 가산기는 AND, OR, XOR gate로 구성되어 있는데, 실제로 이 게이트들은 모두 다른 지연 시간을 가지고 있습니다. 하지만 계산을 할 때, 임의로 모든 게이트의 지연 시간이  $1\Delta$ 라고 가정하겠습니다. 따라서 처음  $x$ ,  $y$ 가 입력되었을 때, carry와  $s$ 를 위한 AND와 XOR 연산을 하는 **이 과정**에서  $1\Delta$ 가 소요됩니다. 그 다음 위 연산의 결과를 통해 다음 자리에 넘겨줄 carry를 구해주는 **이 과정**에서  $2\Delta$ 가 소요되고, 마지막 각각  $s$ 를 구해주는 **이 과정**에서  $1\Delta$ 가 소요됩니다.


### 4-bit Binary Parallel Adder Gate Delay




이 정보를 가지고 직접 4-bit 병렬 가산기의 지연 시간을 구해보겠습니다. 먼저  $x_i/y_i$ 부터  $c_{i+4}$ 를 구할 때는 **이 과정**을 차례대로 연산해야 하므로 각각의 지연 시간을 **모두 더한**  $9\Delta$ 가 소요됩니다.




비슷하게  $x_i/y_i$ 부터  $s_{i+3}$ 을 구할 때는 이 과정을 차례대로 연산해야 하므로 각각의 지연 시간을 모두 더한  $8\Delta$ 가 소요됩니다.



이렇게 4-bit 병렬 가산기의 지연 시간을 구해보았는데, 이 병렬 가산기는 지연 시간이 크다는 단점이 있습니다. 지연 시간에 가장 큰 영향을 주는 것은 이 carry 연산을 하는 부분인데,  $c_{i+4}$ 를 구하기 위해서는 이전의 carry값인  $c_{i+3}$ ,  $c_{i+2}$ ,  $c_{i+1}$ 의 값을 모두 알아야 하기 때문입니다. 따라서 이를 해결하는 방법인 CLA에 대해 설명하겠습니다.



4-bit CLA adder의 논리 회로는 다음과 같습니다. 병렬 가산기의 지연 시간에 큰 영향을 주었던 carry 연산 부분에 CLA generator를 대체하여 지연 시간을 낮출 수 있습니다.



CLA generator 연산을 위해 다음과 같은  $g$ 와  $p$ 를 만들었습니다.  $g$ 는 carry-generate function으로 기존 연산과 관계없이 반드시 자리올림수가 생성됨을 확인하는 값이고  $g_i = x_i y_i$ 로 표현합니다.

$p$ 는 carry-propagate function으로 추가적으로 자리올림수가 발생할 가능성을 검사하는 값이고  $p_i = x_i \oplus y_i$ 로 표현합니다.

이렇게 표현한  $g$ 와  $p$ 로 다음과 같이 새롭게  $s$ 와  $c$ 에 대한 식을 표현할 수 있게 됩니다.

<div data-bbox="247 331 782 631" data-label="Complex-Block"> <p><b>CLA (Carry Look Ahead Adder)</b></p> <math display="block">C_{i+1} = g_i + p_i C_i</math> <math display="block">C_{i+1} = g_i + p_i C_i</math> <math display="block">C_{i+2} = g_{i+1} + p_{i+1} C_{i+1} = g_{i+1} + p_{i+1} g_i + p_{i+1} p_i C_i</math> <math display="block">C_{i+3} = g_{i+2} + p_{i+2} C_{i+2} = g_{i+2} + p_{i+2} g_{i+1} + p_{i+2} p_{i+1} g_i + p_{i+2} p_{i+1} p_i C_i</math> <math display="block">C_{i+4} = g_{i+3} + p_{i+3} C_{i+3} = g_{i+3} + p_{i+3} g_{i+2} + p_{i+3} p_{i+2} g_{i+1} + p_{i+3} p_{i+2} p_{i+1} g_i + p_{i+3} p_{i+2} p_{i+1} p_i C_i</math> </div>	<p>여기서 <math>c</math>를 구해주는 <b>이 연산</b>을 보면, 처음 입력으로 주어지는 <math>c_i</math>를 통해 <b>다음과 같이</b> 재귀적으로 <math>c_{i+1}</math>부터 <math>c_{i+4}</math>까지 한 번에 구할 수 있게 됩니다. 이는 기존의 병렬 가산기처럼 이전의 carry값을 기다릴 필요가 없다는 것을 의미하고, <math>c_{i+1}=g_i+p_i c_i</math>이므로 carry값을 구할 때 AND gate 한 개, OR gate 한 개가 필요하므로 <math>2\Delta</math>만에 모든 carry 값을 구할 수 있게 됩니다.</p>
<div data-bbox="247 757 782 1057" data-label="Diagram"> <p><b>CLA (Carry Look Ahead Adder)</b></p> <p>The diagram illustrates a 4-bit CLA adder. It shows four full adder blocks. Each block takes two inputs <math>x_i, y_i</math> and a carry-in <math>C_i</math> to produce a sum <math>S_i</math> and a carry-out <math>C_{i+1}</math>. The carry-out of one stage is the carry-in for the next. A CLA generator block is shown at the bottom, which takes the propagate signals <math>P_i</math> and generate signals <math>G_i</math> from all four stages to produce the carry signals <math>C_1, C_2, C_3, C_4</math> in parallel. The time delay for the carry signals is indicated as <math>1\Delta</math> for the propagate signals and <math>2\Delta</math> for the carry signals. The total delay for the carry signals is <math>1\Delta + 2\Delta + 1\Delta = 4\Delta</math>.</p> </div>	<p>이러한 CLA 연산을 이용하여 4-bit CLA adder의 지연 시간을 구해보겠습니다. 처음 <math>x, y</math>가 입력되었을 때, <math>p</math>와 <math>g</math>를 구하는 <b>이 과정</b>에서 <math>1\Delta</math>가 소요되고, 입력된 <math>c_i</math>로부터 CLA generator에서 모든 carry값을 구하는 이 과정에서 <math>2\Delta</math>가 소요되고, 각 자리의 <math>s</math>값을 구하는 이 과정에서 <math>1\Delta</math>가 소요됩니다.</p> <p>따라서 <math>x_i/y_i</math>에서 <math>s_{i+1}/s_{i+2}/s_{i+3}</math>을 구하는데 <math>4\Delta</math>가 소요됩니다. 병렬 가산기에 비해 지연 시간이 작아진 것을 확인할 수 있고 더 효율적으로 연산을 할 수 있게 됩니다.</p>
<div data-bbox="247 1180 782 1480" data-label="Diagram"> <p><b>CLA (Carry Look Ahead Adder)</b></p> <p>예시) 0111 + 0101</p> <p>The diagram illustrates a 4-bit CLA adder for the example <math>0111 + 0101</math>. It shows four full adder blocks. Each block takes two inputs <math>x_i, y_i</math> and a carry-in <math>C_i</math> to produce a sum <math>S_i</math> and a carry-out <math>C_{i+1}</math>. The carry-out of one stage is the carry-in for the next. A CLA generator block is shown at the bottom, which takes the propagate signals <math>P_i</math> and generate signals <math>G_i</math> from all four stages to produce the carry signals <math>C_1, C_2, C_3, C_4</math> in parallel. The time delay for the carry signals is indicated as <math>1\Delta</math> for the propagate signals and <math>2\Delta</math> for the carry signals. The total delay for the carry signals is <math>1\Delta + 2\Delta + 1\Delta = 4\Delta</math>.</p> </div>	<p>병렬 가산기와 같은 예시로 다음 계산을 해보겠습니다. 먼저 각 자리의 <math>x</math>와 <math>y</math>가 <b>입력</b>이 되면 각 자리의 <math>p</math>와 <math>g</math>를 <b>다음과 같이</b> 구할 수 있습니다. 그 다음 입력된 <math>c_i</math>로부터 CLA generator 연산으로 <math>c_{i+1}</math>부터 <math>c_{i+3}</math>까지 모든 carry 값을 <b>다음과 같이</b> 구할 수 있습니다. 마지막으로 각 자리의 <math>s</math>값을 <b>다음과 같이</b> 구하여 최종 덧셈결과가 1100, 최종 carry값이 0인 것을 확인할 수 있습니다.</p>
	<p>이상입니다.</p>