Вперёд 🔰 □ Добавить страницу в мои закладки Тест 8. 10/10 points (graded) 1. Программируемая Логическая Матрица это: Одномерный массив ячеек памяти Двумерный массив логических элементов И, ИЛИ, НЕ Двумерный массив логических элементов И, ИЛИ, НЕ и триггеров. Двумерный массив элементов И-НЕ и триггеров Одномерный массив элементов И, ИЛИ и ячеек памяти. 2. Программируемая Логическая Матрица использует для формирования комбинационной схемы представление логических функций в виде:

О Ассоциативного ЗУ Памяти с произвольной выборкой О СДНФ функции алгебры логики ✔ СКНФ функции алгебры логики Представление в базисе «Штрих Шеффера» Представление в базисе «Стрелка Пирса» О Постоянное запоминающее устройство 3. ПЛИС FPGA использует для генерации логических функций: О Ассоциативное ЗУ О Память с произвольной выборкой ✔ Безадресное ЗУ FIFO

СДНФ функции алгебры логики СКНФ функции алгебры логики Энергонезависимая память Постоянное запоминающее устройство 4. Коммутация элементов ПЛМ осуществляется: О Соединением проводников матрицы соединений ○ Пережиганием проводников матрицы соединений ✔ ○ Коммутацией МОП транзисторами Матрицей коммутирующих элементов PSM

Энергонезависимой памятью соединений 5. Основными активными элементами ПЛИС FPGA являются: Конфигурируемые логические блоки КЛБ (CLB) ✓ Генераторы Логических Функций (LUT)

О-триггры О Мультиплексоры и триггеры Блоки ввода вывода (IOB) 6. Каким образом осуществляется конфигурационная настройка КЛБ (CLB): ✓ Загрузкой LUT Настройкой мультиплексоров

«Прожигом» коммутационно матрицы Установкой триггеров в начальное состояние 7. Назначение блоков ввода вывода (IOB): О Согласование внутренних временных характеристик ПЛИС и подключаемого оборудования

О Согласование внутренних потенциалов представления логических переменных с внешним оборудованием ✔ Буферизация данных при вводе информации в ПЛИС Буферизация данных при выводе данных из ПЛИС «Гальваническая развязка» интерфейса ПЛИС 8. Где хранится конфигурационная информация во время использования ПЛИС FPGA:

В памяти с произвольной выборкой типа RAM О В «теневой» памяти ПЛИС ✓ Программируется путем «прожига» матрицы коммутаций Хранится в программируемой матрице коммутации PSM 9. Матрица программируемых соединений осуществляет коммутацию:

О По шести направлениям с помощью МОП транзисторов ✔


○ По двум направлениям с помошью МОП транзистора и триггера типа D По четырем направлениям путем «прожигам» По восьми направлениям под управлением теневой памяти. Предустановлена при производстве ПЛИС 10. Какой из типов цифровых устройств крайне сложно реализовать на ПЛМ и легко на ПЛИС: О Комбинационные схемы


О Схемы, включающие в себя элементы хранения ✔ Схемы с двунаправленным интерфейсом 🔘 Реализующие функции алгебры логики

Вы использовали 1 из 2 попыток Отправить Сохранить Показать Ответ

< Назад Вперёд 🕻

2 6 6





Пользовательское соглашение

Помощь



© 2020 Открытое образование

✔ Верно (10/10 баллов)

Загрузкой «теневой памяти»

В постоянной памяти типа ROM



