
Лабораторна робота з ФОКЕ №5 Запам'ятовуючі пристрої. Дослідження тригерів Виконав студент групи ІПС-11 Факультету комп'ютерних наук та кібернетики Міцкевич Костянтин

Мета роботи:

- дослідження структури та алгоритмів роботи асинхронних та синхронних тригерів;
- дослідження функцій переходів та збудження основних типів тригерів;
- дослідження можливості взаємозаміни тригерами різних типів.


1. Дослідження RS-тригера.

Для дослідження RS-тригера потрібно скласти його схему, яка матиме наступний вигляд:




Тепер послідовно подамо на схему наступні сигнали: S = 0, R = 1; S = 0, R = 0; S = 1, R = 0; S = 0, R = 0.


1)
$$S = 0$$
, $R = 1$;




2)
$$S = 0$$
, $R = 0$;



3)
$$S = 1$$
, $R = 0$;



4)
$$S = 0$$
, $R = 0$;



Це нам дало змогу переконатися в тому, що:

- при S = 0, R = 1 тригер встановлюється в стан Q = 0;
- при переході до $S=0,\,R=0$ тригер зберігає попередній стан Q=0;
- при S = 1, R = 0 тригер встановлюється в стан Q = 1;
- при переході до S=0, R=0 тригер зберігає попередній стан Q=1.

Тепер за отриманими результатами складемо таблицю переходів та таблицю збудження для RS-тригера:

Таблиця переходів:


RS-тригер						
	R	S		Q		
	0	1		0		
	1	0		1		
	1	1		Q_i		
	0	0		X		

Таблиця збудження:


RS-тригер							
	Qt	Qt+1			R	S	
	0	0			Χ	0	
	0	1			0	1	
	1	0			1	0	
	1	1			0	X	


2. Дослідження ~RS -тригера.

Складемо схему наступного вигляду:




Далі послідовно передамо на схему наступні сигнали: S = 1, R = 0; S = 1, R = 1; S = 0, R = 1; S = 1, R = 1.







2)
$$S = 1$$
, $R = 1$;



3) S = 0, R = 1;



4)
$$S = 1$$
, $R = 1$;



Отже ми переконалися в тому, що:

- при S = 1, R = 0 тригер встановлюється в стан Q = 0;
- при переході до S = 1, R = 1 тригер зберігає попередній стан Q = 0;
- при S = 0, R = 1 тригер встановлюється в стан Q = 1;
- при переході до $S=1,\,R=1$ тригер зберігає попередній стан Q=1.

Тепер за отриманими результатами складемо таблицю переходів та таблицю збудження для ~RS-тригера:

Таблиця переходів:


~RS-тригер						
	R	S			Q	
	0	0			*	
	0	1			0	
	1	0			1	
	1	1			Q_i	

Таблиця збудження:

~RS-тригер							
	Qt	Qt+1			R	S	
	0	0			Χ	1	
	0	1			1	0	
	1	0			0	1	
	1	1			1	Х	


3. Дослідження ЈК-тригера.

Складемо схему для дослідження:




 $3.1\ \Pi$ ереконаємось, що при $S=0,\ R=1$ тригер встановлюється в стан Q=1 незалежно від стану інших входів:


1)
$$J = 0$$
, $C = 0$, $K = 0$;




2)
$$J = 0$$
, $C = 0$, $K = 1$;





3)
$$J = 0$$
, $C = 1$, $K = 0$;




4)
$$J = 0$$
, $C = 1$, $K = 1$;









6) J = 1, C = 0, K = 1;



7)
$$J = 1$$
, $C = 1$, $K = 0$;




8) J = 1, C = 1, K = 1;




Отже, як бачимо при S=0, R=1 тригер встановлюється в стан Q=1 незалежно від стану інших входів.

3.2. Переконаємось, що при S=1, R=0 тригер встановлюється в стан Q=0 незалежно від стану інших входів:


1)
$$J = 0$$
, $C = 0$, $K = 0$;




3)
$$J = 0$$
, $C = 1$, $K = 0$;





2)
$$J = 0$$
, $C = 0$, $K = 1$;




4)
$$J = 0$$
, $C = 1$, $K = 1$;









6)
$$J = 1$$
, $C = 0$, $K = 1$;



7)
$$J = 1$$
, $C = 1$, $K = 0$;




8)
$$J = 1$$
, $C = 1$, $K = 1$;



Отже, як бачимо при S=1, R=0 тригер встановлюється в стан Q=0 незалежно від стану інших входів.

3.3 Використавши прилад Logic Analyzer складемо схему наступного вигляду:



Запустивши схему матимемо змогу побачити часові діаграми для усіх можливих J, C, K, Q. Перевіремо за допомогою неї нашу таблицю збуджень:


		Таб.	лиця 4.4
Q_{t}	$Q_{t^{+1}}$	J	K
0	0	x	0
0	1	1	0
1	0	0	1
1	1	0	X

- Випадок 1, 2

- Випадок 3

- Випадок 4


- Випадок 5, 6




Усі випадки позначені на картинці червоними номерами.

4. Дослідження JK-тригера в лічильному режимі (Т-тригер).


Для дослідження цього тригера нам буде потрібна ось така схема:



Тепер, щоб побудувати часові діаграми роботи Ттригера скористаємось Logic Analyzer та складемо ось таку схему:




Увімкнувши її та скориставшись меню Grapher, одержимо наші часові діаграми.




5. Дослідження JK-тригера, побудованого на базі логічних елементів.


Для роботи потрібно скласти наступну схему:



Тепер складемо часові діаграми сигналів на виходах Q1 та Q2 змінюючи значення рівня сигналу на вході С. Для цього змінемо нашу схему таким чином:



Тепер запустивши симуляцію та скориставшись Grapher матимемо часові діаграми.




Отже тригер працює в лічильному режимі. Тепер визначимо моменти зміни рівня сигналу на


виходах Q1 та Q2 по відношенню до моментів зміни значення рівня сигналу на вході С.


1) Q1:

Складемо наступну схему для перевірки:



Проведемо Transient Analysis:






V11 - C, V5 - Q1, $V12 - \sim Q1$;

Помітимо, що Q1 перемикається по передньому фронті.

Тепер знайдемо моменти зміни сигналів




Бачимо, що затримка Q1 відносно С складає 7 нс.




Тут бачимо, що затримка ~Q1 відносно С складає 4 нс.


2) Q2:

Складемо наступну схему для перевірки:




Проведемо Transient Analysis:






V11 - C, V7 - Q2, $V10 - \sim Q2$;

Помітимо, що Q2 перемикається по задньому фронті. Тепер знайдемо моменти зміни сигналів




Бачимо, що затримка Q2 відносно С складає 7 нс.



Тут бачимо, що затримка ~Q2 відносно С складає 4 нс.

6. Дослідження D-тригера.


Складемо схему для дослідження D-Тригера:




Тепер переконаємось в тому, що:

1) при S = 0, R = 1 тригер встановлюється в стан Q = 1 незалежно від стану інших входів;


1)
$$D = 0$$
; $C = 0$;




2)
$$D = 0$$
; $C = 1$



1)
$$D = 1$$
; $C = 0$;




$$2) D = 1; C = 1$$




1) при $S=1,\,R=0$ тригер встановлюється в стан Q=0 незалежно від стану інших входів;


1)
$$D = 0$$
; $C = 0$;




2)
$$D = 0$$
; $C = 1$




1) D = 1; C = 0;



2) D = 1; C = 1




Складемо часові діаграми для D-тригера і перевіримо таблицю збудження, так як ми це робили раніше для інших тригерів:




		Таблиця 4.6	
Q_{t}	Q_{t+1}	D	
0	0	0	- Випадок 1 - Випадок 2
1	0	0	- Випадок 3 - Випадок 4

Тоді запустивши симуляцію, одержимо наступні часові діаграми:




7. Дослідження роботи D-тригера в лічильному режимі.


Складемо схему для дослідження D-тригера в лічильному режимі:



Щоб скласти часові діаграми роботи D-тригера змінимо схему наступним чином:



Запустивши схему, отримаємо часові діаграми:



Висновок.

У ході цієї лабораторної роботи я досліджував різні типи тригерів та використовував пристрій Logic Analyzer для аналізу їхньої роботи. Ось основні результати:

- 1. RS-тригер та ~RS-тригер: Я зібрав схеми цих тригерів та склав таблиці переходів та збудження. Результати представлені в роботі.
- 2. ЈК-тригер: Підтвердив, що при S=0, R=1 тригер встановлюється в стан Q=1, незалежно від інших входів, а при S=1, R=0 в стан Q=0. Також побудував часові діаграми для всіх можливих комбінацій J, C, K, Q та перевірив таблицю збудження, виправивши помилку.
- 3. ЈК-тригер в лічильному режимі (Т-тригер): Дослідив його та побудував часові діаграми.
- 4. ЈК-тригер на базі логічних елементів: Визначив, що він працює у лічильному режимі. Склав часові діаграми на вході С та визначив моменти зміни рівня сигналу на виходах Q1 та Q2.
- 5. D-тригер: Підтвердив, що при S = 0, R = 1 тригер встановлюється в стан Q = 1, а при S = 1, R = 0 в стан Q = 0. Побудував часові діаграми для всіх можливих Dt, Qt та відобразив їх за допомогою Logic Analyzer.

6. D-тригер в лічильному режимі: Вивчив його роботу, подавши на лічильний вхід С тактові імпульси та побудував часові діаграми за допомогою Logic Analyzer.

Контрольні питання.

1. Чим відрізняється робота RS-тригера з прямими входами від роботи RS-тригера з інверсними входами?

Робота RS-тригера з прямими входами від роботи RS-тригера з інверсними входами відрізняється тим, що RS-тригер з прямими входами дає на вихід 1 за умови, якщо на вході S=1, R=0, і навпаки дає 0 на виході. А тригер з інверсними входами на вихід дає 1, якщо S=0, R=1, і навпаки дає 0 на виході.

2. Чому комбінація рівнів логічних сигналів 11 на входах RS-тригера є "забороненою"?

Комбінацію сигналів 11 на входах називають забороненою, бо при подачі таких сигналів тригер переходить в режим зберігання, а в цьому режимі неможливо передбачити в який стан встановиться тригер.

3. У чому відмінність між таблицею переходів тригера та таблицею функцій збудження?

Таблиця переходів описує зміни станів тригера залежно від часу, а таблиця функцій збудження вказує, які вхідні комбінації призводять до зміни стану тригера. Обидві таблиці є важливими для аналізу та проектування логічних схем.

4. Як властивість запам'ятовувати відображається в характеристичних рівняннях тригерів?

Властивість запам'ятовування відображення попереднього стану має наступне характеристичне рівняння Qt+1 і Qt

5. У чому принципова відмінність в роботі синхронних тригерів від асинхронних?

Синхронний RS - тригер може змінити свій стан тільки з приходом тактового імпульсу на вхід С. Перешкоди, діючі на інформаційних входах R і S між тактовими імпульсами, не впливають на роботу тригера. Асинхронний RS - тригер з інверсним управлінням, виконаний на логічних елементах І-НЕ. Установка тригера в одиничний і нульовий стан на виході Q здійснюється подачею логічного нуля на входи S або R. При одиничних рівнях на обох входах тригер не міняє свого стану (знаходиться в режимі зберігання). Принципова відмінність в роботі цих двох тригерів, полягає в тому, що синхронний тригер, на відміну від

асинхронного, може змінювати свій стан з приходом тактового імпульсу на вхід С.

6. Яка пріоритетність інформаційних та установчих входів у синхронних тригерах?

Синхронний RS-тригер крім інформаційних входів R і S має ще вхід синхронізації C, на який надходять тактові імпульси (імпульси синхронізації). Синхронний RS-тригер одержують з асинхронного шляхом підключення до його входів схеми керування, утвореної з логічних елементів.

7. Чому ЈК-тригер при J = K = 1 не перетворюється в автогенератор?

JK-тригер не перетвориться в автогенератор при J=K=1, оскільки в такому стані він перетвориться в лічильник

8. Чому Т-тригер отримав назву лічильного? Яку кількість імпульсів він може порахувати?

Оскільки перемикання тригера викликане кожним імпульсом, що надходить на його Т-вхід, то такий режим роботи тригера називають лічильним. Отже, в такому лічильнику лічба здійснюється за модулем N. Це максимальна кількість імпульсів, яку може порахувати лічильник. Модуль лічби N=2\n, де n – кількість розрядів лічильника (кількість послідовно з'єднаних Т – тригерів).

9. Як працює D-тригер, якщо D = Q?

D-тригер працює повторюючи вхідний сигнал, якщо використовувати інформаційний вхід C=1, на виході повторюється вхідний сигнал, якщо C=0 попередньо встановлений стан зберігається, тому, коли ми подамо на вхід D=Q, отримаємо тригер стани якого не змінюються.