
Лабораторна робота з ФОКЕ №5 Запам'ятовуючі пристрої. Дослідження тригерів Виконав студент групи ІПС-11 Факультету комп'ютерних наук та кібернетики Міцкевич Костянтин


Мета роботи:

- ознайомлення з принципом роботи дешифраторів;
- дослідження впливу керуючих сигналів на роботу дешифраторів;
- реалізація та дослідження функціональних модулів на основі дешифраторів.
- 1. Дослідження принципу роботи дешифратора 3x8 в основному режимі.

Для роботи складемо схему дешифратора 3х8 наступного вигляду:



Наступним кроком подамо на вхід G сигнал рівня логічного нуля.




Як бачимо на виході Y0 установився рівень логічного нуля, а отже дешифратор перейшов у робочий режим. Тепер подамо всі можливі комбінації рівнів логічних сигналів на входи C, B, A і заповнимо таблицю істинності для G = 0.

Дешифратора 3x8 в основному режимі при G = 0

Α	В	С	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Υ
0	0	0	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1
0	1	0	1	1	0	1	1	1	1	1
0	1	1	1	1	1	1	1	1	0	1
1	0	0	1	0	1	1	1	1	1	1
1	0	1	1	1	1	1	1	0	1	1
1	1	0	1	1	1	0	1	1	1	1
1	1	1	1	1	1	1	1	1	1	C

- 2. Дослідження принципу роботи дешифратора 3x8 в режимі 2x4.
- а) У цьому пункті з'єднаємо вхід С з загальним провідником, задаючи тим самим рівень С = 0. Тоді схема набуде наступного вигляду:




Тепер змінюючи рівні логічних сигналів на входах В та А заповнимо таблицю істинності дешифратора:




Виходи, на яких рівень сигналу не змінюється: Y4, Y5, Y6, Y7.

б) Змінимо рівень логічного С на логічну одиниці та заповнимо її таблицю істинності:






в) Повторимо пункт а), з'єднавши вхід В з загальним провідником, задаючи тим самим рівень В = 0.



Тепер змінюючи рівні логічних сигналів на входах С та А заповнимо таблицю істинності дешифратора:


Дешифратора 3x4 в основному режимі при G = B = 0




Виходи, на яких рівень сигналу не змінюється: Y2, Y3, Y6, Y7.

3. Дослідження роботи дешифратора в якості демультиплексора.


Для дослідження роботи дешифратора в якості демультиплексора нам буде потрібна наступна схема:



Налаштування Clock Voltage:



Налаштування Word Generator:



Тепер подамо на входи С, В, А демультиплексора слова, що еквівалентні десятковим числам від 0 до 7. Спостерігаючи за допомогою логічних пробників рівні сигналу а виходах мікросхеми, заповнимо таблицю функціонування,


попередньо переконавшись, що змінний сигнал на вході G почергово з'являється на виходах дешифратора. Тоді таблиця функціонування буде мати наступний вигляд:

Дешифратор в якості демультиплексора

WG	С	В	Α	G	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	0	0	0	0	1	1	1	1	1	1	1	1
0	0	0	0	1	0	1	1	1	1	1	1	1
1	0	0	1	0	1	1	1	1	1	1	1	1
1	0	0	1	1	1	0	1	1	1	1	1	1
2	0	1	0	0	1	1	1	1	1	1	1	1
2	0	1	0	1	1	1	0	1	1	1	1	1
3	0	1	1	0	1	1	1	1	1	1	1	1
3	0	1	1	1	1	1	1	0	1	1	1	1
4	1	0	0	0	1	1	1	1	1	1	1	1
4	1	0	0	1	1	1	1	1	0	1	1	1
5	1	0	1	0	1	1	1	1	1	1	1	1
5	1	0	1	1	1	1	1	1	1	0	1	1
6	1	1	0	0	1	1	1	1	1	1	1	1
6	1	1	0	1	1	1	1	1	1	1	0	1
7	1	1	1	0	1	1	1	1	1	1	1	1
7	1	1	1	1	1	1	1	1	1	1	1	0

4. Дослідження дешифратора 3x8 з логічною схемою на виході.

Для дослідження роботи дешифратора 3х8 з логічною схемою на виході нам буде потрібна наступна схема:



Послідовно подамо на входи схеми слова з генератора слів та спостерігаючи за рівнями логічних сигналів на виходах схеми, складемо таблицю істинності функції F, яка реалізується схемою, складеною з логічних елементів на виході дешифратора:


Дешифра	атора	3х8 з	логічн	ою схе	емою і	на вих
WG	G	С	В	Α		Y0
0	0	0	0	0		1
1	0	0	0	1		1
	0	0	1	0		0
2	0	0	1	1		0
4	0	1	0	0		0
5	0	1	0	1		0
6	0	1	1	0		1
7	0	1	1	1		1
8	1	0	0	0		0
9	1	0	0	1		0
10	1	0	1	0		0
11	1	0	1	1		0
12	1	1	0	0		0
13	1	1	0	1		0
14	1	1	1	0		0
15	1	1	1	1		0

Проаналізувавши таблицю істинності цієї функції можемо скласти її досконало диз'юнктивну нормальну форму, яка матиме наступний вигляд:


даний аналітичний запис задає функцію F.


5. Дослідження мікросхеми 74LS138N


Дослідження будемо проводити на прикладі наступної схеми:



Проведемо три дослідження а) G1 = 0, G2A = G2B = 1; б) G1 = G2A = 1, G2B = 0; в) G1 = 1, G2A = G2B = 0; Подаючи на ходи схеми C, B, A слова з генератора слів та спостерігаючи за станами виходів мікросхеми за допомогою логічних пробників, заповнимо таблицю функціонування дешифратора 74LS138N для трьох випадків.









6. Дослідження мікросхеми 74LS138N за допомогою логічного аналізатора.

Для дослідження мікросхеми 74LS138N за допомогою логічного аналізатора складемо наступну схему:




Налаштування Logic Analyzer:



ODec

Установимо на керуючих виходах наступні рівні логічних сигналів: G1 = 1, G2A = G2B = 0. Подамо слова з генератора слів та отримаїмо часові діаграми роботи дешифратора на екрані логічного аналізатора. Після чого замалюємо їх:



Літерами підписано (замальовано) випадки, коли вихід має сигнал рівня логічного нуля. Порівнявши це з таблицею пункту 5, помітимо, що отримані діаграми в результаті дослідження мікросхеми 74LS138N за допомогою пристрою Logic Analyzer збігається з таблицею у пункті нижче.

Під час цієї лабораторної роботи я вивчав різні типи дешифраторів та аналізував їх роботу, складаючи таблиці істинності та функціонування. Ось основні результати мого дослідження:

- 1. Дешифратор 3x8 в основному режимі: Я зібрав схему цього дешифратора та подав на вхід сигнали G рівня логічної одиниці та нуля. Виявив, що при G=1, незалежно від значень сигналів на входах A, B, C, на виходах Y0, ..., Y7 завжди буде сигнал логічної одиниці. Це означає, що дешифратор при G=1 не знаходиться в робочому режимі, на відміну від ситуації, коли значення входу G=0.
- 2. Дешифратор 3х8 в режимі 2х4: Змінивши схему, з'єднавши вхід С з загальним провідником та задавши йому сигнал логічного нуля, я дослідив цей дешифратор та побудував його таблицю істинності. Виявив, що значення виходів Y4, Y5, Y6, Y7 в такому дешифраторі не змінюються. Потім я змінив сигнал входу С та загального провідника з логічного нуля на логічну одиницю. В результаті при будь-яких значеннях А і В на виходах Y0, ..., Y7 цього дешифратора буде сигнал логічної одиниці, оскільки дешифратор не перейшов в режим роботи. Нарешті, я повторив дії, з'єднавши вхід В з загальним провідником та надавши їм сигнал рівня логічного нуля. В результаті

отримав, що значення виходів Y2, Y3, Y6, Y в такому дешифраторі не змінюються.

- 3. Дешифратор в якості демультиплексора:В цьому пункті я вивчав дешифратор, який можна використовувати як демультиплексор. Підключивши до входів логічні пробники та перемкнувши генератор слів в режим очікування, я переконався, що сигнал на вході G послідовно з'являється на виходах дешифратора. Після цього я склав таблицю функціонування для цього режиму.
- 4. Дешифратор 3х8 з логічною схемою на виході: Додавши до схеми логічні елементи, я подав на входи дешифратора слова (десяткові цифри від 0 до 15) за допомогою генератора слів. Після цього я склав таблицю функціонування для цього дешифратора. Також я подав ДДНФ таблиці істинності цієї функції як логічний запис.
- 5. Мікросхема 74LS138N: Для цієї мікросхеми я провів два дослідження. Спочатку я склав відповідну схему та за допомогою ключів дослідив таблицю функціонування цієї мікросхеми для трьох випадків:
- a) G1 = 0, G2A = G2B = 1;
- б) G1 = G2a = 1, G2B = 0;
- B) G1 = 1, G2A = G2B = 0.

У випадках а та б я отримав, що сигнали на виходах Y1, ..., Y7 не зміняться і завжди будуть рівні логічній одиниці. Далі я дослідив цю ж схему, але за допомогою логічного аналізатора та генератора слів. Склавши часові діаграми роботи цього дешифратора, я переконався, що отримана діаграма збігається з результатом таблиці істинності для випадку в).

Контрольні питання:

1. Які логічні функції виконує дешифратор?

Дешифратор виконує функцію перетворення двійкового коду в сигнал на виході.

2. Для чого призначені входи керування в дешифраторі, як впливає рівень сигналу на вході керування на вихідні функції дешифратора?

Сигнали на входах, дозволяють функціонувати дешифратору або переводять його в пасивний стан, коли незалежно від сигналів на інформаційних входах, на всіх виходах встановлюється рівень логічної одиниці. Можна сказати, що існує певна функція дозволу, значення якої визначається станами керуючих входів. Дозволяючий вхід дешифратора може бути прямим або інверсним. У дешифраторів з прямим дозволяючим входом активним рівнем являється рівень логічної одиниці, а в дешифраторів з інверсним дозволяючим входом — рівень логічного нуля. У

дешифратора з декількома входам керування функція дозволу, як правило, є логічним добутком всіх дозволяючих сигналів керування. Як правило входи керування використовуються для каскадування дешифраторів або при паралельній роботі декількох схем на загальні вихідній лінії.

3. Які додаткові логічні елементи необхідні для реалізації логічних функцій п аргументів на основі дешифратора з прямими входами? А з інверсними?

Для дешифратора з прямими входами потрібен інвертор, а для дешифратора з інверсними входами-буфер