Assignment 10

1. Pre-Order Traversal Output
→ VLR   50 10 8 5 9 30 26 31 150 100 79 126 152 151 180

2. In-Order Traversal output
→ LVR   5 8 9 10 26 30 31 50 79 100 126 150 151 152 180

3. Post-Order Traversal Output
→ LRV   5 9 8 26 31 30 10 79 126 100 151 180 152 150 50

4) inOrderTraversal (6);   // root is 6

	inOrderTraversal (null)	
	inOrderTraversal (null)	Console
72 76	inOrderTraversal (10)	1 3 4 6 6 9 10
	inOrderTraversal (null)	
	inOrderTraversal (null)	
72 76	inOrderTraversal (6)	
72 76	inOrderTraversal (9)	
	inOrderTraversal (null)	
	inOrderTraversal (null)	
72 76	inOrderTraversal (4)	
	inOrderTraversal (null)	
	inOrderTraversal (null)	
72 76	inOrderTraversal (1)	
72 76	inOrderTraversal (3)	
72 70	inOrderTraversal (6)	
	Main()	