
รหัสนักศึกษา **64010017** รหัสนักศึกษา **64010154**

การทดลองที่ A

การทำงานของแคชชนิด Direct Mapped
วิชา Computer Organization and Assembly Language
ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ใช้เว็บเบราส์เซอร์เปิดใช้งานซิมูเลเตอร์ ชื่อ Para Cache

https://www3.ntu.edu.sg/home/smitha/ParaCache/Paracache/start.html



เอกสารอธิบาย

https://www3.ntu.edu.sg/home/smitha/ParaCache/Paracache/kb.pdf

ทำการทดลอง ตามขั้นตอนต่อไปนี้

1. การทดลอง Direct Mapped Cache

กดเมนู เลือก Direct Mapped Cache ตั้งขนาดและ Write Policy ของแคช ดังรูป



2. กด Submit แล้วสังเกตรายละเอียดของแคชที่อยู่ด้านขวา



◆ Instruction Breakdown

TAG	INDEX	OFFSET
2 bit	2 bit	0 bit


•• Memory block	
D. A W. U	
B. B W. 0	
B. C W. 0	
B. D W. 0	
B. E W. 0	

B. F W. 0

⊞ Cache Table


Index	Valid	Tag	Data (Hex)	Dirty Bit
0	0	-	0	0
1	0	-	0	0
2	0	-	0	0
3	0	-	0	0

เลื่อนหน้าต่างลงไปด้านล่างสุดของ Memory Block โปรดสังเกตหมายเลขบล็อก (B.) มีค่าเท่ากับ 0 ถึง F และหมายเลขเวิร์ด (W.) เท่ากับ 0 เสมอ



เพราะเหตุใด

3. การทดลองคำสั่ง Load Instruction ที่หมายเลขแอดเดรสที่ต้องการ หรือ ให้โปรแกรมสุ่มหมายเลขแอดเดรสให้ กรอก 4 ลงในหมายเลขฐานสิบหกที่มีอยู่ในกล่องข้อความด้านขวา กรอกหมายเลข 7, 7, c, 4, 0, 4, 3, 5, 5 ในกล่องข้อความดังรูป



อธิบาย information ในรูปว่า Tag, Index และ Offset สัมพันธ์กับ Cache Size และ Memory Size ที่กรอก


index = log, (cache size) - offset

offset = 0 เพื่องจากเรากำหนดให้ offset bits = 0

4. กดปุ่ม Submit หมายเลข 4 ที่กรอก โปรดสังเกตและอ่านกล่องข้อความที่เป็นสีชมพู อธิบายตามความเข้าใจ

แปลง hex -binary แล้วแบ่งเป็น tag, index, offset


5. กดปุ่ม Next และสังเกตกล่องข้อความที่เปลี่ยนเป็นสีเหลืองว่าเกี่ยวข้องกับหมายเลขที่ Submit ไปก่อนหน้านี้อย่างไร



อธิบายความสัมพันธ์ระหว่าง Instruction Breakdown 01 00 และหมายเลข 4

ใช้งาน 4 bits โดย 00 และ 01 ใช้งานอย่างละ 2 bits


6. กดปุ่ม Next และสังเกตกล่องข้อความที่เปลี่ยนเป็นสีเขียว



อธิบายรูปนี้ และบิต Valid จึงเป็น 0


เพราะยังไม่มีการโนลดค่าเข้า

7. กดปุ่ม Next และสังเกตกล่องข้อความที่เปลี่ยนเป็นน้ำเงิน และ AND เกตว่าทำกระบวนการอะไรกัน



อธิบายว่า Tag จึงมีสัญลักษณ์ '-'

Tag - "- ": ยังไม่มี การในคดค่าเท้า AND ทำการ check ว่ามีค่าไหม



กดปุ่ม Next เพื่อดำเนินการต่อ โปรดสังเกต Cache Table ว่ามีการเปลี่ยนแปลงอย่างไร

⊞ Cache Table

Index	Valid	Tag	Data (Hex)	Dirty Bit
0	1	01	BLOCK 4 WORD 0 - 0	0
1	0	-	0	0
2	0	-	0	0
3	0	-	0	0

อธิบายบิต Valid Tag และ Data (Hex) จึงเปลี่ยนเป็นรูปนี้

index 0 ยังไม่มีข้อมูล จึง update ค่า 4 เข้าไปที่ index o ค่าของ valid จึงเป็น 1 เนื่องจากมีข้อมูลมาเก็บแล้ว


9. กดปุ่ม Next เพื่อดำเนินการต่อ โปรดสังเกตข้อมูลสถิติสีเหลืองด้านล่าง

Statistics
Hit Rate: 0%
Miss Rate: 100%
List of Previous Instructions:
• Load 4 [Miss]

อธิบายข้อมูลที่ได้

ดาที่โนลดไม่ได้อยู่ใน cache → miss rate 100%

- 10. โปรดสังเกตหมายเลขแอดเดรสถัดไปจะย้ายมาในกล่องข้อความด้านขวาบนของรูปนี้ กดปุ่ม Submit
- 11. กดปุ่ม Fast Forward เพื่อเร่งการทำงานของคำสั่งให้รวดเร็วขึ้น โปรดสังเกตการเปลี่ยนแปลงใน Cache Table และ Statistics หลัง จากนั้น



Statistics

Hit Rate: 0%

Miss Rate: 100%

List of Previous Instructions:

- · Load 4 [Miss]
- · Load 7 [Miss]

12. กด Submit และ Fast Forward เรื่อยๆ จนไม่เหลือหมายเลขแอดเดรส โปรดสังเกตการเปลี่ยนแปลงใน Statistics หลังจากนั้น



Load 4 [Miss]Load 0 [Miss]Load 4 [Miss]Load 3 [Miss]

Load 5 [Miss]Load 5 [Hit]

อธิบายข้อมูลที่ได้ว่า Hit Rate และ Miss Rate คำนวณอย่างไร

จำนวนครั้งที่ hit rate x 100 | จำนวนครั้งที่ miss rate x 100 | Example : Hit rate = 2 x 100 = 20 % | จำนวนครั้งที่ load

นักศึกษาควรจะได้ผลการทดลองใน Cache Table ตรงกับรูปนี้


Ⅲ Cache Table

Index	Valid	Tag	Data (Hex)
0	1	01	BLOCK 4 WORD 0 - 0
1	1	01	BLOCK 5 WORD 0 - 0
2	0	-	0
3	1	00	BLOCK 3 WORD 0 - 0


13. กรอกหมายเลขบล็อกที่แคชมีอยู่ เพื่อจงใจให้เกิด แคชฮิต ดังรูป

Instruction	
Load v (in hex)#
3, 4, 5	
Gen. Random	Submit


กด Submit และ Next จนได้เหตุการณ์นี้



โปรดสังเกตคอลัมน์ Valid และ Tag ว่าตรงกันหรือไม่



14. กดปุ่ม Submit หมายเลขถัดไปจนหมด และแนบรูปตาราง Statistics ว่ามีการเปลี่ยนแปลงหรือไม่ อย่างไร



มีการเปลี่ยนแปลง โดย มีค่า Hit rate เพิ่มขึ้น เพราะมีการโหลดค่าซ้ำที่มีการ cache อยู่แล้ว

รหัสนักศึกษา **64010017** รหัสนักศึกษา **64010154**

กิจกรรมท้ายการทดลอง

- 1. ศึกษาการทำงานของ Load Instruction เช่นเดิม
 - o ตั้งขนาดของแคชเท่ากับ 8 และ Memory Size เท่ากับ 16 OFFSET = 0 บิต แล้วเปรียบเทียบ
 - o ตั้งขนาดของแคชเท่ากับ 4 และ Memory Size เท่ากับ 16 OFFSET = 1 บิต แล้วเปรียบเทียบ
- 2. ศึกษาการทำงานของ Load Instruction เช่นเดิม แต่ตั้ง Write Policy เป็น Write Through และ Write Around
 - o ตั้งขนาดของแคชเท่ากับ 4 และ Memory Size เท่ากับ 16 OFFSET = 0 บิต
 - o ตั้งขนาดของแคชเท่ากับ 8 และ Memory Size เท่ากับ 16 OFFSET = 0 บิต
 - o ตั้งขนาดของแคชเท่ากับ 4 และ Memory Size เท่ากับ 16 OFFSET = 1 บิต
- 3. เปลี่ยน Instruction เป็น Store เพื่อศึกษาการทำงานของ Dirty Bit โดยตั้ง Write Policy เป็น Write Back และ Write on Allocate
 - o ตั้งขนาดของแคชเท่ากับ 4 และ Memory Size เท่ากับ 16 OFFSET = 0 บิต
 - o ตั้งขนาดของแคชเท่ากับ 8 และ Memory Size เท่ากับ 16 OFFSET = 0 บิต
 - o ตั้งขนาดของแคชเท่ากับ 4 และ Memory Size เท่ากับ 16 OFFSET = 1 บิต
- 4. เปลี่ยน Instruction เป็น Store เพื่อศึกษาการทำงานของ Dirty Bit โดยตั้ง Write Policy เป็น Write Through และ Write Around
 - o ตั้งขนาดของแคชเท่ากับ 4 และ Memory Size เท่ากับ 16 OFFSET = 0 บิต
 - o ตั้งขนาดของแคชเท่ากับ 8 และ Memory Size เท่ากับ 16 OFFSET = 0 บิต
 - o ตั้งขนาดของแคชเท่ากับ 4 และ Memory Size เท่ากับ 16 OFFSET = 1 บิต

FILL DATE : 30 % WIS	s Rate : 70 %	
	Statistics	
	Hit Rate :	30%
	Miss Rate :	70%
	List of Previous Instructions:	
	Load 4 [Miss]Load 7 [Miss]	
	Load 7 [Hit]	
	Load C [Miss]Load 4 [Miss]	
	• Load 0 [Miss]	
	Load 4 [Hit]	
	Load 3 [Miss]Load 5 [Miss]	
	Load 5 [Hit]	
ache Size = 4 , Memory	Cize - 16 offcet - 1	
Hit Rate: 30 %, Miss		
	Statistics Hit Pate	30%
	Hit Rate : Miss Rate :	70%
	List of Previous Instructions :	1070
	Load 4 [Miss]	
	Load 7 [Miss]	
	Load 7 [Hit]Load C [Miss]	
	• Load 4 [Miss]	
	Load 0 [Miss] Load 4 [Miss]	
	Load 4 [Miss]Load 3 [Miss]	
	Load 5 [Hit]	
	Load 5 [Hit]	
ต่างจากที่ทำต <i>อ</i> นแรก โดยเข	เกุผลที่ต่างขึ้นอยู่กับค่า load	
	· ·	
	4, Memory Size = 16, offset = 0	
4 Hit Rate	: 20 % , Miss Rate : 80 %	
	Statistics Hit Rate :	20%
	THE TOTAL .	2070
	Miss Rate :	
	Miss Rate : List of Previous Instructions :	80%
	List of Previous Instructions : • Load 4 [Miss]	
	List of Previous Instructions : Load 4 [Miss] Load 7 [Miss]	
	List of Previous Instructions : Load 4 [Miss] Load 7 [Miss] Load 7 [Hit]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	
	List of Previous Instructions: Load 4 [Miss] Load 7 [Miss] Load 7 [Hit] Load C [Miss] Load 4 [Miss] Load 0 [Miss] Load 4 [Miss] Load 3 [Miss] Load 5 [Miss]	