# AARHUS SCHOOL OF ENGINEERING

# ELECTRONIC ENGINEERING E4PRJ

# Detaljeret Hardware Design

Author:
Nicolai GLUD
Johnny KRISTENSEN
Rasmus LUND-JENSEN
Mick HOLMARK
Jacob ROESEN



14. december 2012

# Indholdsfortegnelse

Kapitel	1 I	ndledning	3
	1.0.1	Formål	3
	1.0.2	Reference dokumentation	3
Kapitel	2 F	RS232	4
Kapitel	3 S	trømforsyning	5
3.1	Over	ordnet design	5
	3.1.1	Blokke	6
3.2	Nedb	rydning af blokke	7
	3.2.1	Sikring	7
	3.2.2	Dobbelt ensretter	8
	3.2.3	Udglatning	9
	3.2.4	Regulator 12V	10
	3.2.5	Regulator 5V	11
3.3	Analy	yse og design af blokke	2
Kapitel	4 V	$^{\prime}\mathrm{BTE}$	.3
4.1	Over	ordnet design	13
	4.1.1	Blokke	13
4.2	Nedb		l5
	4.2.1	PSoC5	l5
	4.2.2		۱7
	4.2.3	Ventilkreds	۱7
4.3	Opby		١9
	4.3.1		19
	4.3.2	0 1 00 0	22
	4.3.3		22
4.4	Pin fo		23
Kapitel	5 S	M	24
5.1			24
3.1	5.1.1		24
5.2			25
J	5.2.1	v e	- 25
	5.2.2		26
5.3			27
0.0	5.3.1		27
	5.3.2		29
5.4			29
J. 1	1'		

# Indledning

Dette dokument beskriver det detaljerede HW-design for BROS, som er fastlagt ud fra dokumenterne kravspecifikation og systemarkitektur.

#### 1.0.1 Formål


Formålet med dokumentet er:

- At fastlægge systemets detaljerede hardwarestruktur ud fra kravene specificeret i kravsspecifikationen. Derudover beskrivelsen af hardwarekomponenterne og deres grænseflader beskrevet i systemarkitektur-dokumentet.
- At fastlægge systemets hardwareblokke og deres indbyrdes interaktioner.
- At beskrive de enkelte hardwareblokkes funktion og opbygning.

#### 1.0.2 Reference dokumentation

- Kravspecifikation for projektet.
- Systemarkitektur-dokument.

det er en hest der bruger rs232:




Figur 2.1. Realisering for UART Block

# Strømforsyning 3

Ud fra kravspecifikation skal delmodulerne (SM og VBTE) kunne drives fra en 24V AC/DC forsynings kilde. Selve modulerne er designet til 12V DC og 5V DC forsyningsspændringer , der designes derfor en strømforsyning der regulere spændingen så den kan levere 12V 1A og 5V 0,5A.

# 3.1 Overordnet design

I dette afsnit beskrives og vises det overordnede hardware blokdiagram over strømforsyningen samt beskrivelse signaler.



Figur 3.1. Overordnet blokdiagram for strømforsyning

BROS 3. Strømforsyning

#### 3.1.1 Blokke

Nedenfor beskrives de enkelte blokke illustreret på Figur 3.1

#### Sikring

Sikringen beskytter forsyningskilde, hvis der bliver for stor belastning på strømforsyningen

#### Dobbelt ensretter

Ensretter AC eller DC spændingen fra forsyningskilden.

#### Udglatning

Udglatter det ensrettet signal til en stabil positiv DC.

## Regulator 12V

Regulere den ensrettet DC ned til 12V DC.


## Regulator 5V

Regulere den ensrettet DC ned til 5V DC.

# 3.2 Nedbrydning af blokke

For at gøre designet af de forskellige blokke mere overskuelig nedbrydes de enkle blokke fra det overordnede blokdiagram.

## 3.2.1 Sikring



Figur 3.2. Blokdiagram for Sikrings blok

#### Signalbeskrivelser


I tabellen beskrives de interne signaler

Signal navn	Type	Spænding	Beskrivelse
AC/DC_1 S1	Analog	$24 \mathrm{V~AC} / 24 \mathrm{V~DC}$	Indgangsspænding fra
			spændingskilde inden
			sikring.
AC/DC_1	Analog	$24 \mathrm{V~AC} / 24 \mathrm{V~DC}$	Indgangsspænding fra
			spændingskilde efter
			sikring.
$AC/DC_2$	Analog	0V AC / 0V DC	0V AC eller 0V DC fra
			spændingskilden.
$AC/DC_2$	Analog	0V AC / 0V DC	0V AC eller 0V DC fra
			spændingskilden.

 $\boldsymbol{Tabel~3.1.}$  Tabel over signaler i Sikring

BROS 3. Strømforsyning

# 3.2.2 Dobbelt ensretter



 ${\it Figur~3.3.}$ Blokdiagram for Dobbelt ensretter

# Signalbeskrivelser


I tabellen beskrives de interne signaler

Signal navn	Type	Spænding	Beskrivelse
$AC/DC_1 S2$	Analog	$24\mathrm{V}~\mathrm{AC}~/~24\mathrm{V}~\mathrm{DC}$	Indgangsspænding fra
			spændingskilde efter
			sikring.
$AC/DC_2$	Analog	0V AC / 0V DC	0V AC eller 0V DC fra
			spændingskilden.
Ensrettet DC	Analog	ca. 23 - 34 Vpk.	Det ensrettet signal består
			af positive halvbuer.
GND	Analog	0V	ground signal.

Tabel 3.2. Tabel over signaler i Sikring

# 3.2.3 Udglatning

Udglatningen genere et jærn og stabilt DC-niveau



Figur 3.4. Blokdiagram for udglatning

## Signalbeskrivelser

I tabellen beskrives de interne signaler.


Signal navn	Type	Spænding	Beskrivelse
Ensrettet DC	Analog	ca. 23 - 34 Vpk	Det ensrettet signal består
			af positive halvbuer.
GND	Analog	0V DC	ground signal.
+DC	Analog	ca. (24V * 1.41)V	jærnt og stabilt DC-niveau
		DC	
GND	Analog	0V DC	ground signal.

 $\boldsymbol{Tabel~3.3.}$  Tabel over signaler i Udglatning

BROS 3. Strømforsyning

## 3.2.4 Regulator 12V

Regulere spædning ned til 12V DC, 1A



 ${\it Figur~3.5.}$ Blokdiagram for regulator 12V

#### Signalbeskrivelser

I tabellen beskrives de interne signaler.

Signal navn	Type	Spænding	Beskrivelse
+DC	Analog	23 - 34 VDC	jærnt og stabilt DC-niveau
GND	Analog	0V DC	ground signal.
12V	Analog	12V +-0.2V	jærnt og stabilt DC-niveau
GND	Analog	0V DC	ground signal.
Feedback_udgang	Analog	12V +-0.2V	Feedback signalet måler på
			12V udgangen.

Tabel 3.4. Tabel over signaler i Sikring

#### Blokbeskrivelser

#### Regulator


Regulatoren regulere spænding ned til 12V, de 12V er bestemt ud fra hvad feedbacket.

#### Feedback

Feedbacket måler på udgangssignalet af regulatoren, feedbacket bestemmet hvilke spændning regulatoren skal indstille sig på.

#### 3.2.5 Regulator 5V

Regulere spædning ned til 5V DC, 0.5A



 $Figur~3.6.~{
m Blokdiagram~for~regulator~5V}$ 

#### Signalbeskrivelser

I tabellen beskrives de interne signaler.

Signal navn	Type	Spænding	Beskrivelse
+DC	Analog	23 - 34 VDC	jærnt og stabilt DC-niveau
GND	Analog	0V DC	ground signal.
12V	Analog	5V +-0.2V	jærnt og stabilt DC-niveau
GND	Analog	0V DC	ground signal.
Feedback_udgang	Analog	5V +-0.2V	Feedback signalet måler på
			12V udgangen.

Tabel 3.5. Tabel over signaler i Sikring

#### ${\bf Blokbeskrivelser}$

#### Regulator

Regulatoren regulere spænding ned til 5V, de 5V er bestemt ud fra hvad feedbacket.

#### Feedback

Feedbacket måler på udgangssignalet af regulatoren, feedbacket bestemmet hvilke spændning regulatoren skal indstille sig på.

BROS 3. Strømforsyning


3.3 Analyse og design af blokke

# vbte 4

Følgende afsnit beskriver VBTE'ens hardware i de enkelte blokke, grænsefladerne derimellem samt funktionen af blokkene. Derudover er der implementeret et testdisplay samt mulighed for manuelt at indstille I2C adressen. Disse er kun ment til test og er derfor ikke dokumenteret.

# 4.1 Overordnet design

Nedenfor ses det overordnede hardware blokdiagram. Herefter følger en beskrivelse af de forskellige blokke samt signaler.



Figur 4.1. Overordnet blokdiagram for VBTE hardware

#### 4.1.1 Blokke

Nedenfor beskrives de enkelte blokke illustreret på Figur 4.1

#### PSoC5

PSoC'en er den centrale del af VBTE'en og står for styringen af hele VBTE'en. Den består af:

- Microcontroller
- PGA
- Mixer
- Timer

BROS 4. VBTE

- Clocks
- I2C
- Delta-Sigma ADC
- Kontrolregister

PSoC'en er et færdigkøbt produkt og for detaljer om de enkelte blokke heri henvises der til databladet for PSoC5.

#### DC-DC powersuply 5V

Se powersuply afsnittet.

#### DC-DC powersuply 12V

Se powersuply afsnittet.

#### Transmitterkreds

Transmitterkredsen består af en BD139 transistor samt en keramisk ultralydstransmitter af model 400ST. Kredsen bliver drevet af 12V powersuply.

#### Reciverkreds

Recierkredsen består af en keramisk ultralyds reciver(Model: 400SR).

#### Ventilkreds


Ventilkredsen består af en to transistorer, BD139 og BC547B, i en darlington kobling samt to ventier af model EV210A-1.2 og EV210A-4.5.

# 4.2 Nedbrydning af blokke

Nedenfor følger nedbrydningen af de enkelte blokke med henblik på at designe de enkelte dele til systemet. Nedbrydningen sker for at gøre designet nemmere og mere overskueligt.

#### 4.2.1 PSoC5

På Figur 4.2 ses HW-designet internt på PSoC'en. De enkelte blokke bliver beskrevet efterfølgende.



Figur 4.2. PSoC5 blokdiagram

#### Signalbeskrivelser:

For signalbeskrivelser se tabel 4.1.

BROS 4. VBTE

Signal navn	Type	Spænding	Beskrivelse
Receiver_in	Analog (AC =	Ligger fra ca	Spænding genereret i ultra-
	40kHz)	0.01V til 0.3V	lydsreceiveren.
Trans_kontrol	Analogt (AC =	0V til 5V	Signal der skal styre ultra-
	40kHz)		lydstransmitteren
Ventil_ind	Digitalt	0V til 5V	Signal der skal styre ven-
			tilen til at lukke vand ind
			med.
Ventil_ud	Digitalt	0V til 5V	Signal der skal styre ven-
			tilen til at lukke vand ud
			med.
SDA	Digitalt	0V til 5V	Et digitalt signal mellem
			VBTE og SM hvor I2C
			data læses fra.
SCL	Digitalt	0V til 5V	Digitalt clocksignal til I2C.

Tabel 4.1. Tabel over signaler i PSoC blokken

#### Blokbeskrivelser:

#### Timer

Timeren skal holde øje med tiden. Dette skal ske ved at timeren skal køre hele tiden. Der bliver læst timerværdien når et burst bliver sendt og når et burst bliver modtaget. Timeren skal derfor have en forholdsvis hurtig clock for at kunne gøre afstandsmålingen hurtig nok.

#### **I2Cdriver**

I2C kredsen skal stå for I2C interfacet mellem SM og VBTE. I2C protokollen kører 5V og med pull-up modstande. Denne del håndteres dog på SM da der kun er en instans af denne. I2C'en benytter standard I2C protokol og for yderligere info om data henvises der til Systemarkitektur/protokoller/I2C.

#### Receiverdriver

Receiver driveren modtager signalet fra ultralydsrecieveren. Signalet skal, når det modtages, løftes op til 2.5V for at det kan anvendes på PSoC'en samt forstærkes. Det er vigtigt at signalet bliver tydeligt nok til at man kan være sikker på at man har modtaget en detektion.

#### Transmitterdriver


Det er vigtigt for transmitteren at frekvensen ligger ret præcist da den dæmper signalet rigtigt meget ved frekvenser der ikke ligger ret langt væk fra 40kHz. For at timingen skal virke skal der også laves så der kan stoppes når der er sendt 10 perioder.

#### Ventildriver

Ventil driveren er den mest simple driver. Denne skal blot bære et digitalt signal til ON og OFF på hhv. ventilen til at lukke vand ind og ventilen til at lukke vand ud.

#### 4.2.2 Transmitterkreds

På figuren 4.3 ses nedbrydningen af Transmitter kreds-blokken. Transmitterkredsen omsætter et kontrolsignal fra PSoC'en til et ultralyds signal.



Figur 4.3. På figuren ses transmitter blokken nedbrudt

#### Signalbeskrivelser

Signalerne internt i transmitter kredsen ses i tabel 4.2


Signal navn	Type	Spænding	Beskrivelse
Trans_kontrol	Digitalt	0V - 5V	Modtages fra PSoC'en og
			skal omsættes til en stør-
			re spænding over ultralyd-
			stransmitteren.
Trans_out	Analogt (lyd)	120dB <sup>1</sup>	Dette signal er lyden fra
			ultralydstransmitteren der
			sendes mod vandet og re-
			flekteres tilbage til receive-
			ren.
12V forsyning	Analogt DC	12V±0.1V	12V forsyning der leveres
			for powersupplyen beskre-
			vet under powersupply.
GND	Ground	0V	Ground i systemet

 ${\it Tabel~4.2.}$  Tabel over signaler i Transmitterblokken

#### 4.2.3 Ventilkreds

Ventil kredsen får to kontrolsignaler fra PSoC'en der skal åbne for hver sin ventil. Kredsen skal sørge for at ventilerne kan få lov til at trække den strøm der er nødvendig for at drive dem. På figur 4.4 ses blokdiagrammet for ventilkredsen. Signalerne på blokdiagrammet er beskrevet i tabel 4.3

BROS 4. VBTE



 ${\it Figur~4.4.}$  På figuren ses ventilblokken nedbrudt

Signal navn	Type	Spænding	Beskrivelse
Ventil_1_kontrol	Digitalt	0V - 5V	Modtages fra PSoC'en og
			skal omsættes til en større
			spænding over ventilen.
Ventil_2_kontrol	Digitalt	0V - 5V	Modtages fra PSoC'en og
			skal omsættes til en større
			spænding over ventilen.
Ventil_1_out	Digitalt	0V - 12V	Udgangsspænding til venti-
			len.
Ventil_2_out	Digitalt	0V - 12V	Udgangsspænding til venti-
			len.
12V forsyning	Analogt DC	12V±0.1V	12V forsyning der leveres
			for powersupplyen beskre-
			vet under powersupply.
GND	Ground	0V	Ground i systemet

 ${\it Tabel~4.3.}$  Tabel over signaler i Transmitterblokken

# 4.3 Opbygning af design


Nedenfor følger opbygningen af designet for de forskellige kredse. Dette vil blive beskrevet med Multisim designs, PSoC designs og udregninger. Afsnittet vil starte med at beskrive PSoC designet, da dette er den mest centrale del af VBTE modulet.

#### 4.3.1 PSoC5 design opbygning

I afsnittet om PSoC'en vil følge 5 underpunkter der beskriver hver blok som illustreret på figur 4.2.

#### Timer


Timeren er en indbygget timerblok i PSoC miljøet. Der er påkoblet en bus clock med en frekvens på 24MHz. Dette giver en opløsning på  $\frac{1}{24MHz}*344\frac{m}{s}=0.014mm^2$ . Timeren er sat op med 32bit som giver en wraparround tid på 3min for at der ikke skal bruges ekstra operationer i timingen på at tjekke efter wraparround. Nedenfor ses timerkredsen.



Figur 4.5. PSoC timerkreds.

#### **I2Ckreds**

I2Ckredsen er en indbygget I2Cblok i PSoC miljøet. Den er sat som slave så SM modulet kan skrive til den og læse fra den. datahastigheden er sat til at køre 100kbps. Blokken har 2 udgange som er direkte forbundet til ben på PSoC'en. Disse er videre forbundet til et minijack hunstik der så den nemt kan kobles sammen med resten af systemet. Derudover er adressen sat i softwaren. Det er dog muligt at sætte LSB og LSB+1 i adressem i testdesignet. I det endelige system er det tænkt at de skal være sat op med en bestemt adresse fra start. På figur 4.6 ses blokken.



Figur 4.6. PSoC I2Ckreds.

<sup>&</sup>lt;sup>2</sup>Dette er omtrent ved stuetemperatur (20°)

**BROS** 4. VBTE

#### Receiver Driver

Receiverdriveren består af en række indbyggede blokke i PSoC'en. Udover designet opbygget i PSoC miljøet er der en kondensator på 1μF, for at fjerne DC på ultralydsreceiveren, og en modstand der forbinder Opamp'en og PGA'en. Opamp'en er indsat for at løfte signalet op til 2,5V da PSoC'en ikke kan arbejde med negative spændinger. PGA'en forstærker herefter signalet op fra receiveren. Under teknologiundersøgelsen viste det sig at der blev modtaget en maks p-p værdi på 300mV på ultralydsreceiveren. Ud fra denne værdi blev en forstærkning beregnet for at være inden for PSoC'ens arbeidsområde

 $A_{maks} * 300mV + 2.5V < 5V$ . Anvendes en forstærkning på 8 fås et maks udsving på 300mV \* 8 + 2.5V = 4.9V.

Dette er dog kun hvis der modtages et meget klart signal og det er derfor en forstærkning på 8 godt kan anvendes. Signalet mixes herefter sammen med et 40kHz signal<sup>3</sup> for at få en DC ind på filteret i Delta-sigma AD konverteren. Den forventede spænding på ADC'en vil matematisk regnes til:


$$U_{mixer} = \frac{1}{2} * A_{signal} * A_{clock} * A_{filter} = 2.5V * \frac{1}{2} = 1.25V^4$$

Filteret i delta-sigma AD konverteren er designet i PSoC'en som et 3 ordens filter hvis første tap ligger ved samplingsfrekvensen. Samplingsfrekvensen er udregnet til at give filteret en opladningstid i 3dB punktet på 1/4ms. Dette skyldes at de 10 perioder der bliver sendt varer 1/4ms. Derved må der konstateres en detektion når filteret er opladet til 63%. Deltasigmaens dynamikområde er sat til  $Vdda/2 \pm 1.25V$ .

Udregning af samplefrekvens:

$$\frac{1}{a}=\tau,\,\tau=250\mu s$$
derved er  $a=\frac{4000\frac{rad}{s}}{2*\pi}=637\mathrm{Hz}.$  Dette giver en samplefrekvens på:  $sps=3*637\mathrm{Hz}=1910\mathrm{Hz}.$ 

Nedenfor ses det endelige receiverdriver PSoC design. De forskellige parametre beregnet ovenfor er indsat i de forskellige blokke.




Figur 4.7. PSoC receiverkreds

<sup>&</sup>lt;sup>3</sup>Den grønne streg er en forbindelse til den 40kHz clock der også anvendes i transmitterdriveren

<sup>&</sup>lt;sup>4</sup>Bemærk at dette er ved maksimalt udsving. Efterfølgende viste det sig at en lavere spænding også var detekteringer og grænset blev sat ved 0.3V

#### Ventildriver

Ventil driveren består af to software styrede output pins. Disse anvendes som kontrolsignal til Ventil Kredsen. Pinsne kan maks trække en strøm på 4mA. Nedenfor ses den endelige ventildriver på PSoC'en.




Figur 4.8. PSoC ventildriver

#### Transmitterdriver

Transmitterdriveren består af en output pin til kontrol af transmitterkredsen, en interruptrutine til at tælle antallet af perioder der bliver sendt, en interruptrutine til at hjælpe med et nonblocking delay, en 40kHz og en 1kHz clock samt en softwarestyret kontrol pin (Burst\_pin). Når kontrolpinden bliver sat bliver clocken and'et igennem ud til interruptrutinen samt kontrolpinden.

Nedenfor ses det endelige PSoC design for transmitterdriveren.



Figur 4.9. PSoC transmitterdriver


BROS 4. VBTE

#### 4.3.2 Transmitterkreds

Transmitterkredsen skal, som beskrevet ovenfor, modtage et kontrol signal og omsætte det signal til en større spænding over den keramiske ultralydstransmitter. Dette er realiseret ved at anvende en transistor (BD139). I databladet aflæses impedansen af transmitteren til  $\sim 10k\Omega$  ved 40kHz. Med en forsyning på 12V trækker den derved en strøm på:

$$I_{transmitter} = \frac{12V}{10k\Omega} = 1.2mA$$

Derved kan transistoren sagtens trække transmitteren og den er tilgængelig i lab. På figur 4.10 ses transmitterkredsen opbygget i multisim.



Figur 4.10. Transmitterkreds i multisim

#### 4.3.3 Ventilkreds

Ventilkredsen skal, som beskrevet i punkt 4.2.3 Ventilkreds, omsætte 2 kontrolsignaler til 2 outputs med en 12V spænding. Ventilerne er af typen EV210-1.2 og EV210A-4.5 fra danfoss og drives ved 12V 0.4A. Der er anvendt en darlington kobling af to transistorer for at trække en lille strøm fra PSoC'ens udgange. I koblingen er der anvendt en BC547B og en BD139. BD139 har en forstærkning på 40 - 160 (der regnes med 100) ifølge databladet. Derved skal der ligge en strøm på:

$$I_B = \frac{0.4A}{100} = 4mA.$$


Ved en forsyning på 12V giver det en modstand på  $R3 = \frac{12V}{4mA} = 3k\Omega$  men for at være sikre på at der bliver åbnet nok vælges en modstand på  $1.2k\Omega$ . Dernæst skal der ligge en strøm på basen af den første transmitter på (forstærkningen i BC547B er på 200):

$$I_{B2} = \frac{10mA}{200} = 50\mu A$$

Dette giver en modstand fra PSoC'en til basen på:

$$R1 = \frac{5V - 1.4V}{50\mu A} = 72k\Omega$$

Denne afrundes til  $70k\Omega$ . På figur 4.11 ses opbygningen af designet i multisim.



 ${\it Figur~4.11.}$  Ventilkreds i multisim

# 4.4 Pin forbindelser

Nedenfor ses pin forbindelser på PSoCen til VBTE designet.


Signal navn	Pin	Beskrivelse
SCL	P0_4	Clock til I2C
SDA	P0_6	Data til I2C
Trans_kontrol	P0_1	Kontrolsignal til transmitter
Receiv_in	P0_3	Receiver inputsignal
Ventil_ind	P0_2	Kontrolsignal til ventilen der leder vand ind
Ventil_ud	P0_0	Kontrolsignal til ventilen der leder vand ud

Tabel 4.4. Tabel over pin forbindelser fra PSoC'en.

Følgende afsnit beskriver SM'ens hardware i de enkelte blokke, grænsefladerne derimellem samt funktionen af blokkene.

# 5.1 Overordnet design

Nedenfor ses det overordnede hardware blokdiagram. Herefter følger en beskrivelse af de forskellige blokke samt signaler.



Figur 5.1. Overordnet blokdiagram for SM hardware

#### 5.1.1 Blokke

Nedenfor beskrives de enkelte blokke illustreret på Figur 5.1.

#### PSoC5

PSoC'en er den centrale del af VBTE'en og står for styringen af hele VBTE'en. Den består af:

- MicroController
- I2C
- Delta-Sigma ADC
- Accelerometer kontrolregister
- UART

PSoC'en er et færdigkøbt produkt og for detaljer om de enkelte blokke heri henvises der til databladet for PSoC5.

#### DC-DC powersuply 5V

Se powersuply afsnittet.

#### **UART**


UART-blokken består af en levelkonverter forbundet til et DB9 stik. Levelkonverteren er af typen ST3232.

# 5.2 Nedbrydning af blokke

Nedenfor følger nedbrydningen af de enkelte blokke med henblik på at designe de enkelte dele til systemet. Nedbrydningen sker for at gøre designet nemmere og mere overskueligt.

#### 5.2.1 PSoC5

På Figur 5.2 ses HW-designet internt på PSoC'en. De enkelte blokke bliver beskrevet efterfølgende.



Figur 5.2. PSoC5 blokdiagram

#### Signalbeskrivelser:

For signalbeskrivelser se tabel 5.1

Signal navn	Type	Spænding	Beskrivelse
TX	Analog	$\sim 0V \text{ til } \sim 5V$	TX ud til UARTblokken.
RX	Analog	$\sim 0V \text{ til } \sim 5V$	RX ud til UARTblokken
SDA	Digitalt	$\sim$ 0V til $\sim$ 5V	Et digitalt signal mellem
			VBTE og SM hvor I2C
			data læses fra.
SCL	Digitalt	$\sim 0V \text{ til } \sim 5V$	Digitalt clocksignal til I2C.

Tabel 5.1. Tabel over signaler i PSoC blokken

BROS 5. SM

#### Blokbeskrivelser:

#### Hældningssensor

Hældningssensorblokken står for at modtage og konvertere værdier fra hældningssensoren til en integer der er forståelig for vores digitale elektronik. Konverteringen skal se med en A/D konverter med en høj nok opløsning til at måle det udsving angivet i kravspecifikationen.

#### **UART**

UART kredsen står for at sende og modtage data fra KI. UART operere mellem 0 og 5 volt, og med indstilling sat ud fra *Systemarkitektur/protokoller/UART*. Blocken har 2 signaler der går videre til UART Block, der beskrives senere i dette dokument.


#### Accelerometer Kontrolregister

Kontrolregisteret står for at sætte indstillinger i vores hældningssensor.

#### I2C kreds

I2C kredsen skal stå for I2C interfacet mellem SM og VBTE. I2C protokollen kører 5V og med pull-up modstande. I2C'en benytter standard I2C protokol, og for yderligere info om data henvises der til Systemarkitektur/protokoller/I2C.

#### 5.2.2 UART Block



Figur 5.3. Blokdiagram for Uart Block

#### Signalbeskrivelser:

For signalbeskrivelser se tabel 5.2

Signal navn	Type	Spænding	Beskrivelse
TX_ud	Analog	$\sim$ 0V til $\sim$ 5V	TX fra PSoC blokken.
RX_ud	Analog	$\sim 0V \text{ til } \sim 5V$	RX fra PSoC blokken.
TX_ind	Analog	$\sim$ 0V til $\sim$ 5V	TX fra KI modulet.
RX_ind	Analog	$\sim 0V \text{ til } \sim 5V$	RX fra KI modulet.
5V forsyning	Analog DC	5V±0.1V	5V forsyning der leveres
			fra powersupplyen beskre-
			vet under powersupply.
GND	Ground	0V	Ground i systemet

Tabel 5.2. Tabel over signaler i PSoC blokken


# 5.3 Opbygning af design

Nedenfor følger opbygningen af designet for de forskellige kredse. Dette vl blive beskrevet med Multisim designs, PSoC designs og udregninger. Afsnittet vil starte med at beskrive PSoC designet, da dette er den mest centrale del af SM modulet.

#### 5.3.1 PSoC5 design opbygning

I afsnittet om PSoC'en vil følge 4 underpunkter der beskriver hver blok som illustreret på Figur 5.2.

#### Hældningssensor




Figur 5.4. Realisering for Hældningssensor

Hældningssensorblokken implementeres med en Delta Sigma ADC sat til 12 bit mode, med en samplingsfrekvens på 8000 Samples per sekundt. Input mode er sat til Single gående fra Vssa(0V) til 2\*Vref(2.048V) og et gain på 1. På indputtet er til X-output fra vores accelerometer. Værdien fra accelerometer bliver efterfølgende gemt i vores struct "smflags"beskrevet i *Detaljeret software design*.

BROS 5. SM


#### **UART**



Figur 5.5. Realisering for UART i PSoC

UART implementeres ud fra vores arkitektur med indstillingerne: 57600 Bits per sekund og 8 databits. Ingen paritet eller flow kontrol samt 1 stop bit. Fra PSoC API'en anvendes UART GetChar til RX og UART\_PutChar til TX.


#### Accelerometer Kontrolregister



Figur~5.6. Realisering for accelerometer kontrol register i PSoC

Accelerometerets kontrolregister sættes ud fra databladet. Fra databladet findes at viønsker "ENABLE=1, MODE=1, ST/MODE=LOW". Dette gøres ved sætte registeret til 0x06 eller 0b00000110. Dette giver os den funktionalitet vi søger.

#### I2C kreds



Figur 5.7. Realisering for i2c i PSoC

I2C realiseres med PSoC'ens indbyggede "Fixed Function" blok hvor vi kører med 100 kbps. Pins sættes via PSoC Creator og resterende funktionalitet styres med software. I softwaren anvendes Master Write Buf og Master Read Buf hvori der anvendes adressen på slaveenheden og arrayet man vil sende. Samtidig er der et indbygget delay så modtageren har tid til at agere på signalet.

## 5.3.2 UART Block design opbygning

Se RS232 Afsnittet

#### 5.4 Pin forbindelser

Nedenfor ses pin assignments for PSoC'en til SM modulet.

Alias	Name A	Port		Pin		Lock
	\dPins_AcclControl[2:0]\	P15[2:0] XTAL_32kHz:Xo, XTAL:Xi, XTAL:Xo	▼	4243,55	▼[	✓
	\dPins_LSB[3:0]\	P2[3:0]	▼	9598	lacksquare	V
	\dPins_MSB[3:0]\	P4[3:0]	▼	6970,8081	┰	V
	aPin_XAxis	P3[5] OpAmp+	▼	49	┰	V
	resetBtn	P15[3] XTAL_32kHz:Xi	▼	56	┪	V
	Rx_1	PO[0] OpAmp:out	▼	71	┪	V
	SCL_1	P0[4] OpAmp+	▼	76	┰	V
	SDA_1	PO[6] IDAC:HI	lacksquare	78	lacksquare	V
	Tx_1	P0[2] OpAmp+	▼	73	lacksquare	V

Figur 5.8. Pin assignments for SM

BROS 5. SM

# Rettelser