VHDL

Configuration

- □ Plusieurs architectures peuvent être associées à une entité
- □ Le rôle principal d'une **configuration** est de préciser cette association

```
configuration demo_config of even_detector_tb is
  for tb_arch
    for uut: even_detector
        use entity work.even_detector(sop_archi);
    end for;
  end for;
end demo_config;
```

□ Une configuration directe dans le corps de l'architecture (en précisant la library.composant)





SOMMAIRE


- Utilisation de Quartus
 - Création du projet Quartus
 - Utilisation du flot de conception



Création du projet Quartus

Utilisation du project wizard

- page 1 : Donner un nom au projet et choisir un dossier
- \square page 2 : Ne rien changer
- □ page 3 : Spécifions le FPGA de la carte de développement :
 - ▷ Family Cyclone V
 - Devices Cyclone V SE Mainstream
 - □ Target device ⇒ Specific device
 - Sélectionner 5CSEMA5F31C6
- □ page 4 : Ne rien changer
- □ page 5 : Cliquer sur Finish







CONFIGURATION DE QUARTUS

CHOIX DE LA VERSION DE MODELSIM

- □ Si l'on ne possède pas de licence pour modelsim :
- Menu tools \Rightarrow Options \Rightarrow pointer vers la version Altera Starter Edition

Category:			
⊕ General - EDATOOl Options - Fonts - Fonts - Headers & Footers Setting: - Internet Connectivity - Noutlifeations - License Setup - Preferred text Editor - Processing - Toolity Settings - Messages - Colors - Fonts	EDA Tool Options		
	Specify the location of the tool executable for each third-party EDA tool:		
	EDA Tool	Location of Executable	
	Precision S		
	Synplify		
	Synplify Pro		
	Active-HDL		
	Riviera-PRO		
	ModelSim	/opt/Modelsim/modeltech/bin/	
	QuestaSim		
	ModelSim-A	/opt/Alteraweb/modelsim_ase/linuxaloem	
	NCSim		
	vcs		
	VCS MX		





CONFIGURATION DE QUARTUS

CHOIX DE LA VERSION DE VHDL

- □ Pour bénéficier des facilités offertes par VHDL-2008
 - Clic droit sur device dans Hierarchy ⇒ Settings
 - VHDL input ⇒ cocher VHDL-2008
 - Ωk








EDITION DU CODE VHDL

Utilisation des modèles

- □ Quartus offre de nombreux modèles de codage VHDL

 - ▷ Choisir le modèle souhaité
 - ▷ Insert





107

SOMMAIRE

- Utilisation de Quartus
 - Création du projet Quartus
 - Utilisation du flot de conception



```
library ieee;
use ieee.std_logic_1164.all;
entity PorteXor is
   port( A, B : in std_logic;
            S : out std_logic);
end PorteXor:
architecture fonctionnelle of PorteXor is
begin
   S \leftarrow A xor B;
end fonctionnelle;
```





FLOT DE CONCEPTION

- □ Vérifier que le code ne comporte pas d'erreurs de syntaxe
 - hd Processing \Rightarrow Analyze current file



- □ Pas d'erreurs ⇒ Compiler (Ctrl-L) puis démarrer le simulateur
 - hd Tools \Rightarrow Run Simulation Tool \Rightarrow RTL Simulation



EXEMPLE TRIVIAL : PORTE OU-EXCLUSIF Modelsim

- Sélectionner l'entité portexor de la bibliothèque work (double clic)
- Dans la fenêtre Objects sélectionner les signaux intéressants
- Les ajouter aux chronogrammes (clic droit \Rightarrow add wave)
- Les modifier (clic droit \Rightarrow modify \Rightarrow apply clock ou apply wave)
- Démarrer la simulation : run 300 ns

```
Edit View Add Format Tools Bookmarks Window
```



- Pour ne pas devoir refaire la configuration graphique de modelsim à chaque itération, enregistrer la configuration :
 - ▷ Soit l'ensemble par la commande : write transcript msimxor do
 - ▷ Soit la configuration de la fenêtre wave uniquement : file ⇒ save format qui créera un fichier wave.do
- □ Lors d'une nouvelle ouverture de modelsim taper l'une des
 - commandes ▷ do msimxor.do
 - ▷ do wave.do

Modelsim

- Démarrer la simulation : run 300 ns
- En pratique on préfère utiliser un testbench écrit directement en VHDI.





Testbench

```
library ieee;
use ieee.std_logic_1164.all;
entity PorteXor_tb is
end PorteXor_tb;
architecture tb of PorteXor tb is
   --passage de l'entité PorteXor au testbench comme
   composant
   component PorteXor is
   port( A, B : in std_logic;
            S : out std_logic);
   end component;
```





```
signal inA, inB, outS : std_logic;
begin
   --relier les signaux du testbench aux ports de
   PorteXor
   mapping: PorteXor port map(inA, inB, outS);
   process
      --variable pour les erreurs
      variable errCnt : integer := 0;
   begin
      --TEST 1
      inA <= '0';
      inB <= '0':
      wait for 15 ns;
```





```
assert(outS = '0') report "Error 1" severity
error;
  if(outS /= '0') then
     errCnt := errCnt + 1;
  end if:
  --TEST 2
  inA <= '0':
  inB <= '1':
  wait for 15 ns;
  assert(outS = '1') report "Error 2" severity
error:
  if(outS /= '1') then
     errCnt := errCnt + 1;
```





```
end if:
  --TEST 3
  inA <= '1';
  inB <= '1';
  wait for 15 ns;
  assert(outS = '0') report "Error 3" severity
error:
  if(outS /= '0') then
     errCnt := errCnt + 1;
  end if;
  ----- RESUME -----
  if(errCnt = 0) then
```






```
assert false report "OK!" severity note;
      else
         assert true report "KO!"
                                     severity error;
     end if;
   end process;
end tb;
```





TESTBENCH

- □ Spécification du fichier testbench dans les settings du projet Quartus
- □ Puis compilation de l'ensemble système + testbench : Processing ⇒ Start compilation (Ctrl-L)





S. Jovanović et Y. Berviller • Télécom Nancy • Spécification des CI • 22 janvier 2016

Exemple trivial: Porte OU-exclusif

TESTBENCH

- □ Quartus peut aussi générer un modèle de testbench : Processing \Rightarrow Start \Rightarrow Start Testbench Template Writer
- □ Cela crée un fichier .vht (dans le dossier modelsim) qu'il faut compléter puis spécifier en tant que testbench comme vu précédemment
- Dans tous les cas on doit obtenir un résultat de simulation du type suivant :

```
run 100 ns
  ** Note: OK!
#
     Time: 45 ns
                  Iteration: 0 Instance: /portexor_tb
  ** Note: OK!
```

Iteration: 0 Instance: /portexor_tb # Time: 90 ns

