

SOMMAIRE

- Types d'objets
- Process
- Circuits séquentiels
- Utilisation de la carte FPGA





Types d'objets en VHDL

- □ Un objet en VHDL est une structure pouvant garder la valeur d'un type de donnée
- 4 types d'objets :
 - □ signal
 - variable
 - constante
 - □ et fichier (non-synthétisable)



SIGNAL

- □ déclaré dans la partie déclarative d'une architecture
- signal signal_name, signal_name, ... : data_type;
- affectation d'un signal:
 - signal_name <= new_value;
- tous les ports d'une entité sont considérés comme signaux
- interprétation physique : peuvent être considérés comme des fils conducteurs ou des "fils avec mémoire" (cas des sorties de registres)



VARIABLE

□ déclarée et utilisée au sein d'un process □ déclaration d'une variable : variable variable_name, ... : data_type; □ affectation d'une variable : variable_name := new_value; ne contient pas d'information temporelle utilisée comme dans un langage de programmation traditionnel □ pas d'équivalent en HW



CONSTANTE

- □ Valeur d'une constante ne peut pas être changée
- déclaration d'une constante :

```
constant const_name, ... : data_type:=value;
```

utilisée pour une meilleure lisibilité du code

```
constant BUS_WIDTH: integer:= 32;
constant BUS_BYTES: integer:= BUS_WIDTH/8;
```



ALIAS

- □ n'est pas un objet en sens propre du terme
- un nom alternatif pour un objet
- □ utilisé pour une meilleure lisibilité du code

```
signal word: std_logic(15 downto 0);
alias op: std_logic(6 downto 0) is word(15 downto 9);
alias reg1: std_logic(2 downto 0) is word(8 downto 6);
alias reg2: std_logic(2 downto 0) is word(5 downto 3);
alias reg3: std_logic(2 downto 0) is word(2 downto 0);
```





SOMMAIRE

- Types d'objets
- Process
- Circuits séquentiels
- Utilisation de la carte FPGA



- un ensemble d'instructions qui seront exécutées de manière séquentielle
- □ le process lui-même est concurrent
- □ peut être interprété comme une boite noire dont les entrées/sorties sont connues
- peut être synthétisé en circuit (mais pas forcément)
- deux types de process :
 - avec une liste de sensibilité



process avec une liste de sensibilité :

```
process(liste_de_sensibilite)
declarations;
begin
instruction sequentielle;
instruction sequentielle;
...;
end process;
```

- un process est actif lorsqu'un des signaux présents sur sa liste de sensibilité change de valeur
- □ si un **process** est actif, son contenu sera exécuté de manière séquentielle jusqu'à la fin





= exemple:

```
signal a,b,c,y : std_logic;
process(a,b,c)
begin
y \le a and b and c;
end process;
```

□ Le comportement du modèle suivant est-il le même?





```
signal a,b,c,y : std_logic;
process(a)
begin
y \le a and b and c;
end process;
```

- □ Pour un circuit combinatoire, toutes les entrées doivent être présentes dans la liste de sensibilité
- Le synthétiseur peut l'interpréter en émettant un avertissement





process sans liste de sensibilité (avec l'instruction wait)

- process poursuit son exécution jusqu'à l'instruction wait où il est suspendu
- □ Utilisations de l'instruction wait
 - ▷ wait on signals;
 - wait until boolean_expression;
 - wait for time_expression;
- = exemple :



```
signal a,b,c,y : std_logic;
process
begin
y <= a and b and c;
wait on a,b,c;
end process;</pre>
```

- □ un process peut avoir plusieurs instructions wait
- un process avec une liste de sensibilité est préféré par les outils de synthèse
- □ Comment l'affectation des signaux/variables est effectuée au sein d'un process?



- □ Pour un signal :
 - signal_name <= new_value;
 - Pas de différence par rapport à l'affectation en dehors d'un process
 - Attention:
 - → Au sein d'un process, un signal peut être affecté plusieurs fois; seule la dernière affectation sera prise en compte
- □ Exemple :



□ Cette description est identique à :





```
signal a,b,c,d,y : std_logic;
process(a,b,c,d)
begin
y \le c \text{ and } d;
end process;
```

- □ Si les trois instructions étaient en dehors d'un process?
 - Affectation d'une variable variable_name:=new_value;
 - L'affectation prend effet immédiatement;
- Exemple:





```
signal a,b,c: std_logic;
process(a,b,c)
variable tmp: std_logic;
begin
tmp:='0';
tmp:= tmp or a;
tmp:= tmp or b;
y \le tmp;
end process;
```

□ Si pour le même exemple, un signal au lieu d'une variable est utilisé?







```
signal a,b,c,tmp: std_logic;
process(a,b,c)
begin
tmp<='0';
tmp<= tmp or a;</pre>
tmp<= tmp or b;</pre>
y \le tmp;
end process;
```

□ Cette description est identique à :



```
signal a,b,c,tmp: std_logic;
process(a,b,c,tmp)
begin
tmp<= tmp or b;
y <= tmp;
end process;</pre>
```

□ A l'intérieur d'un process, on peut utiliser l'instruction if-then-else





```
if expr_1 then
seq_instruction;
elsif expr2 then
seq_instruction;
elsif expr3 then
seq_instruction;
. . .
else
seq_instruction;
end if;
```





- □ Tous les exemples utilisant les instructions concurrentes when-else vus précédemment peuvent être décrits dans un process en utilisant if-then-else
- □ Pour obtenir le même circuit avec when-else et if-then-else, les deux structures doivent agir sur le même(s) signal(aux) de sortie
- □ L'instruction if-then-else est plus flexible puisqu'elle permet des structures imbriquées
- Exemple when-else:





```
sig <= value_1 when expr_1 else</pre>
value_2 when expr_2 else
value_3 when expr_3 else
value_n;
```

□ Exemple if-then-else:





```
process(...)
begin
if expr_1 then
sig <= value_1;
elsif expr_2 then
sig <= value_2;
elsif expr_3 then
sig <= value_3;
else
sig <= value_n;
end if;
end process;
```





□ Exemple du calcul de max(a,b,c)

En utilisant if-then-else

```
process(a,b,c)
begin
if (a>b) then
if (a>c) then
max <= a;
else
max <= c;
end if;
else
if (b>c) then
```



```
max <= b;
else
max <= c;
end if;
end if;
end proces;</pre>
```

En utilisant when-else



```
signal ac_max, bc_max, max: std_logic;
. . .
ac_max <= a when (a>c) else c;
bc_max <= b when (b>c) else c;
        <= ac_max when (a>b) else bc_max;
max
-- ou
\max \le a \text{ when } ((a>b) \text{ and } (a>c)) \text{ else}
c when (a>b) else
b when (b>c) else
С;
```

□ Dans l'instruction **if-then-else**, seule la partie **then** est nécessaire → les instructions incomplètes sont autorisées





 \square Si un signal n'est pas affecté par omission, il garde sa valeur précédente \rightarrow des *latchs* sont inférés

```
process(a,b)
begin
if(a=b) then
eq <= '1';
end if;
end process;</pre>
```

```
process(a,b)
begin
if(a=b) then
eq <= '1';
else
eq <= eq;
end if;
end process;</pre>
```

Solution:





```
process(a,b)
begin
if(a=b) then
eq <= '1';
else
eq <= '0';
end if;
end process;</pre>
```





Un autre exemple : comparaison de deux valeurs

```
process(a,b)
begin
if (a>b) then
gt <= '1';
elsif (a=b) then
eq <= '1';
else
lt <= '1';
end if;
end process;
```



Solution 1:

```
process(a,b)
begin
if (a>b) then
gt <= '1';
eq <= '0';
lt <= '0';
elsif (a=b) then
gt <= '0';
eq <= '1';
lt <= '0';
else
gt <= '0';
eq <= '0';
lt <= '1';
end if;
end process;
```

Solution 2:

```
process(a,b)
begin
gt <= '0';
eq <= '0';
lt <= '0';
if (a>b) then
gt <= '1';
elsif (a=b) then
eq <= '1';
else
lt <= '1';
end if;
end process;
```



- □ Dans un process, on utilise l'instruction case à la place de with-select
- □ Tout ce qui est valable pour les instructions séquentielles incomplètes de type if-then-else est également valable pour case

Instructions de boucle

```
for index in loop_range loop
seq_instruction;
end loop;
```

- □ l'intervalle loop_range doit être statique
- Les indices doivent appartenir à l'intervalle (de gauche à droite)



```
library ieee;
use ieee.std_logic_1164.all;
entity bit_xor is
   port(
      a, b: in std_logic_vector(3 downto 0);
      y: out std_logic_vector(3 downto 0)
   );
end bit_xor;
architecture demo_arch of bit_xor
   constant WIDTH: integer := 4;
begin
   process(a,b)
   begin
```



```
for i in (WIDTH-1) downto 0 loop
     y(i) <= a(i) xor b(i);
   end loop;
end process;
end demo_arch;</pre>
```

Un autre exemple d'opération OU exclusif entre bits d'un vecteur :

```
library ieee;
use ieee.std_logic_1164.all;
entity reduced_xor_demo is
   port(
        a: in std_logic_vector(3 downto 0);
        y: out std_logic
```



```
);
end reduced_xor_demo;
architecture demo_arch of reduced_xor_demo is
   constant WIDTH: integer := 4;
   signal tmp: std_logic_vector(WIDTH-1 downto 0);
begin
   process(a,tmp)
   begin
      tmp(0) \le a(0); -- boundary bit
      for i in 1 to (WIDTH-1) loop
         tmp(i) \le a(i) xor tmp(i-1);
      end loop;
   end process;
```



```
y <= tmp(WIDTH-1);
end demo_arch;</pre>
```

- □ "Dérouler" la boucle à réaliser
- □ A utiliser avec modération pour des instructions répétitives
- □ Exemple : opérations sur des bits d'un vecteurs

```
y(3) <= a(3) xor b(3);
y(2) <= a(2) xor b(2);
y(1) <= a(1) xor b(1);
y(0) <= a(0) xor b(0);
```

```
tmp(0) <= a(0);
tmp(1) <= a(1) xor tmp(0);
tmp(2) <= a(2) xor tmp(1);
tmp(3) <= a(3) xor tmp(2);
y <= tmp(3);</pre>
```



- □ Les instructions concurrentes
 - s'inspirent du matériel
 - ▷ sont claires et simple d'utilisation et peuvent être plaquées sur une structure matérielle
- □ Les instructions séquentielles
 - ▷ l'objectif est de décrire le comportement d'une structure matérielle
 - plus flexibles
 - peuvent être difficilement synthétisable
 - risque d'utilisation incorrecte pour la synthèse
- □ Penser matériel (*Think HW!*)
- Conception matérielle : différent d'une simple conversion d'un programme C vers VHDL





SOMMAIRE

- Types d'objets
- Process
- Circuits séquentiels
- Utilisation de la carte FPGA





- □ Combinatoire vs séquentiel
 - Dans un circuit séquentiel, la ou les sorties sont une fonction des entrées et des états précédents des sorties
- □ Les principaux circuits séquentiels :
 - \triangleright un verrou D (*D latch*)
 - une bascule D (D flip-flop)
 - une mémoire





- □ Un verrou D est sensible au niveau de l'horloge
- □ Une bascule D est sensible au front (montant ou descendant) d'horloge

d	q
С	

С	q*
0	q
1	d

d	q
> clk	

clk	q*
0	q
1	q
₹	d

(b) pos-edge triggered D FF

(a) D latch

	clk	q*
d q	0	q
⊃ > clk	1	q
	Ł	d

d q > clk reset


reset	clk	q*
1	-	0
0	0	q
0	1	q d
0	₹	d

(c) neg-edge triggered D FF

(d) D FF with asynchronous reset












- □ Timing d'une bascule D
- □ setup, hold, clock-to-q








- □ Une bascule D ou un verrou D peuvent être réalisé à partir de portes logiques élémentaires
- Il s'agit de circuits combinatoires bouclés dont la conception est délicate (ils sont sensibles aux délais)
- On ne devrait pas les synthétiser à bas niveau from scratch
- On préférera les cellules prédéfinies ou inférées automatiquement







Un verrou D sensible à l'état haut





```
library ieee;
use ieee.std_logic_1164.all;
entity dlatch is
   port(
      c: in std_logic;
      d: in std_logic;
      q: out std_logic
   );
end dlatch;
architecture arch of dlatch is
begin
   process(c,d)
   begin
```





Une bascule D sensible au front montant de l'horloge

```
library ieee;
use ieee.std_logic_1164.all;
entity dff_1 is
   port(
        clk: in std_logic;
        d: in std_logic;
        q: out std_logic
```





```
end dff_1;
architecture arch of dff_1 is
begin
   process(clk)
   begin
      if (clk'event and clk='1') then
      -- if rising_edge(clk) then
         q \le d;
      end if;
   end process;
end arch;
```

