## SOMMAIRE

- 6 Mémoires internes au FPGA
  - Mémoires internes au FPGA



## ROM

- □ Les FPGA des familles Cyclone (I) étaient les derniers à inclure des ROM totalement asynchrones (adresses et données)
- Depuis les Cyclones II, les adresses sont nécessairement synchrones
- □ Les données peuvent être synchrones ou asynchrones
- □ Le contenu est précisé par un fichier .mif ou .hex explicite ou généré par une fonction VHDL
- □ Il existe une version double port, permettant de lire simultanément le contenu à deux adresses distinctes



## ROM: CRÉATION PAR ASSISTANT

## **GRAPHIQUE**


- □ Pour pouvoir créer une ROM de façons graphique il faut au préalable créer un fichier d'initialisation du contenu (requis par l'outil)
- $\square$  Créer un nouveau fichier d'initialisation File  $\to$  New  $\to$  Memory Initialization File
- $\square$  Choisir 1024 mots de 10 bits
- □ Enregistrer sous montestrom.mif
- □ Clic droit dans le tableau crée Custom Fill Cells
- $\hfill \square$ Remplir par exemple avec un compteur partant de 0
- $\square$  On peut alors démarrer l'assistant de création de composants Tools  $\rightarrow$  MegaWizard Plug-in Manager
- □ Choisir une mémoire de type ROM: 1-PORT et créer un nouveau composant VHDL nommé montestrom.vhd





# ROM : CRÉATION PAR ASSISTANT GRAPHIQUE

CONFIGURATION GÉNÉRALE








## ROM: CRÉATION PAR ASSISTANT **GRAPHIQUE**

CONFIGURATION








## ROM: CRÉATION PAR ASSISTANT GRAPHIQUE

CONFIGURATION










## ROM : CRÉATION PAR ASSISTANT GRAPHIQUE

CONFIGURATION






S. Jovanović et Y. Berviller • Télécom Nancy • Spécification des CI • 30 mars 2016



## ROM: CRÉATION PAR MODÈLE VHDL







## ROM: CRÉATION PAR MODÈLE VHDL

```
entity single_port_rom is
   generic
     DATA WIDTH : natural := 8:
      ADDR_WIDTH : natural := 8
   );
  port
      clk
               : in std_logic;
      addr : in natural range 0 to 2**ADDR_WIDTH - 1;
            : out std_logic_vector((DATA_WIDTH -1) downto 0)
   );
end entity:
architecture rtl of single_port_rom is
   -- Build a 2-D array type for the RoM
   subtype word_t is std_logic_vector((DATA_WIDTH-1) downto 0);
   type memory_t is array(2**ADDR_WIDTH-1 downto 0) of word_t;
   function init_rom
      return memory_t is
```





## ROM: CRÉATION PAR MODÈLE VHDL

```
variable tmp : memory_t := (others => (others => '0'));
   begin
      for addr_pos in 0 to 2**ADDR_WIDTH - 1 loop
         -- Initialize each address with the address itself
         tmp(addr_pos) := std_logic_vector(to_unsigned(addr_pos,
    DATA_WIDTH));
      end loop;
      return tmp;
   end init rom:
   -- Declare the ROM signal and specify a default value. Quartus II
   -- will create a memory initialization file (.mif) based on the
   -- default value.
   signal rom : memory_t := init_rom;
begin
   process(clk)
   begin
   if(rising_edge(clk)) then
      q <= rom(addr);
   end if:
   end process;
end rtl;
```





## ROM : CRÉATION PAR MODÈLE VHDL





## SOMMAIRE

- Processeur
  - Processeur



#### Introduction

Un processeur minimaliste de caractéristiques suivantes :

- □ Unité arithmétique et logique (ALU) d'une largeur de 16 bits (addition, chargement et maintien)
- Les instructions sont codées sur 16 bits et leurs adresses sur 7 bits.
- □ Les données sont codées sur 16 bits et occupent 128 adresses.

Le jeu d'instruction :

Mnémonique	Opcode	Description
load MEM	$00000010d_7d_6d_1d_0$	charge l'accu avec le mot d'adresse d[70]
store MEM	$00000001d_7d_6d_1d_0$	écrit le contenu de l'accu à l'adresse d[70]
add MEM	$00000000d_7d_6d_1d_0$	ajoute l'accu au contenu de d[70]
jump ADR	$000000110d_6d_5d_1d_0$	charge le compteur PC avec l'adresse d[60]




#### Introduction

Chaque instruction se décompose en 3 phases (trois cycles machine) :

- □ Recherche d'instructions (Fetch) : lecture de l'instruction pointée par PC et stockage dans le registre d'instructions (IR).
- Décodage d'instructions (Decode) : détermination du type d'instruction et recherche des opérandes.
- □ Exécution (Execute) : réalisation des opérations et stockage éventuel des résultats.



#### Introduction





#### INTRODUCTION

#### Ressources nécessaires:

- □ La mémoire programme (ROM) comporte 128 mots de 16 bits.
- □ La mémoire de données (RAM) comporte 128 mots de 16 bits.
- □ Le compteur programme (PC) 7 bits stocke l'adresse de l'instruction suivante à traiter.
- □ Le registre d'instructions (IR) 16 bits stocke l'instruction (et l'opérande) en cours.
- □ Le PC qui est un registre qui peut être incrémenté ou chargé avec IR[6..0].



#### Introduction

- □ Une unité arithmétique et logique (ALU) qui traite 2 mots de 16 bits et fournit un résultat sur 16 bits.
- □ Un accumulateur (registre 16 bits) qui stocke les résultats de l'ALU.
- □ L'ALU opère sur le contenu de l'accumulateur et les 16 bits de la RAM ou de la ROM.
- □ La seule source d'écriture des données est l'accumulateur.


#### Le décodeur d'instructions :

□ A partir des opcodes (IR) et de la phase d'exécution il fournit les signaux de contrôle permettant aux ressources d'exécuter l'instruction.





#### SCHÉMA COMPLET





## ROM CONTENU

```
tmp(0):= x"0210"; -- CHARGE l'accu avec MEM(0x10)
tmp(1):= x"0011"; -- AJOUTE MEM(0x11) à l'accu
tmp(2):= x"0185"; -- STOCKE l'accu à l'adresse 0x85
tmp(3):= x"0285"; -- CHARGE l'accu avec MEM(0x85) pour
    vérifier le résultat: 0xFFFF
tmp(4):= x"0304"; -- JUMP à l'adresse 4 (boucle
    infinie)
tmp(16#10#):= x"AAAAA"; -- Donnée à l'adresse 0x10
tmp(16#11#):= x"5555"; -- Donnée à l'adresse 0x11
    return tmp;
```





#### EXERCICE

#### MICROPROCESSEUR MINIMALISTE

- Réalisez le décodeur d'instruction de ce processeur. Déterminez le type de la machine à utiliser (justifiez votre réponse).
- Testez votre décodeur d'instruction pour chacune des instructions de ce processeur.
- Réalisez complètement le processeur présenté
- 1 Initialisez la ROM avec le contenu du programme ci-dessus
- Vérifiez en simulation le bon fonctionnement du processeur

