EXEMPLE TRIVIAL : PORTE OU-EXCLUSIF

TESTBENCH

- \square Quartus peut aussi générer un modèle de testbench : Processing \Rightarrow Start \Rightarrow Start Testbench Template Writer
- Cela crée un fichier .vht (dans le dossier modelsim) qu'il faut compléter puis spécifier en tant que testbench comme vu précédemment
- □ Dans tous les cas on doit obtenir un résultat de simulation du type suivant :

** Note: OK!

Time: 90 ns Iteration: 0 Instance: /portexor_tb




SOMMAIRE

- 4 VHDL: utilisation du langage
 - Description des fonctions combinatoires usuelles
 - Types de données



FONCTION ET SPÉCIFICATIONS

- Choix «d'affectation» en fonction de la valeur d'un sélecteur (mot binaire)
- Équivaut à structure conditionnelle (ou choix multiples)
- Sortie = valeur (entrée dont le numéro est le sélecteur)
- $\{entree_0; entree_1;; entree_{N-1}\}$: entiers d'entrée
- sélecteur : entier (nb bits = $Sup[Log_2(N)]$)
- Sortie = $entree_{selecteur}$





S. Jovanović et Y. Berviller • Télécom Nancy • Spécification des CI • 25 janvier 2016

DESCRIPTION VHDL

```
library ieee;
use ieee.std_logic_1164.all;
entity Multiplexeur is
port(
     INO,IN1,IN2,IN3: in std_logic_vector(7 downto
   0):
     Selecteur
                     : in std_logic_vector(1 downto
   0):
     Sortie
                    : out std_logic_vector(7 downto
   0));
end Multiplexeur;
architecture ConcSelect of Multiplexeur is
begin
```





DESCRIPTION VHDL

```
with Selecteur select
Sortie <= INO when "00",
     IN1 when "01",
     IN2 when "10".
     IN3 when "11",
     INO when others;
end ConcSelect;
```


□ le cas Others n'est pas nécessaire ici pour la synthèse






Vue du niveau transfert de registres (RTL)

- Après compilation: Processing \Rightarrow Start compilation (Ctrl-L)
- □ Affichage de la vue $RTL : Tools \Rightarrow$ Netlist Viewers \Rightarrow RTL viewer
- On note l'utilisation d'une primitive multiplexeur 1 bit








Vue du niveau cellules FPGA

- Généralement pas utilisé, ici but pédagogique
- Affichage de la vue $FPGA : Tools \Rightarrow$ Netlist Viewers \Rightarrow Technology Map Viewer (Post-Mapping)








Vue du niveau cellules FPGA

- Généralement pas utilisé, ici but pédagogique
- □ Affichage de la vue $FPGA : Tools \Rightarrow$ Netlist Viewers \Rightarrow Technology Map Viewer (Post-Fitting)
 - On note le placement différent des entrées sur chaque cellule différence avec Post-Maping)







Instruction case

```
library ieee;
use ieee.std_logic_1164.all;
entity Multiplexeur is port(
     INO,IN1,IN2,IN3: in std_logic_vector(7 downto 0);
     Selecteur :
                      in std_logic_vector(1 downto 0);
     Sortie :
                      out std_logic_vector(7 downto
   0));
end Multiplexeur;
architecture ArchCase of Multiplexeur is begin
   process(Selecteur, INO, IN1, IN2, IN3)
   --process(all) -VHDL 2008
   begin
      case Selecteur is
```





INSTRUCTION case

```
when "00" => Sortie <= INO;</pre>
         when "01" => Sortie <= IN1;
         when "10" => Sortie <= IN2;
         when "11" => Sortie <= IN3;
         when others => Sortie <= (others => '0'):
      end case;
   end process;
end ArchCase;
```





INSTRUCTION if-end if

```
library ieee;
use ieee.std_logic_1164.all;
entity Multiplexeur is port(
     INO,IN1,IN2,IN3: in std_logic_vector(7 downto 0);
     Selecteur :
                      in std_logic_vector(1 downto 0);
     Sortie :
                      out std_logic_vector(7 downto
   0));
end Multiplexeur;
architecture ArchIf of Multiplexeur is begin
   process(Selecteur, INO, IN1, IN2, IN3)
   --process(all) -VHDL 2008
   begin
      if Selecteur = "00" then
```





INSTRUCTION if-end if

```
Sortie <= INO;
      elsif Selecteur = "01" then
         Sortie <= IN1;
      elsif Selecteur = "10" then
         Sortie <= IN2;
      elsif Selecteur = "11" then
         Sortie <= IN3;
      else
         Sortie <= (others => '0');
           end if:
   end process;
end ArchIf;
```

□ Recompiler le design



INSTRUCTION if-end if

- Visualiser la netlist RTL
- Quelle est la différence par rapport à l'architecture utilisant with-select on case?



Vue du niveau transfert de registres (RTL)

