

中国科学院大学

《计算机组成原理(研讨课)》实验报告

姓名 钱宸玮 学号 2024K8009929010 专业 计算机科学与技术
实验项目编号 1 实验名称 基本功能部件设计

- 注 1: 撰写此 Word 格式实验报告后以 PDF 格式保存 SERVE CloudIDE 的 `/home/serve-ide/cod-lab/reports` 目录下(注意: reports 全部小写)。文件命名规则: `prjN.pdf`, 其中 `prj` 和后缀名 `pdf` 为小写, `N` 为 1 至 4 的阿拉伯数字。例如: `prj1.pdf`。PDF 文件大小应控制在 5MB 以内。此外, 实验项目 5 包含多个选做内容, 每个选做实验应提交各自的实验报告文件, 文件命名规则: `prj5-projectname.pdf`, 其中“-”为英文标点符号的短横线。文件命名举例: `prj5-dma.pdf`。具体要求详见实验项目 5 讲义。
- 注 2: 使用 `git add` 及 `git commit` 命令将实验报告 PDF 文件添加到本地仓库 master 分支, 并通过 `git push` 推送到实验课 SERVE GitLab 远程仓库 master 分支(具体命令详见实验报告)。
- 注 3: 实验报告模板下列条目仅供参考, 可包含但不限定如下内容。实验报告中无需重复描述讲义中的实验流程。

一、 逻辑电路结构与仿真波形的截图及说明(比如 Verilog HDL 关键代码段 {包含注释} 及其对应的逻辑电路结构图 {自行画图, 推荐用 PPT 画逻辑结构框图后保存为 PDF, 再插入到 L^AT_EX. 中}、相应信号的仿真波形和信号变化的说明等)

• 寄存器堆设计。

定义一个有每个元素都是 32 位二进制数的向量, 有 32 个元素的数组作为寄存器堆(32*32)的主体:

```
reg [31:0] data [0:31];
```

处理 0 号寄存器时, 若写入 0 号寄存器则拒绝写入, 若读取 0 号寄存器则按规范读出 0。

```
if(waddr != 32'b0)begin...
```

```
assign rdata1 = (raddr1 == 32'b0) ? 32'b0 : data[raddr1];
```

```
assign rdata2 = (raddr2 == 32'b0) ? 32'b0 : data[raddr2];
```

按照“同步信号”的要求, always 块的敏感变量只有 `clk`, 写使能信号在内部同步工作。

```
always@(posedge clk) begin...
```

```
if(wen == 1'b1)begin...
```

运行仿真后, 产生的波形图如下:




图 1: 寄存器堆仿真波形图

逻辑电路结构如下:




图 2: 寄存器堆逻辑结构图

• ALU 设计。

使用多目运算符的嵌套来构建多路选择器,根据 ALUop 来对操作数进行对应的运算。

```
assign Result =
```

```
(ALUop == 3'b000) ? AND :
```

```
(ALUop == 3'b001) ? OR :
```

```
(ALUop == 3'b010 || ALUop == 3'b110) ? ADD_SUB :
```

```
(ALUop == 3'b111) ? SLT :
```

```
32'b0;
```

根据共用一套加法器的要求,定义运算结果 $\{\text{Carryout}, \text{ADD_SUB}\} = A + \text{realB} + \text{cin}$, 其中 realB 在减法/比较运算时为 B 取反,在加法运算时为 B; cin 在减法/比较运算时为 1,在加法运算时为 0,模拟补码运算的“取反加 1”操作。

处理 Overflow 时,通过运算结果的符号位来判断是否发生溢出。

处理 Carryout 时,通过与运算结果拼接模拟进位来判断是否发生溢出。

运行仿真后,产生的波形图如下:



图 3: ALU 仿真波形图

逻辑电路结构如下:




图 4: ALU 逻辑结构图

二、 实验过程中遇到的问题、对问题的思考过程及解决方法(比如 RTL 代码中出现的逻辑 bug,逻辑仿真和 FPGA 调试过程中的难点等)

• 寄存器堆设计问题。

寄存器堆的设计较为顺利,主要问题是关于 0 号寄存器的处理。该寄存器不能被写入,故需要在写入之前检查写入地址;读出时必须为 0,故需要在读出前检查读出地址。

• ALU 设计问题。

设计 ALU 时,主要的问题是如何只用 assign 完成各种运算。对于减法,可使用补码运算;对于比较 (SLT),则可以通过 $A-B$ 的符号位以及是否有溢出来判断 A 和 B 的大小。为完成使用同一套加法器的要求,需要使用全加器同时处理 Carryout 和加/减法结果,将 Carryout 视为进位,定义 cin;若为加法则直接将 A,B 相加,若为减法则使用补码运算规则。

另外,关于 Carryout 和 Overflow 的“无意义”,应理解为不调用这些值时它们的数值可取任意值,其取值无关紧要。

三、 对讲义中思考题(如有)的理解和回答

本次实验无思考题。

四、 实验所耗时间

在课后,你花费了大约 3 小时完成此次实验。