5级流水线CPU

▼ 5级流水线CPU

- 一、实验目的
- 二、实验要求
- 三、实验内容
- 四、实验原理
- ▼五、实验过程与纪录
 - 指令集
 - 项目结构
 - ▼ 设计思路
 - 1. IF阶段 (instruction fetch)
 - 2. ID阶段 (instruction decode)
 - 3. EX阶段 (execute)
 - 4. MEM阶段 (memory)
 - 5. WB阶段 (write back)
 - 6. 流水线寄存器 (pipeline register)
 - 7. 协处理器 0 (coprocessor 0)
 - 8. 硬件中断程序
 - 9. 仿真
 - 10. 开发板烧录
- 六、实验总结

一、实验目的

- 1. 熟悉流水线CPU的设计与实现
- 2. 熟悉中断的处理流程
- 3. 熟悉硬件程序的设计与实现

二、实验要求

- 1. 在Vivado中设计并实现一个5级流水线CPU,能够运行mips指令集的子集
- 2. 能够处理中断请求,包括硬件中断与软件中断。
- 3. 实现开发板的烧录,使开发板能够运行冒泡排序程序,同时能够通过拨码开关输入数据,通过LED显示数据,通过按键进行数据的切换、排序、确认等操作。

三、实验内容

- 1. 设计并实现一个5级流水线CPU,能够运行mips指令集的子集
- 2. 编写硬件中断程序,将其转换为bin文件后导入到开发板中
- 3. 将导入了排序程序的CPU烧录到FPGA中,利用开发板上的按键控制CPU的运行,观察开发板输出的变化,验证设计的实践正确性

四、实验原理

5级流水线cpu与单周期cpu的区别主要在于流水线的划分,以及数据冒险的处理。同时,相较于我之前 所写的单周期cpu,这次我还加入了中断处理的功能,并扩充了cpu的指令集。具体见下文。

五、实验过程与纪录

指令集

这次我设计的是一个5级流水线cpu,指令集仿用mips指令集,共计48条指令,如下:

```
2 wire type_r;
3 wire inst add, inst addu, inst sub, inst subu;
4 wire inst_slt, inst_sltu, inst_and, inst_or, inst_nor, inst_xor;
5 wire inst_sll, inst_srl, inst_sra, inst_sllv, inst_srlv, inst_srav;
6 wire inst_jr, inst_jalr;
8 wire inst_syscall;
   wire inst_teq, inst_tne, inst_tge, inst_tgeu, inst_tlt, inst_tltu;
14 wire inst_addi, inst_addiu, inst_beq, inst_bne;
   wire inst_sltiu, inst_andi, inst_ori, inst_xori;
   wire inst_lui, inst_lw, inst_sw;
   wire inst_teqi, inst_tnei, inst_tgei, inst_tgeiu, inst_tlti, inst_tltiu;
   wire inst_j, inst_jal;
  // Coprocessor instructions
27 wire inst_mtc0, inst_mfc0;
   wire inst_eret;
32 wire inst nop;
```

其中比较特殊的包含1条空指令 nop , 12条自陷指


令 teq 、 tne 、 tge 、 tgeu 、 tlt 、 tltu 、 teqi 、 tnei 、 tgei 、 tgeiu 、 tlti 、 tltiu ,两条协 处理器指令 mfc0 、 mtc0 ,以及系统调用 syscall ,中断返回 eret 。

项目结构

文件结构结构如下:


```
tree pipelined_cpu/
pipelined_cpu/
       synth_1.xdc
       testbench.v
    src
      alu.v
      - branch_judge.v
      - button.v
      clk_div.v
      control.v
      - cp0.v
      - cpu_top.v
      - data_memory.v
      - definitions.v
      display.v
      extend.v
      forwarding_unit.v
      - instruction_memory.v
      - io_memory.v
       mux.v
       npc.v
       pc.v
       reg_ex_mem.v
      reg_id_ex.v
      reg_if_id.v
       register_file.v
       reg_mem_wb.v
       stall_unit.v
       top.v
    tbcode
      data_memory.txt
      - instructions.coe
      instructions.txt
      register.txt
```

包含了硬件各个模块与cpu的电路设计图如下:



设计思路

设计图 (由于接线比较复杂,这里只给出了模块与阶段之间的关系):



与书上给出的示例一样,我同样将流水线分为 IF 、 ID 、 EX 、 MEM 、 WB 五个阶段

1. IF阶段 (instruction fetch)

这一阶段包含了三个模块:

- pc (program counter)
- npc (new program counter)
- instruction_memory (instruction memory)

其中 pc 模块用于存储if阶段的指令地址; npc 模块实际是个能够进行简单计算的多选器,用于计算下一条指令的地址; instruction_memory 模块用于存储指令。

2. ID阶段 (instruction decode)

id阶段包含了以下模块:

- control (control unit)
- extend (sign extend unit)
- registe_file (register file)
- forwarding_unit (forwarding unit)
- stall_unit (stall unit)
- alu_src_mux (ALU source mux)
- forwarding_mux_A (forwarding mux A)
- forwarding_mux_B (forwarding mux B)
- reg_dst_mux (register destination mux)
- branch_judge (branch judge unit)

control 模块用于识别指令并以此产生相应的模块控制信号;

extend 模块用于对指令的立即数进行扩展,由 control 单元给出扩展的类型;

register_file 包含32个通用寄存器 gpr,能够处理数据的读写;

forwarding_unit 用于生成旁路选择控制信号,控制旁路选择

器 forwarding_mux_A 和 forwarding_mux_B , 从而实现不同阶段数据间的旁路;

stall_unit 用于生成阻塞信号;

alu_src_mux 用于选择ALU的第二个输入数据;

reg_dst_mux 用于选择写入数据的目的寄存器;

branch_judge 用于判断分支跳转的条件。

另外需要提一下的是,协处理器 cp0 中数据的读出,也就是 mfc0 指令的阶段同样也被我放在了id阶段中处理。这样做的好处是能够将与协处理器相关的数据冒险并入到 fowarding_unit 与 stall_unit 中一并处理。具体可以查看配套的实现代码。

可见所涉及的模块比较多,这是由于我将分支与跳转判断提前到了id阶段。分支跳转判断的提前可以将分支延迟槽缩小至1,从而能够一定程度上提高流水线的效率。但由于分支判断的提前意味着id阶段与exe阶段、mem阶段、wb阶段之间会出现新的数据冒险,从而需要在id阶段引入额外的冒险处理单元。

id阶段的数据冒险判断条件如下:

数据旁路

```
assign forward_A = (ex_mem_regwrite && ex_mem_regdst != `REG_0_ADDR && ex_mem_regdst == if_id_rs) ? 2'b10 :

(mem_wb_regwrite && mem_wb_regdst != `REG_0_ADDR && mem_wb_regdst == if_id_rs) ? 2'b01 : 2'b00;

assign forward_B = (ex_mem_regwrite && ex_mem_regdst != `REG_0_ADDR && ex_mem_regdst == if_id_rt) ? 2'b10 :

(mem_wb_regwrite && mem_wb_regdst != `REG_0_ADDR && mem_wb_regdst == if_id_rt) ? 2'b01 :

(if_id_cp0read && ex_mem_cp0write && ex_mem_regdst == if_id_rd) ? 2'b10 :

(if_id_cp0read && mem_wb_cp0write && mem_wb_regdst == if_id_rd) ? 2'b01 : 2'b00;
```

阻塞

同时,这里给出部分指令所涉及到的控制信号(不包括中断指令与协处理器指令):

```
/** R-Type **/
/*
    instruction | RegWrite | RegDst | RegSrc | ALUOp | ALUSrc | MemWrite | MemRead | Branch | Ju
                                            ALU
                                                       ADD
                                                                            0
    add
                                   rd
                                                                                                   0
    addu
                        1
                                   rd
                                            ALU
                                                       ADD
                                                                 0
                                                                            0
                                                                                         0
                                                                                                   0
                        1
                                            ALU
                                                       SUB
                                                                 0
                                                                             0
                                                                                                   0
    sub
                                   rd
                                            ALU
                                                       SUB
    subu
                        1
                                   rd
                                                                 0
                                                                            0
                                                                                         0
                                                                                                   0
    slt
                                            ALU
                                                       SLT
                                                                             0
                                                                                         0
                        1
                                   rd
                                                                 0
                                                                                                   0
    sltu
                                            ALU
                                                       SLT
                                                                             0
                        1
                                   rd
                        1
                                   rd
                                            ALU
                                                       AND
                                                                 0
                                                                            0
                                                                                         0
                                                                                                   0
    and
                                            ALU
                                                       OR
                                                                 0
                                                                             0
                                                                                         0
                                                                                                   0
    or
                        1
                                   rd
                                            ALU
                                                       NOR
                                                                 0
    nor
                        1
                                   rd
                                                                             0
                                                                                                   0
                                                       XOR
                        1
                                            ALU
                                                                            0
                                                                                                   0
    xor
                                   rd
                                                                 0
                                                                                         0
    s11
                                            ALU
                                                       SLL
                                                                             0
                        1
                                   rd
                                                                 0
                                                                                         0
                                                                                                   0
    srl
                        1
                                            ALU
                                                       SRL
                                   rd
                                                                 0
                                                                            0
                                                                                         0
                                                                                                   0
                                            ALU
                                                       SRA
                                                                 0
                                                                            0
                                                                                         0
                                                                                                   0
                        1
                                   rd
    sra
                                            ALU
                                                       SLLV |
    sllv
                        1
                                                                 0
                                                                            0
                                                                                         0
                                                                                                   0
                                   rd
    srlv
                                            ALU
                                                       SRLV |
                        1
                                   rd
                                                                 0
                                                                            0
                                                                                         0
                                                                                                   0
                                            ALU
                                                       SRAV
                                                                            0
                                                                                         0
                        1
                                   rd
                                                                 0
                                                                                                   0
    srav
    jr
                        0
                                                                 0
                                                                            0
                                                                                                   0
                                   Х
                                            Х
                                                       Х
                               | 31($ra)|
                                            PC+8
                                                                 0
                                                                            0
                                                                                         0
                                                                                                   0
    jalr
                        1
                                                       Х
*/
/** I-Type **/
/*
    instruction | RegWrite | RegDst | RegSrc | ALUOp | ALUSrc | MemWrite | MemRead | Branch | Ju
    addi
                        1
                                   rt
                                            ALU
                                                       ADD
                                                                 1
                                                                            0
                                                                                                   0
    addiu
                        1
                                   rt
                                            ALU
                                                       ADD
                                                                 1
                                                                            0
                                                                                         0
                                                                                                   0
    sltiu
                        1
                                   rt
                                            ALU
                                                       SLT
                                                                 1
                                                                             0
                                                                                                   0
                                            ALU
                                                       AND
                                                                 1
    andi
                        1
                                   rt
                                                                            0
    ori
                        1
                                   rt
                                            ALU
                                                       OR
                                                                 1
                                                                            0
                                                                                         0
                                                                                                   0
                                                       XOR
                                                                            0
                                                                                         0
    xori
                        1
                                   rt
                                            ALU
                                                                 1
                                                                                                   0
                                                       ADD
    lui
                        1
                                   rt
                                            ALU
                                                                 1
                                                                            0
                                                                                                   0
                        1
                                            MEM
                                                       ADD
                                                                 1
                                                                            0
                                                                                         1
                                                                                                   0
    lw
                                   rt
                                                       ADD
    SW
                        0
                                   Х
                                            MEM
                                                                 1
                                                                             1
                                                                                         0
                                                                                                   0
    beq
                        0
                                                                 0
                                                                            0
                                                                                                   1
                                   Х
                                            Х
                                                       Х
                        0
                                                                 0
                                                                            0
                                                                                         0
                                                                                                   1
    bne
                                   Х
                                            Х
                                                       Х
*/
/** J-Type **/
/*
```

	instruction	1	RegWrite		RegDst		RegSrc	-	ALU0p		ALUSrc		MemWrite		MemRead		Branch	Jı
	j	 	0		x	· 	x		x	 	0		0	 	0	 	0	
	jal	1	1		31(\$ra)	PC+8		x	1	0		0		0		0	
*/																		

3. EX阶段 (execute)

exe阶段包含了以下模块:

• alu (algorithm logic unit)

exe阶段只有一个模块,即alu模块,用于进行算术逻辑运算。另外提一下,对于某些不需要使用alu模块进行数据计算的指令,其数据同样需要经过alu模块,不做任何处理,最终以alu模块的输出作为数据的输出。这样做的好处是提高指令处理的一致性,从而能够减少数据冒险处理的复杂度。

4. MEM阶段 (memory)

mem阶段包含了以下模块:

- data_memory (data memory)
- io_memory (io memory)

data_memory 模块用于存储数据,同时也用于处理 lw 和 sw 指令; io_memory 模块中包含了与外设的直接接口,以及一部分缓存空间,如下:

address	function
0	display
1	LED
2	switch
3	button
4	buffer

具体的实现可以查看配套代码。

我采用了统一编址的方式访问外设。这样做的好处是能将访存指令与io访问统一起来,从而使程序的执行显得更为自然。

同时,在mem阶段中, cp0 将会完成对中断的处理,并且产生相应的中断信号,使cpu转到中断处理程序中执行。将中断处理固定在mem阶段能够便于实现cpu的精确异常,降低cpu的复杂度。

5. WB阶段 (write back)

wb阶段包含了以下模块:

reg_src_mux (register source mux)

这个阶段涉及到了寄存器堆以及协处理器的数据写回。 reg_src_mux 模块用于选择写入寄存器的数据的来源。

6. 流水线寄存器 (pipeline register)

流水线寄存器用于存储流水线各个阶段的数据,同时也用于控制流水线的数据传递。我使用4个流水线寄存器,分别为:

- reg_if_id (instruction fetch / instruction decode)
- reg id ex (instruction decode / execute)
- reg_ex_mem (execute / memory)
- reg_mem_wb (memory / write back)

对于指令的清空以及停顿实际上为控制信号控制流水线进行处理。

7. 协处理器 0 (coprocessor 0)

cp0是一个比较特殊的模块,它主要用于处理异常、中断、系统调用等,也即是系统控制。

标准准的cp0包含32个辅助其工作的寄存器,我在这里给出我使用到的部分寄存器的功能:

Count (id 9)

Bit	31-0
标志名	Count

Count 寄存器用于存储当前的时钟周期数,可读可写,通常配合 Compare 寄存器使用,用于实现定时器。

Compare (id 11)

Bit	31-0
标志名	Compare

Compare 寄存器用于存储定时器的比较值,可读可写,通常配合 Count 寄存器使用,用于实现定时器。 当 Count 寄存器的值与 Compare 寄存器的值相等时,将会产生时钟中断信号,这个中断会一直保持,直 到有新的值写入 Compare 寄存器。

Status (id 12)

Bit	31-28	27	26	25	24-23	22	21	20	19
标志名	CU3-CU0	RP	R	RE	0	BEV	TS	SR	NMI
Bit	18-16	15-8	15-8		4	3	2	1	0
标志名	0	IM7-IM0	IM7-IM0		UM	R	ERL	EXL	IE

Status 寄存器用于存储cpu的状态,可读可写,其中包含了一些控制cpu运行的控制位,如下:

- CU3 CU0: 用于控制协处理器的使能,由于我只使用了 cp0,因此只需要将 CU0 置为1即可
- IM7 IM0 : (interrupt mask) , 0表示屏蔽中断, 1表示允许中断。其中 IM7 IM2 用于控制硬件中断, IM1 IM0 用于控制软件中断。中断能否被处理器相应是由 Status 寄存器与 Cause 寄存器共同决定的,唯有当 Status 寄存器中的 IM 位与 Cause 寄存器中的 IP 位同时为1时,相应中断才会被处理器相应。
- UM: (user mode), 0表示内核态, 1表示用户态。我在本次实现中没有区分内核态与用户态, 因此将 UM 置为0即可。
- EXL: (exception level), 0表示正常运行, 1表示异常处理。当 EXL 为1时, cpu将会跳转到异常处理程序中执行, 同时处理器将进入内核模式, 直到异常处理程序执行完毕, EXL 才会被清零。
- IE: (interrupt enable) , 表示能否相应中断。

Cause (id 13)

Bit	31	30	29-28	27	26	25-24	23	22	21-16	
标志名	BD	R	CE	DC	PCI	0	IV	WP	0	
Bit	15-10			9-8		7	6-2		1-0	
标志名	IP[7:2]			IP[1:0	1 1 1 1 1 1	0	ExcC	ExcCode		

Cause 寄存器主要纪录最近一次异常的类型,同时也控制软件的中断请求。

- BD: (branch delay), 0表示异常发生在分支延迟槽中, 1表示异常发生在分支延迟槽之外。
- IP7 IP0: (interrupt pending), 0表示无中断请求, 1表示有中断请求。其中 IP7 IP2 用于控制硬件中断, IP1 IP0 用于控制软件中断。中断能否被处理器相应是由 Status 寄存器与 Cause 寄存器共同决定的,唯有当 Status 寄存器中的 IM 位与 Cause 寄存器中的 IP 位同时为1时,相应中断才会被处理器相应。
- ExcCode: (exception code),用于纪录最近一次异常的类型,我的实现如下:

```
// Exception Code
2 `define EXC_TYPE_LENGTH 5
 `define EXC_TYPE_DEFAULT 5'b00000
 `define EXC_TYPE_INT 5'b00000
 `define EXC_TYPE_SYS 5'b01000
6 `define EXC_TYPE_RI 5'b01010
7 `define EXC_TYPE_OV 5'b01100
8 `define EXC_TYPE_TR 5'b01101
  `define EXC_TYPE_ERET 5'b01110
```

EPC (id 14)

EPC 寄存器用于存储最近一次异常的指令地址,可读可写。

Bit	31-0
标志名	EPC

Config (id 16)

Bit	31	30-16	15	14-13	12-10	9-7	6-4	3	2-0
标志名	M	Impl	BE	AT	AR	MT	0	VI	K0

Config 寄存器用于存储cpu的配置信息。

8. 硬件中断程序

为了实现本次实验的要求, 我需要实现以下6个硬件中断程序:

- timer int: 定时器中断,用于显示数据的刷新
- sort int: 当"排序"的按钮被按下时,将处理的数据进行排序
- confirm int: 当"确认"按钮被按下时,将当前拨码开关的数据写入缓存区
- switch int: 当"切换"按钮被按下时,转换显示的数据(当前拨码开关的数据/缓存区的数据)
- nxt int: 当"下一个"的按钮被按下时,将处理的数据转向下一个
- pre int: 当"上一个"的按钮被按下时,将处理的数据转向上一个

程序对应的mips汇编代码如下:

timer int

```
lui $t0, 0x4000
lw $t1, 0x14($t0)
beq $t1, $zero, tmp1
lw $t1, 0x10($t0)
s11 $t1, $t1, 2
add $t1, $t1, $t0
lw $t1, 0x18($t1)
beq $zero, $zero, tmp2
tmp1:
lw $t1, 0x8($t0)
tmp2:
sw $t1, 0x0($t0)
addi $t0, $zero, 0x1000
mtc0 $t0, $11
mtc0 $zero, $9
```

sort int

```
lui $t0, 0x4000
                 # buffer addr
    $t1, 0x10($t0) # array len
addi $tl, $tl, 1
addi $t0, $t0, 0x18 # array address
add $t2, $zero, $zero # i = 0
add $t3, $zero, $zero # j = 0
loop1:
beq $t1, $t2, exit
add $t3, $t2, $zero
100p2:
beq $t1, $t3, loop1
s11 $t4, $t2, 2
sll $t5, $t3, 2
add $t4, $t0, $t4
add $t5, $t0, $t5
    $t7, 0($t4) # arr[i]
    $t8, 0($t5) # arr[j]
lw
slt $t6, $t7, $t8
bne $t6, $zero, tmpl
    $t7, 0($t5)
    $t8, 0($t4)
tmp1:
addi $t3, $t3, 1
bne $t1, $t3, tmp2
addi $t2, $t2, 1
tmp2:
beq $zero, $zero, loop2
exit:
```

confirm int

```
1 lui $t0, 0x4000
2 lw $t1, 0x10($t0)
3 lw $t2, 0x08($t0)
4 sll $t1, $t1, 2
5 add $t1, $t1, $t0
6 sw $t2, 0x10($t1)
```

switch int

```
lui $t0, 0x4000
lw $t1, 0x14($t0)
xori $t1, $t1, 1
sw $t1, 0x14($t0)
```

nxt int


```
1 lui $t0, 0x4000
 2 lw $t1, 0x10($t0)
 3 addi $t2, $zero, Oxf
 4 bne $t1, $t2, tmp
 5 addi $tl, $zero, 0x0
 6 beq $zero, $zero, tmp2
7 tmp:
8 addi $t1, $t1, 0x1
9 tmp2:
10 sw $t1, 0x10($t0)
11 lw $t1, 0x4($t0)
12 sll $tl, $tl, 0xl
13 andi $tl, $tl, Oxffff
14 bne $tl, $zero, tmp3
15 addi $tl, $zero, Oxl
16 tmp3:
17 sw $t1, 0x4($t0)
18
```

pre int


```
1 lui $t0, 0x4000
 2 lw $t1, 0x10($t0)
 3 addi $t2, $zero, 0x0
 4 bne $t1, $t2, tmp
 5 addi $tl, $zero, Oxf
 6 beq $zero, $zero, tmp2
 7 tmp:
 8 addi $t1, $t1, -1
9 tmp2:
10 sw $t1, 0x10($t0)
11 lw $t1, 0x4($t0)
12 srl $tl, $tl, 0xl
13 andi $tl, $tl, Oxffff
14 bne $t1, $zero, tmp3
15 addi $t1, $zero, 0x8000
16 tmp3:
17 sw $t1, 0x4($t0)
18
```

9. 仿真


测式数据冒险:



测试lst中断:



测试nxt中断:




测试sort中断:



从测试结果可以看出,中断处理程序能够正常执行,且能够正确处理中断请求。

10. 开发板烧录

烧录后的效果如下:



显示正常,中断处理正常,能够正常处理中断请求,实现数据的输入、显示、排序、切换等功能。至此,本次实验完成。

六、实验总结

这是一次十分有意义且有趣的实验。通过本次实验我对流水线型的cpu有了更深入的了解,同时也对中断的处理有了更深入的认识。同时,本次实验也让我对硬件程序的设计与实现有了更深入的认识。希望这几次实验的积累能够运用到我以后的开发中。