

△基本概念的理解

填空 选择

代码纠错 简答 设计

△方案/框图/重要参数计算

## 一、现代信号处理电路设计基础

· 现代信号处理电路的基本构成

①信号获取 → ②信号处理 → ③信号传输

· FPGA在现代信号处理电路中的作用, 作为逻辑控制核心, 存储控制核心, 底层运算单元。通常用FPGA进行: ①时钟管理 ②芯片控制 ③数据接口控制 ④底层流水式运算

· FPGA的设计开发流程(书P10)

功能定义/器件选型 → 设计输入 → 功能仿真 → 综合优化

→ (处理能力, 功耗)

在线调试 ← 时序仿真

为什么要?

· TOP-DOWN系统设计思想

根据功能完成系统的顶层设计, 然后逐级细化

## 二、Verilog 电路设计语言

· 现代电路设计的四个层次:

①算法级: 高级语言

②RTL级: 用数据流在寄存器间传输的模式来描述

③门级: 用与、或非门连接来描述

④开关级: 用晶体管和寄存器来描述

· Verilog HDL语言对应的五级

①系统级

②算法级

③RTL级

④门级

⑤开关级

· Verilog 模板 (包含三种定义逻辑功能的方式)

module <顶层模块名>(<输入输出端口>) ; // 使用 always 块定义逻辑功能

output ~

always @( ) begin ... end

input ~

// (3) 元件例化

// (1) 使用 assign 语句定义逻辑功能 <module name> <instance\_name> (port\_list)

wire name1

assign name1 = 表达式

## Verilog 语法注意事项

① 区分大小写

② 所有逻辑功能并发执行，除了 `always` 块中的 `begin ~ end`

## Verilog 变量

Wire 型变量只能在 `assign` 语句中赋值 (可以储存)

reg 型变量  $\rightarrow$  `always` 语句中赋值，且只能在一个 `always` 中赋值 (可以储存)

## Verilog 赋值语句

① 连续赋值: `assign`  $\rightarrow$  Wire 变量，注意此时就是“=”，没有阻塞与非阻塞之说

② 过程赋值: `always`  $\rightarrow$  reg 变量，非阻塞符号: `<=`，阻塞符号: `=`  
 敏感事件只能  $\uparrow$  用 `or` 连接  $\uparrow$  只能赋值 reg 变量  $\uparrow$  在 `end` 结束才赋值  $\uparrow$  与软件编程一样

$\Delta$  例题第三次作业 (阻塞与非阻塞)


$\alpha$  `always` 注意事项 ① 敏感事件列表中，第一个事件可以不用，后面的事件都必须出现在代码中

② 注意 `posedge` 与 `negedge` 与逻辑相适

## 第三章 基本数字电路设计方法

• D 触发器的应用: 移位寄存器实现串并转换与并串转换

串并转换




并串转换:

$k$  bit 并串转换至少需要  $k-1$  个 D 触发器

另一应用: 线性反馈移位寄存器

按照本原多项式表设计伪随机码生成电路

如  $1+x+x^4$  表示  $C_0 = C_1 = C_4 = 1$



## 时钟分频设计 (要掌握 Verilog 代码) 书 P98

用计数器实现

① 偶数  $(2N)$  分频, 用模  $N$  计数器模块, 每当计数器从  $0$  计到  $N-1$  时, 控制输出时钟翻转

②

② 奇数  $(2N+1)$  分频, 用模  $(2N+1)$  计数器, 在  $0 \sim (2N+1)$  之间选取一个  $x$  值, (如 125 倍分频, 选取  $x=62$  或  $63$ ). 当计数器从  $0$  计到  $x$  后, 输出翻转, 再计到  $2N+1$  时, 输出翻转并复位计数器。该占空比为  $\frac{x}{2N+1}$

③ 奇数  $(2N+1)$  且 50% 占空比分频: 将②中的方法分别用于上升沿触发与下降沿触发, 得到的两个输出时钟再做逻辑或运算即可

设计注意事项:

1. 计数器位宽足以覆盖: 如需计到 125, 要保证位宽有 7 位

2. 小于等于的使用: 若要计 125 次 ( $2N+1=125$ ), 只要 counter  $\leq 124$  即可  
因为是从零开始计数

## 存储单元设计

重点掌握 FIFO 的设计 (关键要会算) (第五章内容)

1. FIFO 的三大作用: ① 数据的缓冲 ② 时钟域的隔离 ③ 用于不同宽度的数据接口匹配

2. FIFO 的宽度设计 若输入位宽是 10 bit, 那么 FIFO 宽也得是 16 bit (2 byte)

写入端: 若输入位宽 8 bit, 输入时钟 300 MHz, 那么要设计 FIFO 为 16 bit

位宽, 以降低写入时钟到 150 M; 同时要注意宽度必须为 2 的幂次

输出端: 尽量与后级匹配

### 3. FIFO的深度设计

(要2的幂次)  
要综合考虑数据吞吐率与接收端的处理周期。  
注意这里要区别接收端的处理周期与读出时钟的概念。每秒50个处理周期，每个周期20ms，每个周期读一次数据，若用2ms的时钟来读数据，~~则输出时钟占1/10，输出时钟~~则输出时钟只占1/10，在输出位宽与输入位宽相同的情况下，读出时钟为数据时钟的1/10即50M，此时要把增大输出位宽4倍到32bit，才能把读时钟降到125MHz

## 第四章 同步状态机

概念：Mealy型：输出与输入有关

Moore型：输出与输入无关

△1. 序列码检测的状态转移图 (注意是否需要考虑重叠的可能)

## 第五章 信号获取和传输单元设计

• 同步通信协议 (携带着时钟传输)：IIC、SPI

• 异步通信协议：UART

• 描述传输电路的两个层级：


① 链路层：数据如何组织，如何发送

② 电气层：电气连接的手段

• IIC协议

1. 工作原理

1. 框图连接




## 2. IIC工作原理

### (1) 总线上数据的有效性

在SCL在高电平时,数据线SDA必须稳定; SCL为低时, SDA可以变化电平状态

### (2) 开始信号与停止信号



### (3) 应答信号

在主机发送了8位数据后, 需在下一时钟位上释放SDA, 由从机拉低SDA来产生应答信号

### (4) 寻址约定? (P156)

## • SPI接口

通信  
要注意是同步协议

且IIC与SPI都是用于电路单元内部的信号传输

• 简单的工作原理: 主机提供时钟, 并在时钟上沿发送, 从机在时钟下沿采样

## • UART接口

1. 是典型的异步通信协议

2. UART与SPI都是双工通信, IIC是单工通信

3. 基本传输特点 (只依赖一条数据线)

|     |     |     |     |
|-----|-----|-----|-----|
| 0   | ... | 0/1 | 1   |
| 起始位 | 数据位 | 校验位 | 停止位 |

(1) 起始位: 是从1变0

(2) 停止位: 从0变1

#### △ 4. UART发送过程与接收过程


(1) 发送时钟即为波特率，而接收时钟为16倍波特率，且波特率发生器产生的时钟为16倍波特率时钟

(2) 16倍波特率接收是为了在数据稳定时采样，即大概在第八个周期采样稳定

#### 5. UART电气设计

• RS422: 最大传输距离1219米，最大传输速率10Mb/s

只能实现一对多的单向传输，不支持从机向主机发送



Device也可以有TD实现双向通信

• 模数转换 AD 设计: 时AD采样时钟生成: ①FPGA分频 ②DCM ③专用时钟芯片

重点掌握 Nyquist 采样定理:  $f_s$  取  $(2.5 \sim 3)$  倍  $f_{max}$

#### • 视频接口电路

常用的 4:2:2 模式:  $Y_1, U_1, Y_2, V_1, Y_3, U_2, Y_4, V_2, \dots$

PAL 制帧频 25Hz

• 高清视频的分辨率为  $1920 \times 1080$ , 带宽 30M; 标清分辨率  $720 \times 576$

#### 第六章 基于FPGA的信号分析处理单元设计

• FPGA 四则运算: 注意  $N$  bit 与  $M$  bit 相加需要  $(N+1)$  bit ( $N \geq M$ ), 相乘需  $(N+M)$  bit

• FPGA 特殊函数计算, 如对数、指数、三角函数、根号等, 有三种方法

①查表

②级数展开

③迭代算法包括CORDIC算法


↑ (计算反三角的步骤)

将一条射线迭代旋转到  $x$  轴, 每次旋转  $\theta_i$ ,  $\tan \theta_i$  采用二分策略, 将角度累加起来


# 第七章 基于通用处理器的信号分析和处理单元设计

• 五种主流通用处理器：CPU、GPU、MCU、DSP、ARM

• CPU的基本结构  $\Delta$



RISC指令集CPU典型结构



微处理器的基本结构

• CPU的指令运行过程

- ① 读取指令 ② 指令译码 ③ 执行指令：由控制单元的操作控制器向相应的部件发出控制信号 ④ 结果写入：将运算结果写回存储单元

• 冯·诺依曼结构与哈佛结构

区别：冯·诺依曼结构将指令与数据存放在同一存储器中，且共享总线，导致冯·诺依曼瓶颈。而哈佛结构将其分开，但产生的开销要大

• 各自的应用： $\Delta$


冯·诺依曼结构：CPU (x86)、ARM7、MCU，这类优点是便于人机交互，作为控制单元；但运行效率不高

哈佛结构：GPU、ARM9、DSP，这类优点是运行效率高（算得快）

• 补充：微处理器电路设计框图

## 第八章 软件无线电信号处理电路设计

• 超外差式接收机结构  $\Delta$



## 软件无线电的三种结构 ~~(关注)~~

主要关注 ADC 的位置

① 射频低通采样结构：直接对射频信号进行采样，但要求 ADC 有很快的采样速率（可用 TIADC 技术）

② 射频带通采样结构：对射频信号进行电调滤波，变为带通信号，再进行 AD，降低了采样速率

③ 宽带中频带通采样结构：先模拟混频一次，对中频信号采样，大幅降低了 AD 速率

## TIADC 时间交替采样技术

(1) 会计算通道数：若要达到 10 GHz 的采样率，而只有 2 GHz 的 ADC，则需要 5 个 ADC 才能完成

(2) 会计算通道相位延迟：若有  $M$  个通道，则每个通道间要延迟  $\frac{2\pi}{M}$  个相位


(3) 知道误差来源：① 时间误差：相位延迟不准 ② 偏置失配误差 ③ 增益失配误差：模拟信号输入各通道幅度不同

## 数字下变频 (宽带中频采样结构下)

由于中频信号频率仍较高，需进行数字下变频

(1) 由数字混频器（乘法器）、数字频率合成器、低通滤波器三部分组成

(2) 下变频低通滤波器——CIC 滤波器的设计



其中的 LPF 由 CIC 滤波器与 CIC 补偿 FIR 组成  
 数控振荡器产生两路频率可变、时间离散、相互正交的信号

给定 中频频率 21.4 MHz

信号带宽 160 kHz

阻带衰减 -60 dB

要求中频采样频率 (AD 采样频率)、基带采样频率、合理的总抽取因子以及 CIC 滤波器的级数

解答: 中频频率  $\xrightarrow{2 \sim 3 \text{ 倍}}$  AD 采样速率 = 57.6 MHz

信号带宽  $\xrightarrow{3 \sim 5 \text{ 倍}}$  基带采样速率 = 720 kHz

阻带衰减  $\longrightarrow \frac{60}{13.46} = 5$  级 CIC 滤波

总抽取因子  $\longrightarrow D = \frac{f_{AD}}{f_{BASE}} = 80$

各级滤波器的阶数?

从运算的角度来说, 希望 CIC 滤波器的阶数为 2 的幂次

• FIR 滤波器的加速方法

1. 利用系数对称特点, 先加后乘

2. 分布式 DA 算法: 利用二进制数的特点, 计算速度仅与输入位宽有关

$$y(n) = -2^B \sum_{i=0}^{N-1} x_B(n-i) h(i) + \sum_{i=0}^{B-1} 2^i \sum_{j=0}^{N-1} x_B(n-i) h(j)$$

将结果事先存到表中

3. FIR 的 IP 核

4. FFT 频域快速实现 (FFT + IFFT)

基于 FFT 的 FIR 滤波器的总乘法次数:  $\frac{3}{2} N \log_2 N + N$

直接卷积乘法次数:  $\frac{1}{2} N^2$  (用了系数对称特点)

可知 FFT 的优势在阶数大时明显

• DFT 与 FFT 计算量分析

(1) N 点 DFT: 每个点 N 个复乘, N 个复加; 总计  $N^2$  次复乘,  $N(N-1)$  个复加

(2)  $N=2^M$  点 FFT: 可分成 M 级, 每一级  $\frac{N}{2}$  个蝶形运算, 每个蝶形有一次复乘和两个复加, 故共有  $\frac{N}{2} \log_2 N$  次复乘和  $N \log_2 N$  次复加

FFT 编程思想: ① 原位运算 ② 旋转因子变化规律

③ 码位倒序: 码位倒读后的顺序恰是输入顺序

利用 FFT 实现 FIR 滤波器卷积与直接卷积的对比

例: 长度为 240 的  $x(n)$  与长度为  $N$  的  $h(n)$  卷积, 当  $n=10$  和 240 时

当  $n=10$  时, 直接卷积:

$$\text{乘法次数 } 240 \times 10 = 2400 \text{ 次}$$

FFT 方法: 添零到 256 点,  $L=256$ , 此时,  $x(n)$  要补 16 个零,  $y(n)$  要补 246 个零

$$\frac{1}{2} N \log_2 N + N = 3328 \text{ 次}$$

当  $n=240$  时, 直接卷积:


$$240 \times 240 = 57600 \text{ 次}$$

FFT 方法: 添零到 512 点, 即  $L=512$ , 要保证  $L \geq N_1 + N_2 - 1$

此时乘法次数

$$\frac{1}{2} N \log_2 N + N = 7424 \text{ 次}$$


数字相关器 实现序列码检测



其中汉明距离计算电路本质上是个累加器, 可以通过分布式流水计算设计。例如 32 位累加, 9 个一组, 分三组, 剩下 5 个一组。每组对应一个  $512 \times 4$  的存储器, 512 代表容量 ( $2^9 = 512$  有 512 种可能 9 个数相加), 4 代表深位宽 (每个格子能存 4 位二进制数, 因为 9 个数相加最大是 9, 用 4 位二进制数就能表示), 最后把流水结果相加即可。

补充: SPI

## 一、SPI通信电路框图



## 二、数据缓存电路框图

github.com/Kokeip