Введение

Возможность быстрого изменения на стадии проектирования FPGA и отладки очень необходима. Программа Quartus II внедряет технологию FPGA для инкрементной разработки и компиляции, с последующими преимуществами:

- сохраняет результаты и характеристики неизменяемой логики, если вы делаете изменения в каком-либо месте;
- уменьшает время итераций на 70%, таким образом, вы можете сделать больше итераций проекта за день и достигаете в итоге временной эффективности;
- интегрируется с программами синтеза сторонних разработчиков в процессе инкрементного синтеза;
- облегчает модульную иерархию и процесс командного проектирования.

"Решим, стоит ли использовать процесс инкрементной компиляции" на странице 2-2, приведен пример процесса компиляции с и без инкрементной компиляции, чтобы помочь вам выбрать, использовать или нет дополнительную опцию инкрементной компиляции в вашем проекте. Продолжение этой главы состоит из следующих разделов:

- "Руководству по быстрому старту общий подход к процессу инкрементной компиляции " на странице 2-7;
- "Решим, какие блоки проекта будут его разделами" на странице 2-9, включая интеграцию инструментов синтеза сторонних разработчиков;
- "Создание назначений для раздела проекта" на странице 2-16, включая **Планировщика** разделов проекта;
- "Установка типа списка соединений для раздела проекта" на странице 2-19;
- "Создание архитектуры проекта с помощью назначений локализации LogicLock" на странице 2-25;
- "Экспорт и импорт разделов" на странице 2-29;
- "Импорт SDC ограничений из низкоуровневого проекта" на странице 2-45;
- "Рекомендованные процессы проектирования и примеры компиляции" на странице 2-49, включая шаги для выполнения следующих задач:
 - "Уменьшение времени компиляции при изменении исходного файла для одного раздела";
 - "Сохранение результатов для нескольких разделов перед добавлением других разделов";
 - "Оптимизация критичных ко времени разделов для достижения временных ограничений";
 - "Инкрементная отладка с помощью логического анализатора SignalTap II":
 - "Реализация командного процесса восходящего проектирования";
 - "Создание аппаратного макроса (или предварительно компилированных блоков проекта) для IP-ресурса";
 - "Использование экспорта раздела для отправки проекта без добавления исходных файлов":
- "Ограничения в инкрементной компиляции" на странице 2-60;
- "Поддержка скриптов" на странице 2-69.

Инкрементная компиляция Quartus II поддерживается семействами чипов: Arria® GX, Stratix® и Cyclone®, и ограниченно поддерживается HardCopy® ASIC (за подробной информацией обратитесь к "Процесс компиляции и миграции Hardcopy" на странице 2-64).