Volume 1: 3. Memory Blocks in the Cyclone III Device Family

3. Блоки памяти в семействе Cyclone III

Перевод: Егоров А.В., 2012 г.

Режимы тактирования

Блоки памяти M9K семейства Cyclone III поддерживают следующие режимы тактирования:

- независимый,
- выход или вход,
- чтение или запись,
- однотактовый.

Когда используется режим тактирования чтения или записи, если вы выполняете одновременное обращение операций чтения или записи по одному адресу, выходные данные в режиме чтения неизвестны. Если на выходе вам нужны определённые данные, используйте однотактовый режим или режим I/O тактирования, а затем выберите соответствующее поведение при операции чтения во время записи в MegaWizard Plug-In Manager.

Нарушение времени удержания или установки на входах регистров блока памяти может повредить содержимое памяти. Это относится как к операции чтения, так и к операции записи.

Асинхронный сброс доступен только для регистров адреса чтения, выходных регистров и выходных защёлок.

В табл. 3-5 показана матрица поддержки режимов тактирования.

Табл. 3-5. Режимы тактирования блока памяти в семействе Cyclone III

Режим тактирования	Полный двухпортовый режим	Простой двухпортовый режим	Однопортовый режим	Режим ROM	Режим FIFO
независимый	✓	-	-	/	-
вход или	✓	✓		/	
выход					
чтение или	-	✓	-	-	/
запись					
однотактовый	✓	✓	/		

Режим независимого тактирования

Блоки памяти M9K семейства Cyclone III могут реализовывать независимый режим тактирования для полной двухпортовой памяти. В этом режиме для каждого из портов (А и В) доступны отдельные тактовые сигналы. Тактовый сигнал А контролирует все регистры на стороне порта А, а тактовый сигнал В контролирует все регистры на стороне порта В. Каждый порт также поддерживает независимый сигнал разрешения такта для регистров порта А и В.

Режим тактирования І/О

Блоки памяти М9К семейства Cyclone III могут реализовывать режим входного или выходного тактового сигнала для FIFO, однопортовой, полной и простой двухпортовой памяти. В этом режиме входной тактовый сигнал контролирует все входные регистры блока памяти, включая регистры данных, адреса, byteena, wren и rden. Выходной тактовый сигнал контролирует регистры выхода данных. Каждый порт блока памяти также поддерживает независимый сигнал разрешения такта для входный и выходных регистров.

Volume 1: 3. Memory Blocks in the Cyclone III Device Family

3. Блоки памяти в семействе Cyclone III

Перевод: Егоров А.В., 2012 г.

Режим тактирования чтения или записи

Блоки памяти M9K семейства Cyclone III могут реализовывать режим тактирования чтения или записи для FIFO и простой двухпортовой памяти. В этом режиме тактовый сигнал записи контролирует регистры входа данных, записи адреса и сигнала wren. Соответственно, тактовый сигнал чтения контролирует регистры выхода данных, чтения адреса и сигнала rden. Блоки памяти M9K поддерживают независимый сигнал разрешения такта для сигналов чтения и записи.

Когда используется режим чтения или записи, при одновременной операции чтения или записи по одному адресу, выходные данные чтения неопределенны. Если вы хотите иметь определённые значения на выходе данных, используйте либо однотактовый режим, режим входного тактирования или режим выходного тактирования, а также выберите поведение для операции чтения во время записи в MegaWizard Plug-In Manager.

Однотактовый режим

Блоки памяти M9K семейства Cyclone III могут реализовывать однотактовый режим для FIFO, ROM, полной двухпортовой, простой двухпортовой и однопортовой памяти. В этом режиме вы можете контролировать все регистры блока памяти M9K одним тактовым сигналом вместе с сигналом разрешения такта.