

Nios II Hardware Development

Tutorial

Nios II Разработка аппаратных средств

Учебное пособие

Перевод: Егоров А.В. 2010 г.

Document Version: 3.0 Document Date: December 2009

| Оглавление Введение | 1-1 |
|--|----------|
| Пример разработки | |
| Требования к программным и аппаратным средствам | |
| Оценка OpenCore Plus | |
| Процесс разработки системы Nios II | |
| Анализ системных требований | |
| Определение и генерирование системы в SOPC Builder | |
| Интегрирование системы SOPC Builder в проект Quartus II | |
| Разработка программного обеспечения с помощью инструмента с программы Nios II под Eclipse | оздания |
| Запуск и отладка программы в выбранной плате | 1-7 |
| Варьирование процессом разработки | 1-7 |
| Уточнение программных и аппаратных средств | 1-7 |
| Итерационное создание системы Nios II | |
| Верификация системы с помощью инструментов симуляции аппа средств | |
| Создание примера проекта | 1-8 |
| Инсталляция файлов проекта | 1-8 |
| Анализ требований к системе | 1-9 |
| Запуск программы Quartus II и открытие примера проекта | 1-9 |
| Создание новой системы SOPC Builder | 1-10 |
| Определение системы в SOPC Builder | 1-11 |
| Выбор FPGA и настроек тактового сигнала | 1-11 |
| Добавление внутри чиповой памяти | 1-12 |
| Добавление ядра процессора Nios II | 1-13 |
| Добавление JTAG UART | 1-16 |
| Добавление интервального таймера | 1-16 |
| Добавление периферии идентификатора системы | 1-17 |
| Добавление PIO | 1-18 |
| Определение базового адреса и приоритета запроса прерываний (IRC | ຸນ)1-19 |
| Генерирование системы SOPC Builder | 1-20 |
| Интегрирование системы SOPC Builder в проект Quartus II | 1-21 |
| Внедрение модуля системы SOPC Builder в проект Quartus II | 1-22 |
| Назначение чипа FPGA и размещения выводов | 1-23 |
| Компиляция проекта Quartus II и верификация временных характерист | гик.1-25 |
| Загрузка аппаратной части проекта в выбранный FPGA | 1-27 |

Перевод: Егоров А.В., 2010 г.

| Разработка программной части с использованием инструмента | |
|---|------|
| программы Nios II под Eclipse | 1-20 |
| Создание нового приложения Nios II и BSP по шаблону | 1-28 |
| Компиляция проекта | 1-29 |
| Запуск программы в аппаратной части устройства | 1-31 |
| Делаем следующий шаг | 1-31 |



1. Nios II Hardware Development

Введение

Это учебное пособие вводит вас в систему процесса разработки процессора Nios® II. Используя программу Quartus® II и встроенный пакет проектирования для Nios II (EDS), вы создаёте систему проектирования аппаратных средств Nios II и программу, запускаемую в системе Nios II, а также интерфейсы с компонентами на плате разработки Altera®. Это учебное пособие — хорошая отправная точка для новичков в процессоре Nios II или главного концепта построения встроенных систем на FPGAs.

Создание встроенной системы на FPGAs включает в себя: систему анализа требований к проекту, задачи разработки аппаратных средств и задачи разработки программных средств. Это учебное пособие проводит вас через базовые функции каждого раздела, с упором на разработке аппаратных средств. Когда нужно, учебное пособие отсылает вас к дополнительной документации за подробным изложением.

Если вам интересно только разработка программного обеспечения под процессор Nios II, обратитесь к учебному пособию "Начало работы с графическим интерфейсом пользователя" – главе в Настольной книге разработчиков программного обеспечения под Nios II.

Когда вы закончите это учебное пособие, вы будете понимать процесс разработки системы Nios II и будете готовы создавать свою собственную систему Nios II.

Пример разработки


Пример проектирования, создаваемый вами в этом учебном пособии, демонстрирует небольшую систему Nios II для контрольных приложений, в ней отображаются символы на I/O выходах и мигают светодиоды в последовательности двоичного счёта. Система Nios II также связана с хост компьютером, контролирующим логику внутри FPGA.

Пример системы Nios II состоит из следующих компонентов:

- ядро процессора Nios II/s;
- память на чипе;
- таймер;
- JTAG UART:
- 8-ми битный параллельные I/O (PIO) выводы контроля над светодиодами;
- компонент идентификации системы.

На рисунке 1-1 показана блок-схема зависимостей между хост компьютером, выбранной платой, FPGA и системой Nios II.

Figure 1-1. Tutorial Design Example



Как показано на рисунке 1-1, другая логика может находиться в FPGA вокруг системы Nios II. По существу, большинство проектов FPGA с системами Nios II содержат и другую логику. Система Nios II взаимодействует с другой логикой на чипе, в зависимости от потребностей всей системы. Чтобы упростить задачу, в примере проекта этого учебного пособия не будет другой логики в FPGA.

Требования к программным и аппаратным средствам

Для этого учебного пособия вам потребуется следующая программа:

■ Программа Altera Quartus II версии 9.1 или старше – программа должна быть установлена на компьютер под Windows или Linux, удовлетворяющий минимальным требованиям Quartus II.

Обратитесь к *Altera Software Installation and Licensing*, за системными требованиями и инструкциями по установке.

- Nios II EDS версии 9.1 или старше
- Файлы проекта для этого примера гиперссылки на файлы проекта находятся рядом с этим документом на веб-сайте Altera Литература: процессор Nios II.

Вы можете создавать пример проектирования из этого учебного пособия на любой плате разработчика Altera или на собственной плате, удовлетворяющей следующим требованиям:

Перевод: Егоров А.В., 2010 г.

- На плате должны быть установлены Altera FPGA серий: Stratix®, Cyclone® или Arria®:
- FPGA должен состоять минимум из 2500 логических элементов (LE) или адаптивных таблиц переключений (alut).
 - FPGA должен иметь минимум 50 блоков памяти M4K или M9K.
- С генератора на вывод FPGA должен подводиться тактовый сигнал постоянной частоты. Частота 50 МГц или ниже используется для большинства плат; более высокая частота возможно тоже будет работать.
- Выводы FPGA I/O могут быть опционально подключены к восьми или более светодиодам, в качестве визуального индикатора активности процесса.
- На плате должно быть соединение между JTAG и FPGA, предоставляющее программный интерфейс и линию связи с системой Nios II. Это соединение может быть со специальной 10-ти выводной головкой JTAG загрузочного кабеля Altera USB-Blaster (версии В и выше) или с разъёмом USB и схемой USB-Blaster, размещённой на плате.

Для выполнения этого учебного пособия, вы должны обратиться к документации на вашу плату, в которой описаны тактовая частота и использование выводов. Для плат разработки Altera, вы можете найти эту информацию в соответствующем руководстве пользователя.

За информацией о наборах разработчика Altera и платах разработчика, обратитесь к станице на веб-сайте Altera – Литература: наборы разработчика.

Оценка OpenCore Plus

Вы можете выполнить это учебное пособие в аппаратной части без лицензии. С помощью свободных оценочных средств Altera OpenCore Plus, вы можете сделать следующие действия:

- Просимулировать поведение процессора Nios II внутри вашей системы;
- Верифицировать функционирование вашего проекта;
- Быстро и просто оценить размер и быстродействие вашего проекта;
- Сгенерировать ограниченные по времени файлы программирования чипа для проектов, содержащих процессоры Nios II;
- Запрограммировать чип и верифицировать ваш проект в составе аппаратных средств.

Вам потребуется приобрести лицензию для процессора Nios II только, если вы полностью убедитесь в его функциональных характеристиках и захотите его использовать при разработке продукции.

За дополнительной информацией об OpenCore Plus, обратитесь к AN320: OpenCore Plus оценка мегафункций.