

Введение

Временной анализатор Quartus® II TimeQuest – это полный инструментарий ASIC временного анализа, который проверяет правильность временных характеристик всей логики вашего проекта, используя стандартные ограничения, анализ и метод отчетов.

Используйте временной анализатор Quartus® II TimeQuest в графической оболочке или посредством командной строки для ограничения, анализа и отчета о результатах для всех временных путей в вашем проекте.

Перед запуском временного анализатора Quartus II TimeQuest вам необходимо определить начальные временные ограничения, которые описывают тактовые характеристики, временные исключения, время прихода сигнала и требуемое время. Вы должны определить эти временные ограничения в формате файла ограничений проекта Synopsys (.sdc), используя графическую оболочку или командную строку. Компоновщик Quartus II оптимизирует размещение логики для достижения ваших ограничений.

Во время временного анализа Quartus II TimeQuest временной анализатор анализирует временные пути в проекте, подсчитывает задержку распространения каждого пути, проверяет неисполнение временных ограничений, и отчитывается о результатах в окне Отчетов, и в окне консоли. Если временной анализатор Quartus II TimeQuest показал некоторое неисполнение временных ограничений, вы можете изменить представление отчета для точного определения временной информации об отдельных путях, чтобы затем скорректировать ограничения для неисполнений. Если ваш проект не содержит временных неисполнений, вы можете быть уверенным, что логика будет правильно функционировать в выбранном чипе.

Временной анализатор Quartus® II TimeQuest – это полный инструментарий статического временного анализа, который вы можете использовать для Altera® FPGA и HardCopy® ASICs.

Эта глава содержит следующие разделы:

- “Начало работы с временным анализатором Quartus II TimeQuest” на странице 7–3
- “Процесс компиляции с указаниями временного анализатора Quartus II TimeQuest” на странице 7–2
- “Общий вид временного анализатора” на странице 7–6
- “Руководство по процессу временного анализа в Quartus II” на странице 7–19
- “Коллекции” на странице 7–21
- “Файл ограничения SDC” на странице 7–22
- “Спецификация тактов” на странице 7–24
- “Спецификация I/O” на странице 7–39
- “Временные исключения” на странице 7–44
- “Удаление исключений и ограничений” на странице 7–51
- “Временные отчеты” на странице 7–51
- “Средства временного анализа” на странице 7–74
- “Графическая оболочка временного анализатора TimeQuest ” на странице 7–79
- “Выводы” на странице 7–89

За дополнительной информацией о временном анализаторе TimeQuest и компоновщике SOPC обратитесь к тому 4: "Компоновщик SOPC" в настольной книге Quartus II.