2. Логические элементы и блоки массивов логики в семействе Cyclone III

Перевод: Егоров А.В., 2012 г.



# 2. Logic Elements and Logic Array Blocks in the Cyclone III Device Family

CIII51002-2.3

# 2. Логические элементы и блоки массивов логики в семействе Cyclone III

В этой главе даётся основное определение для логических элементов (LE) и блоков массивов логики (LAB). Детально описана работа LE, то, каким образом в LAB составляется группа из LE, и то, каким образом LAB связываются с другими блоками в чипах семейства Cyclone® III (Cyclone III и Cyclone III LS).

#### Логические элементы

Логический элемент (LE) - это наименьший элемент логики в архитектуре семейства Cyclone III. LE компактен и предоставляет расширенные средства с эффективным использованием логики. Каждый LE обладает следующими свойствами:


- Четырёх входовая таблица соответствия (LUT), которая может реализовать функцию четырёх переменных,
- Программируемый регистр,
- Соединение с цепью переноса,
- Соединение с цепью регистра,
- Возможность управления следующими внутренними соединениями:
  - локальным,
  - в строках,
  - в столбцах,
  - в цепи регистра,
  - в прямой связи.
- Поддержка упаковки регистров,
- Поддержка обратной связи регистра.

2. Логические элементы и блоки массивов логики в семействе Cyclone III

Перевод: Егоров А.В., 2012 г.

На рис. 2-1 показаны LE для семейства Cyclone III.

Figure 2-1. Cyclone III Device Family LEs



#### Средства LE

Вы можете сконфигурировать каждый программируемый регистр каждого LE для работы в качестве D, T, JK или SR триггера. Каждый регистр имеет входы: данных, тактовый, разрешение тактового и сброса. Сигналы, использующие глобальные тактовые сети, I/O входы общего назначения или прочую внутреннюю логику, могут управлять контрольными сигналами сброса и такта этого регистра. Управлять сигналом разрешения такта может либо вывод общего назначения I/O, либо внутренняя логика. Для комбинаторных функций, выходы LUT обходят регистр и поступают прямо на выходы LE.

Каждый LE имеет три выхода, поступающих в ресурсы разводки: локальный, в строках и в столбцах. Выход LUT или регистра управляют этими тремя выходами независимо. Два выхода LE управляют соединениями разводки в столбце или строке и в прямой связи, тогда как один выход используется для ресурсов локальных внутренних соединений. Это позволяет LUT управлять одним выходом, тогда как регистр управляет другим. Такое свойство, называемое упаковка регистров (register packing), увеличивает коэффициент использования чипа, поскольку позволяет использовать регистр и LUT для несвязанных функций. Контрольный сигнал синхронной загрузки на уровне LAB не доступен при использовании упаковки регистров. За дополнительной информацией о контрольном сигнале синхронной загрузки обратитесь к главе "Контрольные сигналы LAB" на стр. 2-6.

Режим обратной связи регистра позволяет подавать сигнал с выхода регистра обратно в LUT того же LE, чтобы регистр был упакован с собственным ветвлением по выходу в LUT, это достигается особым режимом компоновки. LE может выдавать регистрированные и нерегистрированные версии выхода LUT.

2. Логические элементы и блоки массивов логики в семействе Cyclone III

Перевод: Егоров А.В., 2012 г.

В дополнение к трём основным выходам разводки, LE в LAB имеют цепь переноса регистра, позволяющая каскадировать регистры в одном LAB. Выход цепи регистра позволяет использовать комбинаторные функции LUT, а регистры в качестве не связанного с LUT сдвигового регистра. Эти ресурсы позволяют ускорить соединение между LAB за счёт сохранения локальных ресурсов внутренних соединений.

# Режимы работы LE

Логические элементы (LE) семейства Cyclone III работают в следующих режимах:

- обычный режим,
- арифметический режим.

Эти рабочие режимы LE по-разному используют ресурсы LE. В каждом режиме доступны шесть входов в логический элемент. Эти входы являются четырьмя входами локальных внутренних соединений LAB, входным сигналом переноса в LE из цепи переноса предыдущего LE и соединением с цепью регистра. Каждый вход направляется по разным назначениям для реализации нужной логической функции. Сигналы уровня LAB представляют собой контрольные сигналы для регистра: тактовый, асинхронного сброса, синхронного сброса и разрешения такта. Эти сигналы уровня LAB доступны в любом режиме LE.


Программа Quartus® II автоматически выбирает нужный режим для большинства функций, таких как, счётчики, сумматоры, вычитатели и арифметические функции для совместного использования с параметризованными функциями, такими как функции из библиотеки параметризованных модулей (LPM). Вы также можете создать функции специального назначения, которым можете, в случае необходимости, задать режим работы логического элемента.

#### Обычный режим

Обычный режим подходит для основных логических приложений и комбинаторных функций. В обычном режиме четыре входа данных из локальных внутренних соединений блока массива логики (LAB) являются входами четырёх входовой таблицы соответствия (LUT) (рис. 2-2). Компилятор Quartus II автоматически выбирает входной сигнал переноса (cin) или сигнал data3 в качестве одного из входов в LUT. В обычном режиме LE поддерживает упаковку регистров и обратную связь регистра.

На рис. 2-2 показан обычный режим работы LE.

Figure 2–2. Cyclone III Device Family LEs in Normal Mode



2. Логические элементы и блоки массивов логики в семействе Cyclone III


Перевод: Егоров А.В., 2012 г.

#### Арифметический режим

Арифметический режим идеален для реализации сумматоров, счётчиков, аккумуляторов и компараторов. Один логический элемент в арифметическом режиме реализует полный 2-битный сумматор и базовую цепь переноса (рис. 2-3). В арифметическом режиме LE может выдавать на выход регистрированные и нерегистрированные версии выхода LUT. Обратная связь регистра и упаковка регистров также поддерживается в арифметическом режиме.

На рис. 2-3 показан LE в арифметическом режиме.

Figure 2-3. Cyclone III Device Family LEs in Arithmetic Mode



Компилятор Quartus II автоматически создаёт логику цепи переноса во время обработки проекта. Вы также можете вручную создать логику цепи переноса во время разработки проекта. Параметризованные функции, такие как LPM функции, автоматически используют преимущества цепей переноса для соответствующих функций.

Компилятор Quartus II создаёт цепь переноса длиной более 16 LE, автоматически связывая LAB в одном столбце. Для усовершенствования разводки, длинные цепи переноса делаются вертикально, что позволяет создавать быстрые горизонтальные соединения к блокам памяти М9К, таким образом, любой выход LE может поступать на соответствующий блок памяти М9К через внутреннее соединение прямой связи. Если цепь переноса делается горизонтально, то те LAB, которые не располагаются рядом с блоками памяти М9К, используют другие внутренние соединения в столбцах или строках для подключения к блокам памяти М9К. Цепи переноса могут занимать весь столбец.

#### Блоки массивов логики

Блоки массивов логики (LAB) состоят из группы логических элементов (LE).

#### Топология

Каждый LAB состоит из следующих средств:

16 LE,

2. Логические элементы и блоки массивов логики в семействе Cyclone III


Перевод: Егоров А.В., 2012 г.

- контрольных сигналов LAB,
- цепей переноса LE,
- цепей регистра,
- локальных внутренних соединений.

Локальные внутренние соединения передают сигналы между логическими элементами (LE) одного блока массива логики (LAB). Цепь регистра передаёт сигнал с выхода одного регистра LE на вход соседнего регистра LE в LAB. Компилятор Quartus II размещает соответствующую логику в LAB или в соседнем LAB, позволяя использовать для соединения локальные цепи и цепи регистра для улучшения характеристик и эффективного использования площади чипа.

На рис. 2-4 показана структура LAB для семейства Cyclone III.

Figure 2–4. Cyclone III Device Family LAB Structure



#### Внутренние соединения LAB


Внутренние соединения LAB управляются внутренними соединениями в столбцах и строках, а также выходами LE этого LAB. Соседние LAB, система фазовой автоподстройки частоты (PLL), блоки RAM M9K и встроенные умножители слева и справа также могут управлять локальными внутренними соединениями LAB посредством звена прямой связи. Соединение прямой связи (direct link) минимизирует использование внутренних соединений в столбцах и строках, что даёт высокие характеристики и гибкость. Каждый LE может управлять до 48 LE через скоростные локальные и соединения прямой связи.

2. Логические элементы и блоки массивов логики в семействе Cyclone III

Перевод: Егоров А.В., 2012 г.

На рис. 2-5 показано соединение прямой связи.

Figure 2-5. Cyclone III Device Family Direct Link Connection



# Контрольные сигналы LAB

Каждый LAB имеет специальную логику для подвода контрольных сигналов к его логическим элементам. Контрольные сигналы состоят из:

- двух тактовых,
- двух разрешения такта,
- двух асинхронных сбросов,
- одного синхронного сброса,
- одного синхронной загрузки.

Вы можете использовать одновременно до восьми контрольных сигналов. Одновременно не могут быть использованы упаковка регистров и синхронная загрузка.

Каждый LAB может иметь до четырёх не глобальных контрольных сигналов. Вы можете использовать дополнительные контрольные сигналы LAB, как будто они являются глобальными контрольными сигналами.

Сигналы синхронного сброса и загрузки прекрасно подходят для реализации счётчиков и прочих функций. Эти сигналы являются сигналами уровня LAB, они влияют на все регистры в этом LAB.

Каждый LAB имеет два тактовых сигнала и два сигнала разрешения такта. Сигналы тактовый и разрешения такта в каждом LAB взаимосвязаны. Например, если любой LE в конкретном LAB использует сигнал labclk1, то он также использует сигнал labclkena1. Если LAB использует оба фронта тактового сигнала, то он также использует тактовые сигналы на уровне LAB. Снятие сигнала разрешения такта выключает тактовый сигнал на уровне LAB.


Тактовые сигналы LAB в строках [5..0] и локальные внутренние соединения LAB генерируют контрольные сигналы на уровне LAB. Внутренним соединениям MultiTrack присуще малая расфазировка, что позволяет распределять сигналы контроля и тактовые сигналы вместе с распределением данных.

2. Логические элементы и блоки массивов логики в семействе Cyclone III

Перевод: Егоров А.В., 2012 г.

На рис. 2-6 показана схема генерирования контрольных сигналов LAB.

Figure 2-6. Cyclone III Device Family LAB-Wide Control Signals



Сигналы уровня LAB контролируют логику для сигнала сброса регистра. Логический элемент прямо поддерживает функцию асинхронного сброса. Каждый LAB поддерживает до двух сигналов асинхронного сброса (labclr1 и labclr2).

Сигнал уровня LAB асинхронной загрузки для контроля логики сигнала предустановки регистра не доступен. Предустановка регистра достигается по методике замещения вентилем NOT (HE). Семейство Cyclone III поддерживает сигнал либо предустановки, либо асинхронного сброса.

В дополнение к порту сброса, семейство Cyclone III имеет вывод сброса на уровне чипа (DEV\_CLRn), который сбрасывает все регистры чипа. Опция контроля над этим выводом устанавливается перед выполнением компиляции в программе Quartus II. Сброс на уровне чипа имеет наивысший приоритет по сравнению с другими контрольными сигналами.

# Volume 1: 2. Logic Elements and Logic Array Blocks in the Cyclone III Device Family 2. Логические элементы и блоки массивов логики в семействе Cyclone III

Перевод: Егоров А.В., 2012 г.

| 2. Логические элементы и блоки массивов логики в семействе Cyclone III | 2-1 |
|--|-----|
| Логические элементы  | 2-1 |
| Средства LE  | 2-2 |
| Режимы работы LE   | 2-3 |
| Обычный режим  | 2-3 |
| Арифметический режим   | 2-4 |
| Блоки массивов логики  | 2-4 |
| Топология  | 2-4 |
| Внутренние соединения LAB  | 2-5 |
| Контрольные сигналы LAB  | 2-6 |