### Симуляция проектов, имеющих передатчики

Если ваш проект имеет Arria GX, Arria II GX, Cyclone IV, HardCopy IV, Stratix GX, Stratix II GX, Stratix IV или Stratix V передатчики, вы должны скомпилировать дополнительные файлы библиотек, чтобы выполнить функциональную или временную на уровне вентилей симуляцию.

Вы не сможете выполнить пост-синтез и пост-компоновка (на вентильном уровне) симуляцию, если выберите чипы семейства Stratix V.

Для Stratix V вы должны скомпилировать библиотеки, описанные в разделе помощи Quartus II – Компиляция библиотек Stratix V.

Выполнение симуляции с передатчиками семейств чипов Arria II, Cyclone IV, HardCopy IV и Stratix IV схоже между собой. Вы должны всего лишь заменить файлы моделей stratixiigx\_atoms и stratixiigx\_hssi\_atoms файлами моделей чипов Arria II arriaii\_atoms и arriaii\_hssi\_atoms, или файлами моделей чипов Cyclone IV

cycloneiv\_atoms и cycloneiv\_hssi\_atoms, или файлами моделей чипов Stratix IV stratixiv atoms и stratixiv hssi atoms.

Для высокоскоростной симуляции вы должны выбрать в качестве разрешения симулятора **ps** в списке **Resolution** (на вкладке **Design** в диалоге **Start Simulation**). Если вы укажете меньше, чем **ps**, то высокоскоростная симуляция может не состояться.

Если ваш проект содержит аппаратное ядро IP PCI Express®, обратитесь к секции "Симуляция проекта" в руководстве пользователя компилятором PCI Express.

В VHDL версии ModelSim-Altera и других версиях ModelSim с единственным языком VHDL не поддерживается симуляция проекта, в котором выбран чип семейства Stratix V. Вам потребуется версия ModelSim, которая поддерживает совместимую симуляцию VHDL/Verilog для симуляции проектов, в которых используются передатчики Stratix V.

### Функциональная симуляция чипов Stratix GX

Для выполнения функциональной симуляции вашего проекта, в котором установлена мегафункция ALTGXB, разрешающая блок гигабитного передатчика в чипах Stratix GX, скомпилируйте файл модели **stratixgx\_mf** в библиотеке **altgxb**.

Файл модели **stratixgx\_mf** связан с библиотеками **lpm** и **sgate**. Если вы используете ModelSim/QuestaSim, вы должны создать эти библиотеки для выполнения симуляции.

#### Выполнение функциональной симуляции VHDL (ModelSim-Altera)

Для выполнения функциональной симуляции для чипов Stratix GX на VHDL, введите следующие команды:

```
vcom -work <my_design>.vhd <my testbench>.vhd ←
vsim -L lpm -L altera_mf -L sgate -L altgxb work.<my_testbench> ←
```

### Выполнение функциональной симуляции VHDL (ModelSim/QuestaSim)

Для выполнения функциональной симуляции для чипов Stratix GX на VHDL, введите следующие команды:

### Выполнение функциональной симуляции Verilog HDL (ModelSim-Altera)

Для выполнения функциональной симуляции для чипов Stratix GX на Verilog HDL, введите следующие команды:

```
vlog -work <my design>.v <my testbench>.v ←
vsim -L lpm_ver -L altera_mf_ver -L sgate_ver -L altgxb work.<my testbench> ←
```

#### Выполнение функциональной симуляции Verilog HDL (ModelSim/QuestaSim)

Для выполнения функциональной симуляции для чипов Stratix GX на Verilog HDL, введите следующие команды:

```
vlib work_ver 
vlib lpm_ver 
vlib altera_mf_ver 
vlib sgate_ver 
vlib altgxb_ver 
vlib altgxb_ver
```

```
vlog -work lpm_ver 220model.v 
vlog -work altera_mf_ver altera_mf.v 
vlog -work sgate_ver sgate.v 
vlog -work altgxb_ver stratixgx_mf.v 
vlog -work <my design>.v <my testbench>.v 
vsim -L lpm ver -L sgate ver-L altgxb ver work.
```

### Временная симуляция на уровне вентилей для чипов Stratix GX

Выполнение временной симуляции на уровне вентилей вашего проекта, имеющего передатчик Stratix GX, осуществляется компиляцией файлов моделей stratixgx\_atoms и stratixgx\_hssi\_atoms в библиотеки stratixgx и stratixgx\_gxb соответственно.

Файл модели **stratixgx\_hssi\_atoms** связан с библиотеками **lpm** и **sgate**. Если вы используете ModelSim/QuestaSim, вы должны создать эти библиотеки, чтобы выполнить симуляцию.

### Выполнение временной симуляции на уровне вентилей VHDL (ModelSim-Altera)

Для выполнения временной симуляции на уровне вентилей для чипов Stratix GX на VHDL, введите следующие команды:

```
vcom -work <my design>.vho <my testbench>.vhd ←
vsim -L lpm -L altera_mf -L sgate -L stratixgx -L stratixgx_gxb \
-sdftyp <design instance>=<path to .sdo file>.sdo work.<my testbench> \
-t ps - +transport int delays+transport path delays←
```

# Выполнение временной симуляции на уровне вентилей VHDL (ModelSim/QuestaSim)

Для выполнения временной симуляции на уровне вентилей для чипов Stratix GX на VHDL, введите следующие команды:

```
vcom -work lpm 220pack.vhd 220model.vhd 
vcom -work altera_mf altera_mf_components.vhd altera_mf.vhd 
vcom -work sgate sgate_pack.vhd sgate.vhd 
vcom -work stratixgx stratixgx_atoms.vhd stratixgx_components.vhd 
vcom -work stratixgx_gxb stratixgx_hssi_atoms.vhd \
stratixgx_hssi_components.vhd 
vcom -work <my design>.vho <my testbench>.vhd 
vsim -L lpm -L altera_mf -L sgate -L stratixgx -L stratixgx_gxb \
-sdftyp <design instance>=<path to .sdo file>.sdo work.<my testbench> \
-t ps +transport_int_delays +transport_path_delays
```

# Выполнение временной симуляции на уровне вентилей Verilog HDL (ModelSim-Altera)

Для выполнения временной симуляции на уровне вентилей для чипов Stratix GX на Verilog HDL, введите следующие команды:

```
vlog -work <my design>.vo <my testbench>.v 
vsim -L lpm_ver -L altera_mf_ver -L sgate_ver -L stratixgx_ver -L \
stratixgx_gxb_ver work.<my testbench> -t ps +transport_int_delays \
+transport path delays +
```

# Выполнение временной симуляции на уровне вентилей Verilog HDL (ModelSim/QuestaSim)

Для выполнения временной симуляции на уровне вентилей для чипов Stratix GX на Verilog HDL, введите следующие команды:

```
vlog -work lpm_ver 220model.v +
vlog -work altera_mf_ver altera_mf.v +
vlog -work sgate_ver sgate.v +
vlog -work stratixgx_ver stratixgx_atoms.v +
vlog -work stratixgx_gxb_ver stratixgx_hssi_atoms.v +
vlog -work <my design>.vo <my testbench>.v +
vsim -L lpm_ver -L altera_mf_ver -L sgate_ver -L stratixgx_ver \
-L stratixgx_gxb_ver work.<my testbench> -t ps +transport_int_delays \
+transport_path_delays +
```

### Функциональная симуляция чипов Stratix II GX

Для выполнения функциональной симуляции вашего проекта, в котором установлена мегафункция ALT2GXB, разрешающая блок гигабитного передатчика в чипах Stratix II GX, скомпилируйте файл модели **stratixiigx\_hssi** в библиотеке **stratixiigx\_hssi**.

Файл модели **stratixiigx\_hssi\_atoms** связан с библиотеками **lpm** и **sgate**. Если вы используете ModelSim/QuestaSim, вы должны создать эти библиотеки для выполнения симуляции.

Сгенерируйте список соединений для функциональной модуляции, включив **Generate Simulation Model** на вкладке **Simulation Library** менеджера плагина MegaWizard ALT2GXB. Файлы The *<alt2gxb entity name>.vho* или *<alt2gxb module name>.vo* будут сгенерированы в директории текущего проекта.

Файл библиотеки функциональной симуляции ALT2GXB генерируется программой Quartus II по отношению к WYSIWYG атомам stratixiigx\_hssi.

#### Выполнение функциональной симуляции VHDL (ModelSim-Altera)

Для выполнения функциональной симуляции для чипов Stratix II GX на VHDL, введите следующие команды:

```
vcom -work work <alt2gxb entity name>.vho ← vcom -work <my design>.vhd <my testbench>.vhd ← vsim -L lpm -L altera mf -L sgate -L stratixgx hssi work.<my design> ←
```

#### Выполнение функциональной симуляции VHDL (ModelSim/QuestaSim)

Для выполнения функциональной симуляции для чипов Stratix II GX на VHDL, введите следующие команды:

\_\_\_\_\_

### Выполнение функциональной симуляции Verilog HDL (ModelSim-Altera)

Для выполнения функциональной симуляции для чипов Stratix II GX на Verilog HDL, введите следующие команды:

```
vlog -work work <alt2gxb module name>.vo +
vlog -work <my design>.v <my testbench>.v +
vsim -L lpm_ver -L altera_mf_ver -L sgate_ver -L stratixgx_hssi_ver \
work.<my testbench> +
```

### Выполнение функциональной симуляции Verilog HDL (ModelSim/QuestaSim)

Для выполнения функциональной симуляции для чипов Stratix II GX на Verilog HDL, введите следующие команды:

```
vlog -work lpm_ver 220model.v 
vlog -work altera_mf_ver altera_mf.v 
vlog -work sgate_ver sgate.v 
vlog -work stratixiigx_hssi_ver stratixiigx_hssi_atoms.v 
vlog -work work <alt2gxb module name>.vo 
vlog -work <my design>.v <my testbench>.v 
vsim -L lpm_ver -L altera_mf_ver -L sgate_ver -L stratixgx_hssi_ver \
work.<my testbench> 
**
```

### Временная симуляция на уровне вентилей для чипов Stratix II GX

Выполнение временной симуляции на уровне вентилей вашего проекта, имеющего передатчик Stratix II GX, осуществляется компиляцией файлов моделей stratixiigx\_atoms и stratixiigx\_hssi\_atoms в библиотеки stratixiigx и stratixiigx\_hssi соответственно.

Файл модели **stratixiigx\_hssi\_atoms** связан с библиотеками **lpm** и **sgate**. Если вы используете ModelSim/QuestaSim, вы должны создать эти библиотеки, чтобы выполнить симуляцию.

### Выполнение временной симуляции на уровне вентилей VHDL (ModelSim-Altera)

Для выполнения временной симуляции на уровне вентилей для чипов Stratix II GX на VHDL, введите следующие команды:

```
vcom -work <my design>.vho <my testbench>.vhd 
vsim -L lpm -L altera_mf -L sgate -L stratixiigx -L stratixiigx_hssi \
-sdftyp <design instance>=<path to .sdo file>.sdo work.<my testbench> \
-t ps +transport int delays +transport path_delays +
```

### Выполнение временной симуляции на уровне вентилей VHDL (ModelSim/QuestaSim)

Для выполнения временной симуляции на уровне вентилей для чипов Stratix II GX на VHDL, введите следующие команды:

```
vcom -work lpm 220pack.vhd 220model.vhd 
vcom -work altera_mf altera_mf_components.vhd altera_mf.vhd 
vcom -work sgate sgate_pack.vhd sgate.vhd 
vcom -work stratixiigx stratixiigx_atoms.vhd \
stratixiigx_components.vhd 
vcom -work stratixiigx_hssi stratixiigx_hssi_components.vhd \
vcom -work stratixiigx_hssi stratixiigx_hssi_components.vhd \
stratixiigx_hssi_atoms.vhd 
vcom -work <my design>.vho <my testbench>.vhd 
vsim -L lpm -L altera_mf -L sgate -L stratixiigx -L stratixiigx_hssi \
-sdftyp <design instance>=<path to .sdo file>.sdo work.<my testbench> \
-t ps +transport_int_delays +transport_path_delays 
**
```

# Выполнение временной симуляции на уровне вентилей Verilog HDL (ModelSim-Altera)

Для выполнения временной симуляции на уровне вентилей для чипов Stratix II GX на Verilog HDL, введите следующие команды:

```
vlog -work <my design>.vo <my testbench>.v 
vsim -L lpm_ver -L altera_mf_ver -L sgate_ver -L stratixiigx_ver \
-L stratixiigx_hssi_ver work.<my testbench> -t ps \
+transport int delays +transport path delays +
```

# Выполнение временной симуляции на уровне вентилей Verilog HDL (ModelSim/QuestaSim)

Для выполнения временной симуляции на уровне вентилей для чипов Stratix II GX на Verilog HDL, введите следующие команды:

### Функциональная симуляция чипов Stratix IV GX

Для выполнения функциональной симуляции вашего проекта, в котором установлена мегафункция ALTGX, разрешающая блок гигабитного передатчика в чипах Stratix IV GX, скомпилируйте файл модели **stratixiv\_hssi** в библиотеке **altgx**.

Файл модели **stratixiv\_hssi** связан с библиотеками **lpm** и **sgate**. Если вы используете ModelSim/QuestaSim, вы должны создать эти библиотеки для выполнения симуляции.

#### Выполнение функциональной симуляции VHDL (ModelSim-Altera)

Для выполнения функциональной симуляции для чипов Stratix IV GX на VHDL, введите следующие команды:

```
vcom -work <my design>.vhd <my testbench>.vhd ←
vsim -L lpm -L altera mf -L sgate -L stratixiv hssi work.<my testbench>←
```

#### Выполнение функциональной симуляции VHDL (ModelSim/QuestaSim)

Для выполнения функциональной симуляции для чипов Stratix IV GX на VHDL, введите следующие команды:

```
vcom -work altera_mf altera_mf_components.vhd altera_mf.vhd +
vcom -work lpm 220pack.vhd 220model.vhd +
vcom -work sgate sgate_pack.vhd sgate.vhd +
vcom -work stratixiv_hssi \
stratixiv_hssi_atoms.vhd stratixiv_hssi_components.vhd +
vcom -work <my design>.vhd <my testbench>.vhd +
vsim -L lpm -L altera mf -L sgate -L stratixiv hssi work.<my testbench> +
```

### Выполнение функциональной симуляции Verilog HDL (ModelSim-Altera)

Для выполнения функциональной симуляции для чипов Stratix IV GX на Verilog HDL, введите следующие команды:

```
vlog -work <my design>.v <my testbench>.v ←
vsim -L lpm_ver -L altera_mf_ver -L sgate_ver -L \
stratixiv hssi ver work.<my testbench> ←
```

### Выполнение функциональной симуляции Verilog HDL (ModelSim/QuestaSim)

Для выполнения функциональной симуляции для чипов Stratix IV GX на Verilog HDL, введите следующие команды:

```
vlog -work lpm_ver 220model.v 
vlog -work altera_mf_ver altera_mf.v 
vlog -work sgate_ver sgate.v 
vlog -work straixiv_hssi_ver stratixiv_hssi_atoms.v 
vlog -work <my design>.v <my testbench>.v 
vsim -L lpm_ver -L sgate_ver-L stratixiv_hssi_ver work.<my testbench> +
```

### Временная симуляция на уровне вентилей для чипов Stratix IV GX

Выполнение временной симуляции на уровне вентилей вашего проекта, имеющего передатчик Stratix IV GX, осуществляется компиляцией файлов моделей stratixiv\_atoms и stratixiv\_hssi\_atoms в библиотеки stratixiv и stratixiv\_hssi соответственно.

Файл модели **stratixiv\_hssi\_atoms** связан с библиотеками **lpm** и **sgate**. Если вы используете ModelSim/QuestaSim, вы должны создать эти библиотеки, чтобы выполнить симуляцию.

### Выполнение временной симуляции на уровне вентилей VHDL (ModelSim-Altera)

Для выполнения временной симуляции на уровне вентилей для чипов Stratix IV GX на VHDL, введите следующие команды:

```
vcom -work <my design>.vho <my testbench>.vhd ←
vsim -L lpm -L altera_mf -L sgate -L stratixiv -L stratixiv_hssi \
-sdftyp <design instance>=<path to .sdo file>.sdo work.<my testbench> \
-t ps - +transport_int_delays +transport_path_delays ←
```

# Выполнение временной симуляции на уровне вентилей VHDL (ModelSim/QuestaSim)

Для выполнения временной симуляции на уровне вентилей для чипов Stratix IV GX на VHDL, введите следующие команды:

```
vcom -work lpm 220pack.vhd 220model.vhd 
vcom -work altera_mf altera_mf_components.vhd altera_mf.vhd 
vcom -work sgate sgate_pack.vhd sgate.vhd 
vcom -work stratixiv stratixiv_atoms.vhd stratixiv_components.vhd 
vcom -work stratixiv_hssi stratixiv_hssi_atoms.vhd \
vcom -work stratixiv_hssi stratixiv_hssi_atoms.vhd \
vcom -work <my design>.vho <my testbench>.vhd 
vsim -L lpm -L altera_mf -L sgate -L stratixiv -L stratixiv_hssi \
-sdftyp <design instance>=<path to .sdo file>.sdo work.<my testbench> \
-t ps +transport int delays +transport path delays 
\(\frac{\top}{\top}\)
```

# Выполнение временной симуляции на уровне вентилей Verilog HDL (ModelSim-Altera)

Для выполнения временной симуляции на уровне вентилей для чипов Stratix IV GX на Verilog HDL, введите следующие команды:

```
vlog -work <my design>.vo <my testbench>.v 
vsim -L lpm_ver -L altera_mf_ver -L sgate_ver -L stratixiv_ver -L \
stratixiv_hssi_ver work.<my testbench> -t ps +transport_int_delays \
+transport_path_delays
```

# Выполнение временной симуляции на уровне вентилей Verilog HDL (ModelSim/QuestaSim)

Для выполнения временной симуляции на уровне вентилей для чипов Stratix IV GX на Verilog HDL, введите следующие команды:

```
vlog -work lpm_ver 220model.v +
vlog -work altera_mf_ver altera_mf.v +
vlog -work sgate_ver sgate.v +
vlog -work stratixiv_ver stratixiv_atoms.v +
vlog -work stratixiv_hssi_ver stratixiv_hssi_atoms.v +
vlog -work <my design>.vo <my testbench>.v +
vsim -L lpm_ver -L altera_mf_ver -L sgate_ver -L stratixiv_ver \
-L stratixiv_hssi_ver work.<my testbench> -t ps +transport_int_delays \
+transport path delays +
```

### Функциональная симуляция чипов Stratix V GX

Для выполнения функциональной симуляции вашего проекта, в котором установлена мегафункция Custom PHY, разрешающая блок гигабитного передатчика в чипах Stratix V, скомпилируйте файл модели **stratixv\_hssi**.

Файл модели **stratixv\_hssi** связан с библиотеками **lpm** и **sgate**. Если вы используете ModelSim/QuestaSim, вы должны создать эти библиотеки для выполнения симуляции.

Модуль передатчика в менеджере плагинов MegaWizard создаётся в Interfaces/Transceiver PHY. Выберите Custom PHY.

### Выполнение функциональной симуляции VHDL (ModelSim-Altera)

За информацией о выполнении функциональной симуляции для чипов Stratix V на VHDL, обратитесь к секции "Выполнение функциональной симуляции" на странице 2-9

### Выполнение функциональной симуляции Verilog HDL (ModelSim-Altera)

За информацией о выполнении функциональной симуляции для чипов Stratix V на Verilog HDL, обратитесь к разделу помощи Quartus II – Выполнение функциональной симуляции в программе ModelSim-Altera и Компиляция библиотек Stratix V.

### Выполнение функциональной симуляции Verilog HDL (ModelSim/QuestaSim)

За информацией о выполнении функциональной симуляции для чипов Stratix V на Verilog HDL, обратитесь к секции "Выполнение функциональной симуляции" на странице 2-13.

### Транспортные задержки

По умолчанию, программа ModelSim/QuestaSim отфильтровывает все импульсы, которые меньше, чем задержка распространения между примитивами. Включение опции транспортной задержки в программе ModelSim/QuestaSim запрещает инструменту симуляции отфильтровывать эти импульсы. Используйте следующие опции для того, чтобы увидеть все импульсы сигнала в результатах симуляции.

#### +transport\_path\_delays

Используйте эту опцию, когда импульсы в вашей симуляции меньше, чем задержка в примитиве на вентильном уровне.

#### +transport int delays

Используйте эту опцию, когда импульсы в вашей симуляции меньше, чем задержка внутренних соединений между примитивами на вентильном уровне.

Опции **+transport\_path\_delays** и **+transport\_int\_delays** также используются по умолчанию в средстве NativeLink для временной симуляции на вентильном уровне.

За подробной информацией об этих опциях обратитесь к справочному руководству по командам в ModelSim-Altera, установленному вместе с программой ModelSim/QuestaSim.

Следующие команды ModelSim/QuestaSim, показанные в синтаксисе командной строки, выполняют временную симуляцию на вентильном уровне с библиотекой семейства чипов:

vsim -t 1ps -L stratixii -sdftyp /i1=filtref\_vhd.sdo work.filtref\_vhd\_vec\_tst \
+transport int delays +transport path delays