2. Архитектура процессора Перевод: Егоров А.В., 2010 г.

Отладочный модуль JTAG

Архитектура Nios II поддерживает отладочный модуль JTAG, который предлагает средство эмуляции на чипе для удалённого контроля над процессором с хост ПК. Расположенные на компьютере программные инструменты отладки связываются с отладочным модулем JTAG и предлагают следующие средства:

- Загрузка программы в память
- Пуск и остановка исполнения
- Установка точек останова и точек просмотра
- Анализ регистров и памяти
- Накопление следов исполнения данных в реальном времени

Nios II MMU не поддерживает следы отладочного модуля JTAG.

Отладочный модуль подключается к схеме JTAG в Altera FPGA. Внешние отладочные пробники имеют доступ к процессору через стандартный интерфейс JTAG в FPGA. Для процессора, отладочный модуль подключается к сигналам внутри процессорного ядра. Отладочный модуль имеет немаскируемый контроль над процессором, и не требует наличия программной заглушки, связанной с тестируемыми приложениями. Все системные ресурсы, видимые процессору в привилегированном режиме, доступны для отладочного модуля. Для накопления следов данных, отладочный модуль сохраняет следы данных в памяти внутри чипа или в отладочном пробнике.

Отладочный модуль усиливает контроль над процессором либо назначая аппаратный сигнал останова, либо записывая инструкцию останова в программную память для исполнения. В обоих случаях, процессор переносит исполнение в программу, расположенную по адресу останова. Адрес останова определяется в SOPC Builder на стадии генерирования системы.

2. Архитектура процессора Перевод: Егоров А.В., 2010 г.

Процессоры с программными ядрами, такие как процессор Nios II, обладают уникальными отладочными средствами, в отличие от традиционных фиксированных процессоров. Модель программного ядра процессора Nios II позволяет вам отлаживать систему при разработке, используя обилие средств отладочного ядра, и удаляя потом отладочные средства, чтобы сэкономить на логических ресурсах. На стадии выпуска продукта, отладочный модуль JTAG может быть уменьшен функционально или полностью удалён.

В следующих секциях описываются средства аппаратного отладочного модуля Nios II JTAG. Использование всех аппаратных средств зависит от хост программы, например от инструмента создания программы Eclipse под Nios II, которая управляет подключением к выбранному процессору и контролирует процесс отладки.

Целевое подключение JTAG

Целевое подключение JTAG предоставляет возможность подключения к процессору через стандартные выводы JTAG на Altera FPGA. Этим создаются основные средства для пуска и остановки процессора, а также просмотра и редактирования регистров и памяти. Целевое подключение JTAG – это минимальные требования для программирования флэш-памяти Nios II.

Когда процессор не имеет требований по минимальной частоте, Altera рекомендует вам предусмотреть тактовую частоту, равную не менее четырёх тактовых циклов частоты JTAG, чтобы быть уверенным, что контрольно–измерительное ядро на чипе (OCI) работает правильно.

Загрузка и запуск программы

Загрузка программы связана со средством загрузки исполняемого кода и данных в память процессора через соединение JTAG. После загрузки программы в память, отладочный модуль JTAG может затем выйти из режима отладки и переместить исполнение на начало исполняемого кода.

Программные точки останова

Программные точки останова позволяют вам устанавливать точки останова на инструкции, размещённые в RAM. Механизм программной точки останова записывает инструкцию останова в исполняемый код, сохранённый в RAM. Когда процессор исполняет инструкцию останова, контроль передаётся в отладочный модуль JTAG.

Аппаратные точки останова

Аппаратные точки останова позволяют вам устанавливать точки останова на инструкции, размещённые в энергонезависимой памяти, например во флэш-памяти. Механизм аппаратной точки останова непрерывно отслеживает адрес текущей инструкции процессора. Если адрес инструкции соответствует адресу аппаратной точки останова, отладочный модуль JTAG берёт контроль над процессором.

Аппаратные точки останова реализованы с помощью средств аппаратного триггера в отладочном модуле JTAG.

2. Архитектура процессора

Перевод: Егоров А.В., 2010 г.

Аппаратные триггеры

Аппаратные триггеры активизируют действие отладки, основываясь на состоянии шины инструкций или данных во время исполнения программы. Триггеры могут сделать больше, чем просто остановить исполнение процессора. Например, триггер может быть использован для разрешения сбора следов данных во время исполнения процессора.

В таблице 2-5 показаны все состояния, способные запустить триггер. Состояния аппаратного триггера основаны на шине инструкций или данных. Состояния триггера на одной шине могут быть объединены по "И", разрешая отладочному модулю JTAG запустить триггер, например, только по циклу записи по специфическому адресу.

Таблица 2-5. Состояния триггера

Состояние	Шина	Описание
Специфический	Данные,	Триггер срабатывает, когда шина обращается по
адрес	Инструкции	специфическому адресу
Специфическое	Данные	Триггер срабатывает, когда на шине данных возникает
значение		специфическое значение
данных		
Цикл чтения	Данные	Триггер срабатывает по циклу чтения
Цикл записи	Данные	Триггер срабатывает по циклу записи
Указатель	Данные,	Триггер срабатывает после события указания триггера.
	Инструкции	Обратитесь к "Указателям триггеров" на странице 2-19
Интервал	Данные	Триггер срабатывает на определённом интервале
		адресов и/или данных. Обратитесь к "Триггер на
		интервале значений" на странице 2-20

Когда срабатывает триггер во время исполнения процессора, отладочный модуль JTAG переключается на действие, например, на остановку исполнения или на начало захвата следов. В таблице 2-6 приведён список действий триггера, поддерживаемых отладочным модулем Nios II JTAG.

Таблица 2-6. Действия триггера

Действие	Описание		
Остановка	Останавливает исполнение и передаёт контроль в отладочный		
	модуль JTAG.		
Внешний триггер	Назначает выходной сигнал триггера. Этот выход триггера может		
	быть использован, например, в качестве триггера внешнего		
	логического анализатора.		
След включен	Включает сбор следов.		
След выключен	Выключает сбор следов.		
Отсчёт следа (1)	Сохраняет один отсчёт на шине в буфер следов.		
Указатель	Разрешает триггер указателя.		

Примечание к таблице 2-6:

(1) Только состояние на шине данных сможет запустить это действие

Указатели триггеров

Отладочный модуль JTAG предлагает средство двухуровневого триггера, названного указателем триггеров. Указатели триггеров разрешают отладочному модулю JTAG срабатывать на событии В, только после срабатывания события А. В этом примере, событие А вызывает действие триггера, которое разрешает триггер по событию В.

Перевод: Егоров А.В., 2010 г.

Триггер на интервале значений

Отладочный модуль JTAG может срабатывать на определённом интервале адресов и/или данных на шине. Этот механизм использует совместно два аппаратных триггера, чтобы создать состояние триггера, которое активизируется на интервале значений внутри определённого диапазона.

Захват следов

Захват следов связан с необходимостью записи исполнения от инструкции к инструкции процессора, во время его исполнения. Отладочный модуль JTAG предлагает следующие средства захвата следов:

- Захват следов исполнения (циклы на шине инструкций)
- Захват следов данных (циклы на шине данных)
- Для каждого цикла на шине данных, захват адреса и/или данных
- Пуск и остановка захвата следов в реальном времени, с помощью триггеров
- Ручной пуск и остановка захвата следов через хост контроль
- Дополнительная остановка захвата при переполнении буфера следов, продолжение исполнение процессора
- Сохранение следов данных в память буфера на чипе в отладочном модуле JTAG (Эта память доступна только через соединение JTAG)
- Сохранение следов данных в длинный буфер во внешнем отладочном пробнике

Определённым средствам захвата следов требуется дополнительная лицензия или инструмент отладки сторонних разработчиков. Например, буферы захвата следов на чипе — это стандартные средства процессора Nios II, но использование внешних буферов захвата следов потребует дополнительной программы и аппаратуры, поставляемой First Silicon Solutions (FS2) или Lauterbach GmbH.

За подробной информацией обратитесь на веб-сайты FS2 (<u>www.fs2.com</u>) и Lauterbach GmbH (<u>www.lauterbach.com</u>).

Следы исполнения или следы данных

Отладочный модуль JTAG поддерживает захват следов на шине инструкций (следы инструкций), шине данных (следы данных) или на обеих одновременно. Следы инструкций записывают только адрес исполняемой инструкции, позволяя вам анализировать, какой код исполняется в памяти (т.е. в какой функции). Следы данных записывают данные, ассоциированные с каждой операцией загрузки и сохранения по шине данных.

Отладочный модуль JTAG может фильтровать следы на шине данных в реальном времени, для следующего захвата:

- Только адреса загрузки
- Только адреса сохранения
- Адреса загрузки и сохранения
- Только данные загрузки
- Данные и адрес загрузки
- Данные и адрес сохранения

2. Архитектура процессора

Перевод: Егоров А.В., 2010 г.

- Данные и адрес загрузки и сохранения
- Один отсчёт на шине данных по срабатыванию триггера

Следы фреймов

Фрейм — это элемент памяти, предназначенный под сбор следов данных. Однако, фрейм — это не абсолютная единица глубины следа.

Чтобы сохранить скорость работы процессора в реальном времени, следы исполнения оптимизированы для сохранения только выбранных адресов, например ветвлений, вызовов, системных и прочих прерываний. Для этих адресов, находящееся в хосте программа отладки может в дальнейшем пошагово отследить исполнение инструкций. Далее данные следов исполнения сохраняются в сжатом виде, например, чтобы один фрейм описывал более одной инструкции. В результате этой оптимизации, текущие точки пуска и останова в коллекции следов во время исполнения, должны мало отличаться от определённых пользователем точек старта и останова.

Следы данных сохраняются на 100% от требуемой загрузки и сохраняются в буфер следов в реальном времени. Во время сохранения в буфер следов, фреймы следов данных имеют низкий приоритет по сравнению с фреймом следов исполнения. Следовательно, так как фреймы данных всегда сохраняются в хронологическом порядке, то следы данных и исполнения не являются синхронизированными по отношению друг к другу.