


Figure 6-24. PLL Cascading Using GCLK (Note 1)



Примечание к рисунку 6-24:

(1) Для чипов EP3C5 и EP3C10, существует только две PLLs (PLL1 и PLL2), десять блоков контроля тактов и десять GCLKs.