Лабораторный практикум

«Проектирование цифровых устройств с помощью Verilog HDL»

Лабораторная работа №1 Введение в Verilog HDL

1.1 Возникновение языков описания цифровой аппаратуры

Цифровые устройства — это устройства, предназначенные для приёма и обработки цифровых сигналов. Цифровыми называются сигналы, которые можно рассматривать в виде набора дискретных уровней. В цифровых сигналах информация кодируется в виде конкретного уровня напряжения. Как правило выделяется два уровня — логический «0» и логическая «1».

Цифровые устройства стремительно развиваются с момента изобретения электронной лампы, а затем транзистора. Со временем цифровые устройства стали компактнее, уменьшилось их энергопотребление, возрасла вычислительная мощность. Так же разительно возросла сложность их структуры.

Графические схемы, которые применялись для проектирования цифровых устройств на ранних этапах развития, уже не могли эффективно использоваться. Потребовался новый инструмент разработки, и таким инструментом стали языки описания аппаратной части цифровых устройств (Hardware Description Languages, HDL), которые описывали цифровые структуры формализованным языком, чем-то похожим на язык программирования.

Совершенно новый подход к описанию цифровых схем, реализованный в языках HDL, заключается в том, что с помощью их помощью можно описывать не только структуру, но и поведение цифрового устройства. Окончательная структура цифрового устройства получается путём обработки таких смешанных описаний специальной программой — синтезатором.

Такой подход существенно изменил процесс разработки цифровых устройств, превратив громоздкие, тяжело читаемые схемы в относительно простые и доступные описания поведения.

В данном курсе мы рассмотрим язык описания цифровой аппаратуры Verilog HDL — одни из наиболее распространённых на текущий момент. И начнём мы с разработки наиболее простых цифровых устройств — логических вентилей.

1.2 HDL описания логических вентилей

Логические вентили реализуют функции алгебры логики: И, ИЛИ, Исключающее ИЛИ, НЕ. Напомним их таблицы истинности:

a	b	$a \cdot b$
0	0	0
0	1	0
1	0	0
1	1	1

Таблица 1.1: И

a	b	$a\oplus b$
0	0	0
0	1	1
1	0	1
1	1	0

Таблица 1.3: Исключающее ИЛИ

a	b	a b
0	0	0
0	1	1
1	0	1
1	1	1

Таблица 1.2: ИЛИ

$$\begin{array}{c|c} a & \bar{a} \\ \hline 0 & 1 \\ 1 & 0 \end{array}$$

Таблица 1.4: НЕ

Начнём знакомиться с Verilog HDL с описания логического вентиля «И». Ниже приведен код, описывающий вентиль с точки зрения его структуры:

```
module and_gate(
    input a,
    input b,
    output result)

assign result = a & b;
endmodule
```

Листинг 1.1: Модуль, описывающий вентиль «И»

Описанный выше модуль можно представить как некоторый «ящик», в который входит 2 провода с названиями (a) и (b) и из которого выходит один провод с названием (b) внутри этого блока результат выполнения операции (b) (в синтаксисе Verilog записывается как (b)) над входами соединяют с выходом.

Схемотично изобразим этот модуль:




Рис. 1.1: Структура модуля «and_gate»

Аналогично опишем все оставшиеся вентили:

```
module or_gate(
    input a,
    input b,
    output result)

assign result = a | b;
endmodule
```

Листинг 1.2: Модуль, описывающий вентиль «ИЛИ»

Листинг 1.3: Модуль, описывающий вентиль «Исключающее ИЛИ»

```
module not_gate(
input a,
output result)

assign result = ~a;
endmodule
```

Листинг 1.4: Модуль, описывающий вентиль «НЕ»

В проектировании цифровых устройств логические вентили наиболее часто используются для формулировки и проверки сложных условий, например:

```
1 if ( (a & b) | (~c) ) begin
2 ...
3 end
```

Листинг 1.5: Пример использования логических вентилей

Условие будет выполняться либо когда не выполнено условие «с», либо когда одновременно выполняются условия «а» и «b». Здесь и далее под условием понимается логический сигнал, отражающий его истинность.

В качестве входов, выходов и внутренних соединений в блоках могут использоваться шины — группы проводов. Ниже приведен пример работы с шинами:

Листинг 1.6: Модуль, описывающий побитовое «ИЛИ» между двумя шинами

Это описание описывает побитовое «ИЛИ» между двумя шинами по 8 бит. То есть описываются восемь логических вентилей «ИЛИ», каждый из которых имеет на входе соответствующие разряды из шины x и шины y.

При использовании шин можно в описании использовать конкретные биты шины и группы битов. Для этого используют квадратные скобки после имени шины:

```
1
   module bitwise ops(
 2
            input [7:0] \times,
3
            output [4:0] a,
            output
4
                         b.
5
            output [2:0] c);
 6
7 assign a = x[5:1];
8 assign b = x[5] | x[7];
   assign c = x[7:5] ^ x[2:0];
9
10
11 endmodule
```

Листинг 1.7: Модуль, демонстрирующий битовую адресацию шин

Такому описанию соответствует следующая структурная схема, приведённая на Рис.1.2




Рис. 1.2: Структура модуля «bitwise_ops»

Впрочем, реализация ФАЛ с помощью логических вентилей не всегда представляется удобной. Допустим нам нужно описать таблично-заданную ФАЛ. Тогда описания этой функции при помощи логических вентилей нам придётся сначала минимизировать её и только после этого, получив логическое выражение (которое, несмотря на свою минимальность, не обязательно является коротким), сформулировать его с помощью языка Verilog HDL. Как видно, ошибку легко допустить на любом из этих этапов.

Одно из главных достоинств Verilog HDL — это возможность описывать поведение цифровых устройств вместо описания их структуры.

Программа-синтезатор анализирует синтаксические конструкции поведенческого описания цифрового устройства на Verilog HDL, проводит оптимизацию и, в итоге, вырабатывает структуру, реализующую цифровое устройство, которое соответствует заданному поведению.

Используя эту возможность, опишем таблично-заданную Φ АЛ на Verilog HDL:

```
module function(
 1
 2
      input x0.
 3
      input x1.
      input x2,
 4
 5
      output reg y);
 6
 7
   wire [2:0] x bus:
   assign x bus = \{x2, x1, x0\};
 8
 9
10
   always @(xbus) begin
11
      case (xbus)
12
        3'b000: v \le 1'b0;
        3'b010: y <= 1'b0;
13
14
       3'b101: y <= 1'b0;
        3'b110: y <= 1'b0;
15
        3'b111: v <= 1'b0;
16
        default: v <= 1'b1;</pre>
17
18
      endcase;
19 end:
20
21
   endmodule:
```

Листинг 1.8: Пример описания таблично-заданной ФАЛ на Verilog HDL

Описание, приведённое выше, определяет y, как табличнозаданную функцию, которая равна нулю на наборах 0, 2, 5, 6, 7 и единице на всех остальных наборах.

Остановимся подробнее на новых синтаксических конструкциях:

Описание нашего модуля начинается с создания трёхбитной шины «x bus» на строке 7.

После создания шины «x_bus», на она подключается к объединению проводов «x2», «x1» и «x0» с помощью оператора assign на строке 8.

Затем начинается функциональный блок **always**, на котором мы остановимся подробнее.

Verilog HDL описывает цифровую аппаратуру, которая су-

ществует вся одновременно, но инструменты анализа и синтеза описаний являются программами и выполняются последовательно на компьютере. Так возникла необходимость последовательной программе «рассказать» про то, какие события приводят к срабатыванию тех или иных участков кода. Сами эти участки назвали процессами. Процессы обозначаются ключевым словом always.

В скобках после символа @ указывается так называемый список чувствительности процесса, т.е. те сигналы, изменение которых должно приводить к пересчёту результатов выолнения процесса.

Например, результат ФАЛ надо будет пересчитывать каждый раз, когда изменился входной вектор (любой бит входного вектора, т.е. любая переменная ФАЛ). Эти процессы можно назвать блоками, или частями будущего цифрового устройтсва.

Новое ключевое слово **reg** здесь необходимо потому, что в выходной вектор происходит запись, а запись в языке Verilog HDL разрешена только в «регистры» — специальные «переменные», предусмотренные в языке. Данная концепция и ключевое слово reg будет рассмотрено гораздо подробнее в следующей лабораторной работе.

Оператор <= называется оператором неблокирующего присваивания. В результате выполнения этого оператора то, что стоит справа от него, «помещается» («кладется», «перекладывается») в регистр, который записан слева от него. Операции неблокирующего присваивания происходят одновременно по всему процессу.

Оператор **case** описывает выбор действия в зависимости от анализируемого значения. В нашем случае анализируется значение шины «x_bus». Ключевое слово **default** используется для обозначения всех остальных (не перечисленных) вариантов значений.

Константы и значения в языке Verilog HDL описываются следующим образом: сначала указывается количество бит, затем после апострофа с помощью буквы указывается формат и, сразу за ним, записывается значение числа в этом формате.

Возможные форматы:

- b бинарный, двоичный;
- h шестнадцатеричный;
- d десятичный.

Немного расширив это описание, легко можно определить не одну, а сразу несколько ФАЛ одновременно. Для упрощения записи сразу объединим во входную шину все переменные. В выходную шину объединим значения функций:

```
1
   module decoder(
 2
     input [2:0] x.
     output [3:0] y);
 3
 4
 5
   reg [3:0] decoder output;
 6
   always @(x) begin
 7
     case (x)
 8
        3'b000: decoder output <= 4'b0100:
9
       3'b001: decoder output <= 4'b1010:
       3'b010: decoder output <= 4'b0111:
10
11
       3'b011: decoder output <= 4'b1100;
       3'b100: decoder output <= 4'b1001;
12
       3'b101: decoder output <= 4'b1101;
13
       3'b110: decoder output <= 4'b0000;
14
15
       3'b111: decoder output <= 4'b0010;
16
     endcase:
17
   end;
18
19
   assign y = decoder output;
20
21
   endmodule:
```

Листинг 1.9: Описание дешифратора на языке Verilog HDL

Теперь нам удалось компактно записать четыре функции, каждая от трёх переменных:

```
y_0 = f(x_2, x_1, x_0);

y_1 = f(x_2, x_1, x_0);

y_2 = f(x_2, x_1, x_0);

y_3 = f(x_2, x_1, x_0).
```

Но, если мы посмотрим на только что описанную конструкцию под другим углом, мы увидим, что это описание можно трактовать следующим образом: «поставить каждому возможному входному вектору x в соответствие заранее определенный выходной вектор y». Такое цифровое устройство называют $\partial e u u \phi p a mopo m$.

В цифровой схемотехнике принято обозначать дешифратор следующим образом:

Заметим, что длины векторов не должны совпадать, а единственным условием является полное покрытие всех возможных входных векторов, что, например, может достигаться использованием условия **default** в операторе **case**.

Дешифраторы активно применяются при разработке цифровых устройств. В большинстве цифровых устройств в явном или неявном виде можно встретить дешифратор.

Рассмотрим еще один интересный набор ФАЛ:

```
module decoder(
 1
      input [2:0] a,
 2
 3
      input [2:0] b,
      input [2:0] c,
 4
 5
      input [2:0] d,
 6
      input [1:0] s,
 7
      output reg [2:0] y);
8
    always @(a,b,c,d,s) begin
 9
10
      case (s)
       3'b00: y <= a;
11
       3'b01: y <= b;
3'b10: y <= c;
12
13
        3'b11: y <= d;
14
15
        default: v <= a;</pre>
16
      endcase:
17
    end:
18
19 endmodule:
```

Листинг 1.10: Описание мультиплексора на языке Verilog HDL

Что можно сказать об этом описании? Выходной вектор y — это результат работы трёх ФАЛ, каждая из которых является функцией 6 переменных. Так, $y_0 = f(a_0, b_0, c_0, d_0, s_1, s_0)$.

Анализируя оператор ${\bf case}$, можно увидеть, что главную роль в вычислении значения Φ АЛ играет вектор s, в результате проверки которого выходу Φ АЛ присваивается значение «выбранной» переменной.

Получившееся устройство называется мультиплексор.

Мультиплексор работает подобно коммутирующему ключу, замыкающему выход с выбранным входом. Для выбора входа мультиплексору нужен сигнал управления.

Ниже показано как изображается мультиплексор на рисунках цифровых сем:

Особенно хочется отметить, что на самом деле никакой «проверки» сигнала управления не существует и уж тем более не существует «коммутации», ведь мультиплексор — это таблично-заданная ФАЛ. Результат выполнения этой ФАЛ выглядит так, как будто происходит «подключение» «выбранной» входной шины к выходной.

Приведём для наглядности таблицу, задающую ФАЛ для одного бита выходного вектора (число ФАЛ в мультиплексоре и, следовательно, число таблиц, равняется числу бит в выходном векторе). Для краткости выпишем таблицу наборами строк вида: $f(s_1, s_0, a_0, b_0, c_0, d_0) = y_0$ в четыре столбца.

Обратите внимание, что в качестве старших двух бит входного вектора для удобства записи и анализа мы выбрали переменные «управляющего» сигнала, а выделение показывает какая переменная «поступает» на выход функции f:

```
f(000000) = 0
                 f(010000) = 0
                                 f(100000) = 0
                                                   f(110000) = 0
f(000001) = 0
                f(010001) = 0
                                 f(100001) = 0
                                                  f(110001) = 1
f(000010) = 0
                f(010010) = 0
                                 f(100010) = 1
                                                  f(11001\mathbf{0}) = 0
f(000011) = 0
                f(010011) = 0
                                 f(100011) = 1
                                                  f(110011) = 1
                f(010100) = 1
                                 f(1001\mathbf{0}0) = 0
                                                  f(110100) = 0
f(000100) = 0
                                 f(1001\mathbf{0}1) = 0
                                                  f(110101) = 1
f(000101) = 0
                f(010\mathbf{1}01) = 1
f(000110) = 0
                f(010110) = 1
                                 f(1001\mathbf{1}0) = 1
                                                  f(110110) = 0
f(000111) = 0
                f(0101111) = 1
                                 f(100111) = 1
                                                  f(110111) = 1
f(001000) = 1
                 f(011000) = 0
                                 f(101000) = 0
                                                  f(111000) = 0
f(001001) = 1
                 f(011001) = 0
                                 f(101001) = 0
                                                  f(111001) = 1
```

```
f(001010) = 1
               f(011010) = 0
                               f(101010) = 1
                                               f(111010) = 0
f(001011) = 1
               f(011011) = 0
                               f(101011) = 1
                                               f(111011) = 1
                               f(101100) = 0
f(001100) = 1
               f(011100) = 1
                                               f(111100) = 0
               f(011101) = 1
                               f(101101) = 0
                                               f(111101) = 1
f(001101) = 1
                               f(101110) = 1
f(001110) = 1
               f(011110) = 1
                                               f(1111110) = 0
               f(011111) = 1
f(0011111) = 1
                               f(101111) = 1
                                               f(1111111) = 1
```