

Лабораторный практикум

«Проектирование цифровых устройств с помощью
Verilog HDL»

Лабораторная работа №1

Введение в Verilog HDL

1.1 Возникновение языков описания цифровой аппаратуры

Цифровые устройства — это устройства, предназначенные для приёма и обработки цифровых сигналов. Цифровыми называются сигналы, которые можно рассматривать в виде набора дискретных уровней. В цифровых сигналах информация кодируется в виде конкретного уровня напряжения. Как правило выделяются два уровня — логический «0» и логическая «1».

Цифровые устройства стремительно развиваются с момента изобретения электронной лампы, а затем транзистора. Со временем цифровые устройства стали компактнее, уменьшилось их энергопотребление, возросла вычислительная мощность. Так же разительно возросла сложность их структуры.

Графические схемы, которые применялись для проектирования цифровых устройств на ранних этапах развития, уже не могли эффективно использоваться. Потребовался новый инструмент разработки, и таким инструментом стали языки описания аппаратной части цифровых устройств (Hardware Description Languages, HDL), которые описывали цифровые структуры формализованным языком, чем-то похожим на язык программирования.

Совершенно новый подход к описанию цифровых схем, реализованный в языках HDL, заключается в том, что с помощью их помощью можно описывать не только структуру, но и поведение цифрового устройства. Окончательная структура цифрового устройства получается путём обработки таких смешанных описаний специальной программой — синтезатором.

Такой подход существенно изменил процесс разработки цифровых устройств, превратив громоздкие, тяжело читаемые схемы в относительно простые и доступные описания поведения.

В данном курсе мы рассмотрим язык описания цифровой аппаратуры Verilog HDL — один из наиболее распространённых на текущий момент. И начнём мы с разработки наиболее простых цифровых устройств — логических вентилей.

1.2 HDL описания логических вентилей

Логические вентили реализуют функции алгебры логики: И, ИЛИ, Исключающее ИЛИ, НЕ. Напомним их таблицы истинности:

| a | b | $a \cdot b$ |
|-----|-----|-------------|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

Таблица 1.1: И

| a | b | $a b$ |
|-----|-----|-------|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |

Таблица 1.2: ИЛИ

| a | b | $a \oplus b$ |
|-----|-----|--------------|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |

Таблица 1.3: Исключающее ИЛИ

| a | \bar{a} |
|-----|-----------|
| 0 | 1 |
| 1 | 0 |

Таблица 1.4: НЕ

Начнём знакомиться с Verilog HDL с описания логического вентиля «И». Ниже приведен код, описывающий вентиль с точки зрения его структуры:

```
1 module and_gate(
2   input a,
3   input b,
4   output result);
5
6 assign result = a & b;
7
8 endmodule
```

Листинг 1.1: Модуль, описывающий вентиль «И»

Описанный выше модуль можно представить как некоторый «ящик», в который входит 2 провода с названиями «*a*» и «*b*» и из которого выходит один провод с названием «*result*». Внутри этого блока результат выполнения операции «И» (в синтаксисе Verilog записывается как «&») над входами соединяют с выходом.

Схематично изобразим этот модуль:




Рис. 1.1: Структура модуля «and_gate»

Аналогично опишем все оставшиеся вентили:

```
1 module or_gate(
2   input a,
3   input b,
4   output result);
5
6 assign result = a | b;
7
8 endmodule
```

Листинг 1.2: Модуль, описывающий вентиль «ИЛИ»

```
1 module xor_gate(
2     input a,
3     input b,
4     output result);
5
6 assign result = a ^ b;
7
8 endmodule
```

Листинг 1.3: Модуль, описывающий вентиль
«Исключающее ИЛИ»

```
1 module not_gate(
2     input a,
3     output result);
4
5 assign result = ~a;
6
7 endmodule
```

Листинг 1.4: Модуль, описывающий вентиль «НЕ»

В проектировании цифровых устройств логические вентили наиболее часто используются для формулировки и проверки сложных условий, например:

```
1 if ( (a & b) | (~c) ) begin
2     ...
3 end
```

Листинг 1.5: Пример использования логических вентилей

Условие будет выполняться либо когда *не* выполнено условие «*c*», либо когда одновременно выполняются условия «*a*» и «*b*». Здесь и далее под условием понимается логический сигнал, отражающий его истинность.

В качестве входов, выходов и внутренних соединений в блоках могут использоваться шины — группы проводов. Ниже приведен пример работы с шинами:

```
1 module bus_or(
2   input [7:0] x,
3   input [7:0] y,
4   output [7:0] result);
5
6 assign result = x | y;
7
8 endmodule
```

Листинг 1.6: Модуль, описывающий побитовое «ИЛИ»
между двумя шинами

Это описание описывает побитовое «ИЛИ» между двумя шинами по 8 бит. То есть описываются восемь логических вентилей «ИЛИ», каждый из которых имеет на входе соответствующие разряды из шины «*x*» и шины «*y*».

При использовании шин можно в описании использовать конкретные биты шины и группы битов. Для этого используют квадратные скобки после имени шины:

```
1 module bitwise_ops(
2   input [7:0] x,
3   output [4:0] a,
4   output      b,
5   output [2:0] c);
6
7 assign a = x[5:1];
8 assign b = x[5] | x[7];
9 assign c = x[7:5] ^ x[2:0];
10
11 endmodule
```

Листинг 1.7: Модуль, демонстрирующий
битовую адресацию шин

Такому описанию соответствует следующая структурная схема, приведённая на Рис. 1.2




Рис. 1.2: Структура модуля «bitwise_ops»

Впрочем, реализация ФАЛ (функций алгебры логики) с помощью логических вентилей не всегда представляется удобной. Допустим нам нужно описать таблично-заданную ФАЛ. Тогда для описания этой функции при помощи логических вентилей нам придётся сначала минимизировать её и только после этого, получив логическое выражение (которое, несмотря на свою минимальность, не обязательно является коротким), сформулировать его с помощью языка Verilog HDL. Как видно, ошибку легко допустить на любом из этих этапов.

Одно из главных достоинств Verilog HDL — это возможность описывать поведение цифровых устройств вместо описания их структуры.

Программа-синтезатор анализирует синтаксические конструкции поведенческого описания цифрового устройства на Verilog HDL, проводит оптимизацию и, в итоге, вырабатывает структуру, реализующую цифровое устройство, которое соответствует заданному поведению.

Используя эту возможность, опишем таблично-заданную ФАЛ на Verilog HDL:

```

1 module function(
2     input x0,
3     input x1,
4     input x2,
```

```

5   output reg y);
6
7 wire [2:0] x_bus;
8 assign x_bus = {x2, x1, x0};
9
10 always @(x_bus) begin
11   case (x_bus)
12     3'b000: y = 1'b0;
13     3'b010: y = 1'b0;
14     3'b101: y = 1'b0;
15     3'b110: y = 1'b0;
16     3'b111: y = 1'b0;
17   default: y = 1'b1;
18 endcase
19 end
20
21 endmodule

```

Листинг 1.8: Пример описания таблично-заданной ФАЛ на Verilog HDL

Описание, приведённое выше, определяет y , как таблично-заданную функцию, которая равна нулю на наборах 0, 2, 5, 6, 7 и единице на всех остальных наборах.

Остановимся подробнее на новых синтаксических конструкциях:

Описание нашего модуля начинается с создания трёхбитной шины « x_bus » на строке 7.

После создания шины « x_bus » она подключается к объединению проводов « $x2$ », « $x1$ » и « $x0$ » с помощью оператора **assign** как показано на Рис. 1.3.




Рис. 1.3: Действие оператора **assign**

Затем начинается функциональный блок **always**, на котором мы остановимся подробнее.

Verilog HDL описывает цифровую аппаратуру, которая су-

ществует вся одновременно, но инструменты анализа и синтеза описаний являются программами и выполняются последовательно на компьютере. Так возникла необходимость последовательной программе «рассказать» про то, какие события приводят к срабатыванию тех или иных участков кода. Сами эти участки называли процессами. Процессы обозначаются ключевым словом **always**.

В скобках после символа @ указывается так называемый список чувствительности процесса, т.е. те сигналы, изменение которых должно приводить к пересчёту результатов выполнения процесса.

Например, результат ФАЛ надо будет пересчитывать каждый раз, когда изменился входной вектор (любой бит входного вектора, т.е. любая переменная ФАЛ). Эти процессы можно назвать блоками или частями будущего цифрового устройства.

Новое ключевое слово **reg** здесь необходимо потому, что в выходной вектор происходит запись, а запись в языке Verilog HDL разрешена только в «registры» — специальные «переменные», предусмотренные в языке. Данная концепция и ключевое слово reg будет рассмотрено гораздо подробнее в следующей лабораторной работе.

Оператор **<=** называется оператором *неблокирующего присваивания*. В результате выполнения этого оператора то, что стоит справа от него, «помещается» («кладется», «перекладывается») в регистр, который записан слева от него. Операции неблокирующего присваивания происходят одновременно по всему процессу.

Оператор **case** описывает выбор действия в зависимости от анализируемого значения. В нашем случае анализируется значение шины «x_bus». Ключевое слово **default** используется для обозначения всех остальных (не перечисленных) вариантов значений.

Константы и значения в языке Verilog HDL описываются следующим образом: сначала указывается количество бит, затем после апострофа с помощью буквы указывается формат и, сразу за ним, записывается значение числа в этом формате.

Возможные форматы:

- b – бинарный, двоичный;

- h – шестнадцатеричный;
- d – десятичный.

Немного расширив это описание, легко можно определить не одну, а сразу несколько ФАЛ одновременно. Для упрощения записи сразу объединим во входную шину все переменные. В выходную шину объединим значения функций:

```

1 module decoder(
2   input [2:0] x,
3   output [3:0] y);
4
5 reg [3:0] decoder_output;
6 always @(x) begin
7   case (x)
8     3'b000: decoder_output = 4'b0100;
9     3'b001: decoder_output = 4'b1010;
10    3'b010: decoder_output = 4'b0111;
11    3'b011: decoder_output = 4'b1100;
12    3'b100: decoder_output = 4'b1001;
13    3'b101: decoder_output = 4'b1101;
14    3'b110: decoder_output = 4'b0000;
15    3'b111: decoder_output = 4'b0010;
16  endcase
17 end
18
19 assign y = decoder_output;
20
21 endmodule

```

Листинг 1.9: Описание дешифратора на языке Verilog

Теперь нам удалось компактно записать четыре функции, каждая от трёх переменных:

$$\begin{aligned}y_0 &= f(x_2, x_1, x_0); \\y_1 &= f(x_2, x_1, x_0); \\y_2 &= f(x_2, x_1, x_0); \\y_3 &= f(x_2, x_1, x_0).\end{aligned}$$

Но, если мы посмотрим на только что описанную конструкцию под другим углом, мы увидим, что это описание можно

трактовать следующим образом: «поставить каждому возможному входному вектору x в соответствие заранее определенный выходной вектор y ». Такое цифровое устройство называют *десифратором*.

На Рис. ?? показано принятое в цифровой схемотехнике обозначение десифратора.




Рис. 1.4: Графическое обозначение десифратора

Заметим, что длины векторов не обязательно должны совпадать, а единственным условием является полное покрытие всех возможных входных векторов, что, например, может достигаться использованием условия **default** в операторе **case**.

Десифраторы активно применяются при разработке цифровых устройств. В большинстве цифровых устройств в явном или неявном виде можно встретить десифратор.

Рассмотрим еще один интересный набор ФАЛ:

```
1 module decoder(
2     input [2:0] a,
3     input [2:0] b,
4     input [2:0] c,
5     input [2:0] d,
6     input [1:0] s,
7     output reg [2:0] y);
8
9 always @(a,b,c,d,s) begin
10    case (s)
11        2'b00:   y = a;
12        2'b01:   y = b;
13        2'b10:   y = c;
14        2'b11:   y = d;
15        default: y = a;
16    endcase
```

```
17 end  
18  
19 endmodule
```

Листинг 1.10: Описание мультиплексора на языке Verilog

Что можно сказать об этом описании? Выходной вектор y — это результат работы трёх ФАЛ, каждая из которых является функцией 6 переменных. Так, $y_0 = f(a_0, b_0, c_0, d_0, s_1, s_0)$.

Анализируя оператор **case**, можно увидеть, что главную роль в вычислении значения ФАЛ играет вектор s , в результате проверки которого выходу ФАЛ присваивается значение «выбранной» переменной.

Получившееся устройство называется *мультиплексором*.

Мультиплексор работает подобно коммутирующему ключу, замыкающему выход с выбранным входом. Для выбора входа мультиплексору нужен сигнал управления.

Графическое изображение мультиплексора приведено на Рис. 1.5




Рис. 1.5: Графическое обозначение мультиплексора

Особенно хочется отметить, что на самом деле никакой «проверки» сигнала управления не существует и уж тем более не существует «коммутации», ведь мультиплексор — это таблично-заданная ФАЛ. Результат выполнения этой ФАЛ выглядит так, как будто происходит «подключение» «выбранной» входной шины к выходной.

Приведём для наглядности таблицу, задающую ФАЛ для одного бита выходного вектора (число ФАЛ в мультиплексоре и, следовательно, число таблиц, равняется числу бит в выходном векторе). Для краткости выпишем таблицу наборами строк ви-

да: $f(s_1, s_0, a_0, b_0, c_0, d_0) = y_0$ в четыре столбца.

Обратите внимание, что в качестве старших двух бит входного вектора для удобства записи и анализа мы выбрали переменные «управляющего» сигнала, а выделение показывает какая переменная «поступает» на выход функции f :

| | | | |
|-----------------|-----------------|-----------------|-----------------|
| $f(000000) = 0$ | $f(010000) = 0$ | $f(100000) = 0$ | $f(110000) = 0$ |
| $f(000001) = 0$ | $f(010001) = 0$ | $f(100001) = 0$ | $f(110001) = 1$ |
| $f(000010) = 0$ | $f(010010) = 0$ | $f(100010) = 1$ | $f(110010) = 0$ |
| $f(000011) = 0$ | $f(010011) = 0$ | $f(100011) = 1$ | $f(110011) = 1$ |
| $f(000100) = 0$ | $f(010100) = 1$ | $f(100100) = 0$ | $f(110100) = 0$ |
| $f(000101) = 0$ | $f(010101) = 1$ | $f(100101) = 0$ | $f(110101) = 1$ |
| $f(000110) = 0$ | $f(010110) = 1$ | $f(100110) = 1$ | $f(110110) = 0$ |
| $f(000111) = 0$ | $f(010111) = 1$ | $f(100111) = 1$ | $f(110111) = 1$ |
| $f(001000) = 1$ | $f(011000) = 0$ | $f(101000) = 0$ | $f(111000) = 0$ |
| $f(001001) = 1$ | $f(011001) = 0$ | $f(101001) = 0$ | $f(111001) = 1$ |
| $f(001010) = 1$ | $f(011010) = 0$ | $f(101010) = 1$ | $f(111010) = 0$ |
| $f(001011) = 1$ | $f(011011) = 0$ | $f(101011) = 1$ | $f(111011) = 1$ |
| $f(001100) = 1$ | $f(011100) = 1$ | $f(101100) = 0$ | $f(111100) = 0$ |
| $f(001101) = 1$ | $f(011101) = 1$ | $f(101101) = 0$ | $f(111101) = 1$ |
| $f(001110) = 1$ | $f(011110) = 1$ | $f(101110) = 1$ | $f(111110) = 0$ |
| $f(001111) = 1$ | $f(011111) = 1$ | $f(101111) = 1$ | $f(111111) = 1$ |

1.3 Задание лабораторной работы

Общая структурная схема проекта выполненной лабораторной работы показана на изображении ниже.





Рис. 1.6: Общая структурная схема проекта выполненной лабораторной работы.

Описать на языке Verilog цифровое устройство, функционирующее согласно следующим принципам:

1. Ввод информации происходит с переключателей SW[9:0];
2. SW[3:0] должны обрабатываться дешифратором «DC1», согласно индивидуальному заданию;
3. SW[7:4] должны обрабатываться дешифратором «DC2», согласно индивидуальному заданию;
4. Функция алгебры логики «F» должна принимать на вход сигналы SW[3:0].
5. Реализовать дешифратор «DC-DEC», преобразующий число, представленное в двоичном коде в цифру, отображаемую на семисегментном индикаторе. Руководствуясь при этом нужно следующими соображениями:
 - Семисегментный индикатор подключается к шине HEX0[6:0]
 - Диоды на семисегментном индикаторе загораются при подаче на них низкого напряжения (0 - горит, 1 -

не горит)

- Соответствие линий диодам семисегментного индикатора и пример кода дешифратора приведены ниже:



```
1 always @(*) begin
2   case (mux_result)
3     4'h0: HEX0 = 7'b1000000;
4     4'h1: HEX0 = 7'b1111001;
5     4'h2: HEX0 = 7'b0100100;
6     4'h3: HEX0 = 7'b0110000;
7     4'h4: HEX0 = 7'b0011001;
8     4'h5: HEX0 = 7'b0010010;
9     4'h6: HEX0 = 7'b0000010;
10    4'h7: HEX0 = 7'b1111000;
11    4'h8: HEX0 = 7'b0000000;
12    4'h9: HEX0 = 7'b0010000;
13
14    /* Правила декодирования для данных
15    символов вам необходимо дописать
16    самостоятельно.
17    4'hA:
18    4'hB:
19    4'hC:
20    4'hD:
21    4'hE:
22    4'hF:
23    /*
24  endcase
25 end
```

Листинг 1.11: Пример описания дешифратора
для семисегментного индикатора.

6. С помощью мультиплексора «MUX» реализовать следующую схему подключения:

- Если $SW[9:8] = 00$, на дешифратор DC-DEC поступает выход DC1;
- Если $SW[9:8] = 01$, на дешифратор DC-DEC поступает выход DC2;
- Если $SW[9:8] = 10$, на дешифратор DC-DEC поступает выход логической функции F;
- Если $SW[9:8] = 11$, на дешифратор DC-DEC поступает $SW[3:0]$.

Выполнив описание модуля на языке Verilog необходимо построить временные диаграммы его работы с помощью САПР Altera Quartus.

Привязать входы модуля к переключателям SW отладочной платы, а выход к шине HEX0[6:0], получить прошивку для ПЛИС и продемонстрировать её работу.

1.4 Варианты индивидуальных заданий

1. • Логика работы дешифратора DC1:

Кодирует количество переключателей $SW[3:0]$ в положении «0».

- Логика работы дешифратора DC2:

Логическое "ИЛИ" сигналов с переключателей $SW[7:4]$ с числом «0101».

- Функция f:

$$f = SW[0]||(SW[1] \oplus (SW[2]\&SW[3]))$$

2. • Логика работы дешифратора DC1:

Кодирует количество сочетаний «01» на $SW[3:0]$

- Логика работы дешифратора DC2:

Логическое "И" сигналов с переключателей $SW[7:4]$ с числом «1101»

- Функция f:

$$f = (SW[0] \oplus SW[1])||(SW[2] \oplus SW[3])$$

3. • Логика работы дешифратора DC1:

- Кодирует количество сочетаний «10» на SW[3:0]
- Логика работы дешифратора DC2:
Логическое "НЕ"сигналов с переключателей SW[7:4]
 - Функция f:
 $f = SW[0] \& SW[1] \& (\neg SW[2]) \& (\neg SW[3])$
4. • Логика работы дешифратора DC1:
Кодирует количество переключателей SW[3:0] в положении «1».
- Логика работы дешифратора DC2:
Число с переключателей SW[7:4], сдвинутое на 1 двоичный разряд влево.
- Функция f:
 $f = (SW[0] \mid\mid SW[1] \mid\mid SW[2]) \& SW[3]$
5. • Логика работы дешифратора DC1:
Кодирует количество переключателей SW[3:0] в положении «0».
- Логика работы дешифратора DC2:
Логическое "исключающее ИЛИ"сигналов с переключателей SW[7:4] с числом «0111».
- Функция f:
 $f = (\neg SW[0]) \oplus (\neg SW[1]) \mid\mid (SW[2] \& SW[3])$
6. • Логика работы дешифратора DC1:
Кодирует количество сочетаний «01» на SW[3:0]
- Логика работы дешифратора DC2:
Логическое "НЕ"сигналов с переключателей SW[7:4]
- Функция f:
 $f = (\neg SW[0]) \mid\mid (\neg SW[1]) \mid\mid (\neg SW[2]) \mid\mid (\neg SW[3])$
7. • Логика работы дешифратора DC1:
Кодирует количество сочетаний «11» на SW[3:0]
- Логика работы дешифратора DC2:
Логическое "И"сигналов с переключателей SW[7:4] с числом «1001»
- Функция f:
 $f = (SW[0] \& SW[1]) \oplus (SW[2] \mid\mid SW[3])$

8.
 - Логика работы дешифратора DC1:
Число с переключателей SW[3:0] - число 3 (десятичное).
 - Логика работы дешифратора DC2:
Логическое "исключающее ИЛИ" сигналов с переключателей SW[7:4] с числом «1000».
 - Функция f:
$$f = ((\neg SW[0]) \& SW[1]) \mid\mid SW[2] \mid\mid SW[3]$$
9.
 - Логика работы дешифратора DC1:
Число с переключателей SW[3:0], делённое на 2 без остатка.
 - Логика работы дешифратора DC2:
Логическое "И" сигналов с переключателей SW[7:4] с числом «1010»
 - Функция f:
$$f = (SW[0] \oplus SW[3]) \& (SW[1] \mid\mid SW[2])$$
10.
 - Логика работы дешифратора DC1:
Кодирует количество сочетаний «010» на SW[3:0]
 - Логика работы дешифратора DC2:
Логическое "исключающее ИЛИ" сигналов с переключателей SW[7:4] с числом «0011».
 - Функция f:
$$f = SW[0] \mid\mid SW[1] \& SW[2] \mid\mid SW[3]$$

Лабораторная работа №2

Регистры и счётчики

Функции цифровых устройств, естественно, не сводятся к реализации разнообразных ФАЛ. Нам хотелось бы использовать цифровые устройства для обработки информации, вычислений. Но для осуществления этих возможностей нам недостаёт элемента памяти, который мог бы хранить промежуточные результаты. Ведь невозможно сделать калькулятор, если нет возможности сохранить вводимые числа и результат вычисления.

Элемент памяти — один из самых важных элементов цифровых устройств. Чтобы не делать ошибок при разработке цифровых устройств, необходимо понять место этого узла, его идею и инструменты языка Verilog, связанные с ним.

Первый элемент памяти, который мы рассмотрим — это **защелка** (англ. latch).

Защелка является основой всех элементов памяти. Она состоит из двух элементов И-НЕ (или из двух элементов ИЛИ-НЕ, в зависимости от базиса, выбранного при проектировании), соединенных по следующей схеме:




Рис. 2.1: Структура RS-защелки

У защелки два входа и два выхода. Входами являются сигналы «сброс» и «установка в единицу» или по-английски «reset»

и «set». В зависимости от элементов, из которых состоит защелка, полярность входных сигналов будет меняться. В базисе И-НЕ сброс и установка происходят, когда соответственно сигналы R или S находятся в нуле, поэтому их обозначают как «не-сброс» и «не-установка», чтобы отразить этот факт. Выход защелки — это тот бит данных, который она хранит. Два выхода отличаются полярностью — один из них инвертирует хранимый бит. Ниже приведена таблица со всеми возможными комбинациями входных сигналов и времененная диаграмма работы защелки.




Рис. 2.2: Временная диаграмма работы RS-защелки

Опишем защелку на языке Verilog, опираясь на её структуру, которую мы рассмотрели выше. Нам понадобятся два входа, два выхода и два элемента И-НЕ, которые мы опишем с помощью операций И (оператор &) и НЕ (оператор ~).

```

1 module latch_struct(
2   input nR,
3   input nS,
4   output Q,
5   output nQ);
6
7 assign Q = ~(nS & nQ);
8 assign nQ = ~(nR & Q);
9
10 endmodule

```

Листинг 2.1: Описание RS-защелки на языке Verilog

Элемент памяти нам, прежде всего, нужен для хранения данных. Для того, чтобы защелкой стало удобнее пользоваться, немного изменим схему подключения управляющих сигнал-

лов.




Рис. 2.3: Структура D-защелки

Защелка теперь будет работать следующим образом: при высоком уровне на входе «разрешить работу» («enable») данные со входа «данные» («data») будут проходить через защелку на выход, при низком уровне на входе «разрешить работу» защелка будет сохранять на выходе последнее значение со входа «данные», которое было до переключения сигнала «разрешить работу». Работа такой защелки показана на временной диаграмме ниже.




Рис. 2.4: Временная диаграмма работы D-защелки

Как мы уже говорили, использовать структурные описания не всегда удобно. В большинстве случаев использовать поведенческое описание намного эффективнее. Поведенческое описание часто формулируется гораздо лаконичнее, и, так как его легче понять человеку, улучшается читаемость кода и уменьшается вероятность ошибок при его написании.

```
1 module d_latch_beahv(
2     input d,
3     input en,
4     output reg q);
```

```

5
6 always @(en, d) begin
7   if (en) q <= d;
8 end
9
10 endmodule

```

Листинг 2.2: Поведенческое описание D-защелки на языке Verilog

Если добавить к этой схеме еще две защелки, то можно привязать изменение «содержимого» защелки к переходу управляющего сигнала из «0» в «1». Тогда получим следующую структуру:




Рис. 2.5: Структура D-триггера

Эту схему можно немного доработать, введя управляющие сигналы сброса, установки в единицу и разрешения работы. Упрощенно такая схема изображается следующим образом.




Рис. 2.6: Графическое обозначение D-триггера

Эта схема получила широчайшее применение в цифровой схемотехнике и называется D-триггер (от слова «data» — данные). Ниже приведена временная диаграмма работы D-триггера.




Рис. 2.7: Пример работы D-триггера

Заметим, что сигнал С называют «тактирующим» сигналом или «сигналом синхронизации». Обычно в роли этого сигнала выступает сигнал от внешнего источника (чаще всего кварцевого резонатора) со стабильной частотой. А сами цифровые устройства, для работы которых необходим сигнал синхронизации, называют синхронными.

Сигнал синхронизации играет очень большую роль в цифровых устройствах. Прежде всего, он необходим для того, чтобы избежать непредсказуемого и нестабильного поведения триггеров в цифровых устройствах.

```
1 module d_flipflop_beahv(
2     input d,
3     input clk,
4     input rst,
5     input en,
6     output reg q);
7
8 always @ (posedge clk or posedge rst) begin
9     if (rst) q <= 0;
10    else if (en) q <= d;
11 end
12
13 endmodule
```

Листинг 2.3: Описание D-триггера на языке Verilog

В описании появилось новое ключевое слово `posedge`. Оно используется только в списке чувствительности блока `always` и означает событие перехода сигнала, имя которого стоит после этого ключевого слова, из состояния «0» в состояние «1».

Ключевое слово `posedge` было введено прежде всего для того, чтобы описывать схемы, содержащие триггеры. Ведь триггеры, как мы уже говорили, могут менять своё состояние только в момент положительного фронта (англ. positive edge) сигнала синхронизации.

Добавление в список чувствительности события `posedge rst` позволяет описать поведение триггера в момент асинхронного сброса: как только случается переход `rst` из «0» в «1» срабатывает блок `always` и проверка условия `if (rst)` дает положительный результат, триггер сбрасывается в «0».

Если объединить несколько триггеров в группу, то получится то, что в цифровой схемотехнике называют «регистр».

```
1 module register_behav(
2     input [7:0] d,
3     input clk,
4     input rst,
5     input en,
6     output reg [7:0] q);
7
```

```
8 always @(posedge clk or posedge rst) begin
9     if (rst) q <= 0;
10    else if (en) q <= d;
11    end
12
13 endmodule
```

Листинг 2.4: Описание регистра на языке Verilog

Элементы памяти позволяют нам сохранять информацию для дальнейшей обработки или хранить готовый результат вычисления, хранить промежуточные результаты.

Запомните описание регистра. Оно используется при проектировании практически любого цифрового устройства с помощью Verilog.

Необходимо отметить важную концепцию языка Verilog. **Переменные типа reg могут быть изменены только в пределах одного блока always. Переменные доступны для проверки в любом из блоков, но изменять их значение можно только в одном из них.**

```
1 reg a;
2 reg b;
3
4 always @(posedge clk) begin
5     if (in < 5) a <= in;
6     end
7
8 always @(posedge clk) begin
9     if (n > 5) begin
10        b <= in;
11        a <= in - 5; //ошибка!!!
12    end
13    else b <= a;
14 end
```

Листинг 2.5: Пример присвоения значения переменной в разных блоках always на языке Verilog

Одной из простейших, и в тоже время широко распространённой, цифровой схемой на основе регистров является счёт-

чик.

Счётчик считает количество тактов, которое прошло с момента его обнуления.

Такая простая схема, тем не менее, используется практически в каждом цифровом устройстве. Как будет показано дальше, счётчик легко можно доработать таким образом, чтобы отсчитывались не такты, а какие-то события. Например, событиями могут быть: нажатие кнопки, принятие пакета данных, срабатывание датчика, выполнение какого-то условия (периодическое) и другое.

Итак, для того чтобы реализовать счетчик нам понадобится регистр и сумматор. Причем сумматор будет складывать значение, хранящееся в регистре, с константой (в нашем случае единицей), а результат сложения будет поступать на вход регистра.

В результате получим следующую схему:




Рис. 2.8: Структура восьмибитного счетчика

На временной диаграмме ниже хорошо видно как работает счётчик:




Рис. 2.9: Пример работы регистра

Опишем поведение такого счётчика на Verilog.

```
1 module counter_8bit(
2     input clk,
3     input en,
4     input rst,
5     output reg [7:0] counter);
6
7 always @(posedge clk or posedge rst) begin
8     if (rst) counter <= 0;
9     else if (en) counter <= counter + 1;
10 end
11
12 endmodule
```

Листинг 2.6: Описание восьмибитного счетчика на языке Verilog

Для того чтобы можно было подсчитывать события, а не переходы сигнала синхронизации из «0» в «1» понадобится ввести еще одну схему. Её смысл и назначение заключается в следующем: нам необходимо из асинхронного события получить синхронный сигнал единичной длительности. Тогда, подавая такой сигнал на вход enable счётчика, мы сможем считать количество произошедших событий.

Ниже представлена схема, позволяющая сделать это:




Рис. 2.10: Схема выработки синхронного импульса из асинхронного события




Рис. 2.11: Временная диаграмма работы схемы синхронизации

```

1 reg [2:0] button_synchroniser;
2 wire button_was_pressed;
3
4 always @(posedge clk) begin
5   button_synchroniser[0] <= in;
6   button_synchroniser[1] <= button_synchroniser[0];
7   button_synchroniser[2] <= button_synchroniser[1];
8 end
9
10 assign button_was_pressed <= ~button_synchroniser[2]
11                               & button_synchroniser[1];

```

Листинг 2.7: Описание схемы синхронизации на языке Verilog

Естественно такая схема работает только тогда, когда входной сигнал изменяется с частотой меньшей, чем частота синхронизации.

Сигнал OUT в таком случае подключается к входу EN счётчика.

2.1 Задание лабораторной работы

Описать на языке Verilog цифровое устройство, функционирующее согласно следующим принципам:

1. Ввод информации происходит с переключателей SW[9:0] и кнопок KEY[0], KEY[1]. Внешний источник сигнала синхронизации: CLK50;
2. KEY[1] должна функционировать как общий асинхронный сброс устройства;

3. При нажатии на KEY[0] записывать данные с SW[9:0] в десятиразрядный регистр;
4. Содержимое десятиразрядного регистра выводить на LEDR[9:0];
5. При нажатии на KEY[0] увеличивать 8-ми разрядный счётчик нажатий на 1, если произошло событие, указанное в индивидуальном задании студента;
6. Содержимое счётчика выводить в шестнадцатеричной форме на HEX0 и HEX1 (цифры с 0 до 9 и буквы A, B, C, D, E, F)

Выполнив описание модуля на языке Verilog, необходимо построить временные диаграммы его работы с помощью САПР Altera Quartus.

Привязать входы модуля к переключателям SW отладочной платы, а выход к шине HEX0[6:0], получить прошивку для ПЛИС и продемонстрировать её работу.

2.2 Пример индивидуального задания

Событием является наличие 3 и более единиц на SW[9:0] в момент записи в регистр.

```

1 reg sw_event;
2 always @(SW) begin
3   if ((SW[0] + SW[1] + SW[2] + SW[3]
4     + SW[4] + SW[5] + SW[6] + SW[7]
5     + SW[8] + SW[9]) > 4'd3) sw_event <= 1'b1;
6   else sw_event <= 1'b0;
7 end
8
9 reg [2:0] event_sync_reg;
10 wire synced_event;
11 assign synced_event = event_sync_reg[1]
12           & ~event_sync_reg[0];
13
14 always @(posedge CLK50) begin
15   event_sync_reg[2]    <= sw_event;
16   event_sync_reg[1:0] <= event_sync_reg[2:1];

```

17 **end**

Листинг 2.8: Решение индивидуального задания
(фрагмент кода лабораторной работы)

2.3 Варианты индивидуальных заданий

1. Событие:

Количество сочетаний «01» на переключателях SW[9:0] не менее 4.

2. Событие:

Количество переключателей SW[9:0] в положении «1» не менее 5.

3. Событие:

На переключателях закодировано число больше 10, но меньше 20.

4. Событие:

Четное количество переключателей SW[9:0] в положении «1».

(нуль – четное число)

5. Событие:

Симметрия переключателей SW[9:0] относительно середины.

6. Событие:

Число на SW[9:5] больше числа на SW[4:0] как минимум в 2 раза.

7. Событие:

Асимметрия переключателей SW[9:0] относительно центра.

8. Событие:

Количество сочетаний «101» на переключателях не ме-

нее 2.

9. Событие:

Количество переключателей SW[9:0] в положении «1» не более 3.

10. Событие:

Нечетное количество переключателей SW[9:0] в положении «1».

2.4 Вопросы к защите лабораторной работы

1. Какие элементы памяти вы изучили в данной лабораторной работе?
2. Чем отличается RS-защелка от D-защелки?
3. Какие входы могут быть у триггера? Перечислите все и назовите их функции.
4. Какие блоки вашего цифрового устройства синхронные? Какие нет? Почему?
5. Какой фрагмент вашего кода описывает вывод значения счетчика на семисегментный индикатор? Как называется эта цифровая схема?
6. Продемонстрируйте код, реализующий индивидуальное задание.
7. Покажите в коде лабораторной работы код, реализующий счётчик.
8. Что такое сигнал синхронизации?

Лабораторная работа №3

Секундомер

В прошлых лабораторных работах мы изучили базовые строительные блоки цифровых устройств. Теперь у нас уже достаточно знаний для реализации несложного, но функционально законченного цифрового устройства.

В данной лабораторной работе мы познакомимся с процессом проектирования полноценного цифрового устройства на примере разработки простого секундомера. Мы подробно, поэтапно, рассмотрим процесс проектирования, проиллюстрировав каждый этап графической схемой.

Для эффективного проектирования любого цифрового устройства нужно придерживаться некоторой «канвы» проектирования. Это поможет не запутаться и последовательно разобраться с вопросами, возникающими в ходе проектирования.

Начинать проектирование любого цифрового устройства следует с определения входов и выходов. Нужно понять, какие данные будут входными для проектируемого устройства, и какие данные нам надо выработать и подать на выход.

В случае секундомера справедливы такие рассуждения:

Чтобы управлять работой секундомера нам понадобятся два входа: «старт/стоп» и «сброс».

Для отображения времени можно воспользоваться семи-сегментными индикаторами. Значит, для управления каждым из них понадобится семибитная шина, которая будет выходом нашего устройства.

Для отображения времени выделим 2 индикатора для отображения количества прошедших секунд и 2 индикатора для

отображения количества прошедших десятых и сотых долей секунды.

Значит выходом секундомера будут четыре семибитные шины для управления индикаторами.

В основе секундомера лежит счётчик. Работая, секундомер отсчитывает время, считая количество пришедших импульсов сигнала синхронизации, частота которого заранее известна.

Т.е. нам потребуется сигнал синхронизации со стабильной частотой.

Больше никаких входов и выходов не требуется.

Общая схема на данный момент выглядит так:




Рис. 3.1: Общая схема секундомера

Начнём описывать модуль на языке Verilog:

```
1 module stopwatch (
2     input start_stop,
3     input reset,
4     input clk,
5     output [6:0] hex0,
6     output [6:0] hex1,
7     output [6:0] hex2,
8     output [6:0] hex3);
9
10
11 endmodule
```

Листинг 3.1: Описание входов и выходов секундомера

Теперь приступим к описанию «внутренностей» модуля.

Чтобы реализовать секундомер, нам необходимо отсчитывать время.

Для отсчёта времени в цифровых устройствах считают количество прошедших импульсов синхронизации (тактов). Так как тактовые импульсы генерируются кварцевым генератором со стабильной, известной нам, частотой, то мы можем рассчитать количество импульсов, которое соответствует заданному времени.

Например, если в устройстве установлен кварцевый генератор на 26 МГц, то одной секунде соответствует 26 миллионов тактовых импульсов, а одной сотой секунды соответствует 260 тысяч тактовых импульсов.

Для того, чтобы отсчитать это количество импульсов подходит единственный из известных нам «строительных блоков» - счётчик:




Рис. 3.2: Структура счетчика

Как мы уже говорили, счётчик состоит из регистра и сумматора. Чтобы счётчик циклически отсчитывал одну сотую секунды его необходимо обнулить после того, как он отсчитает 260 тысяч тактовых импульсов. В этот же момент нужно выработать сигнал для остальной схемы, что прошла одна сотая секунды.

Из всех цифровых блоков, которые мы рассмотрели, для реализации задачи сравнения текущего значения счётчика с константой подходит только компаратор. На один из входов компаратора подадим текущее значение счётчика, а на другой вход - константу 260 000.




Рис. 3.3: Структура счетчика с компаратором

Пока значения на входах компаратора будут отличаться, на выходе компаратора будет значение «0». Когда значения будут равны, компаратор изменит выход с «0» на «1», это и будет признак того, что прошло 0.01 секунды. Для того, чтобы можно было эффективно использовать сигнал «прошло 0.01с», этот сигнал должен иметь длительность равную 1 такту.

Этот же сигнал мы будем использовать для управления сбросом счётчика.

Итак, счётчик должен после достижения значения 260 000 принять значение «0», но переход должен случиться, как и все остальные переходы, в момент перехода тактового сигнала из «0» в «1».

Сброс, отвечающий таким условиям, называется «синхронный сброс».

Посмотрите, как будет выглядеть на временной диаграмме как будет работать счётчик если выход компаратора, подключить как сигнал синхронного сброса:




Рис. 3.4: Временная диаграмма работы счётчика с синхронным сбросом

А так выглядит временная диаграмма, если подключить выход компаратора к входу асинхронного сброса триггера:




Рис. 3.5: Временная диаграмма работы счётчика с асинхронным сбросом

Выход компаратора, установившись в единицу, моментально сбросит счётчик и, так как значение счётчика изменилось, а значит, изменился и один из входов компаратора, выход компаратора сразу же перейдет в значение «0».

Обратите внимание, что длительность сигнала с выхода компаратора должна быть равна одному такту. Ведь в дальнейшем нам необходимо будет считать события «прошла одна сотая секунды», а значит подготовить сигнал единичной длительности, который соответствует этому событию (см. лабораторную работу №2).

Сигнал с компаратора в случае, когда он подключен в виде синхронного сброса, полностью удовлетворяет этому условию, а значит нам не придется в дальнейшем вводить новые фрагменты схемы.

Как реализовать синхронный сброс в цифровом устройстве?

Для этого можно использовать мультиплексор. Схема будет выглядеть следующим образом:




Рис. 3.6: Схема реализации синхронного сброса

Если подключить sync_reset к выходу компаратора, то когда счётчик достигнет порогового значения, выход компаратора изменится и переключит мультиплексор. Теперь на выход мультиплексора будет подаваться «0». Этот сигнал будет

поступать на вход триггера, но запись нового значения произойдет только во время положительного фронта сигнала синхронизации.

Для общего сброса секундомера при нажатии кнопки «сброс» как раз можно воспользоваться входом асинхронного сброса регистра. Ведь при нажатии кнопки «сброс» можно обнулять регистр мгновенно.

Теперь надо выбрать правильный сигнал управления работой счётчика - сигнал разрешения работы (Enable, EN). Ведь счётчик должен начинать считать после нажатия кнопки «старт/стоп», а после её повторного нажатия должен останавливаться.

Для управления работой счётчика можно использовать сигнал, который будет единицей, пока счётчик должен работать и нулём, если отсчёт времени остановлен. Как раз такой сигнал можно подать на вход разрешения работы регистра. Назовём этот сигнал «*device_running*».

Посмотрите, как выглядит остановка и запуск счётчика в таком случае:




Рис. 3.7: Временная диаграмма работы сигнала *device_running*

К проектированию и описанию схемы, которая вырабатывала бы сигнал «*device_running*», мы вернемся позднее.

Стоит обратить внимание на следующий момент: что будет, если счётчик остановить в тот момент времени, когда его значение стало равно 259999?

Взгляните на временную диаграмму:




Рис. 3.8: Временная диаграмма работы счетчика

Для того чтобы не допустить такого поведения, можно немного изменить условие, запрещающее работу счётчика. Теперь мы будем дополнительно проверять сигнал с компаратора. И если счётчик в данный момент равен 259999, то запретить его работу будет невозможно.

Для решения этой задачи подойдет вентиль «или». Условие будет таким: «работа разрешена, если сигнал `device_running` равен единице **ИЛИ** когда текущее значение счётчика равно 259999».

Теперь схема счётчика выглядит следующим образом:




Рис. 3.9: Схема счётчика тысячных долей секунды

Когда мы представили схему в виде набора цифровых блоков, мы можем описать её поведение на языке Verilog:

```

1 //регистр счётчика
2 reg [16:0] pulse_counter = 17'd0;
3
4 //описание компаратора
5 wire hundredth_of_second_passed =
6           (pulse_counter == 17'd259999);
7

```

```

8 //описание счётчика
9 always @(posedge clk or posedge reset) begin
10    // асинхронный сброс
11    if (reset) pulse_counter <= 0;
12
13    // сигнал разрешения работы счётчика
14    else if (device_running |
15              hundredth_of_second_passed)
16
17    // синхронный сброс по достижению максимума
18    if (hundredth_of_second_passed)
19      pulse_counter <= 0;
20
21    // увеличение счётчика на единицу
22    else pulse_counter <= pulse_counter + 1;
23 end

```

Листинг 3.2: Описание счетчика тактовых импульсов на языке Verilog

Теперь, когда у нас есть счетчик, отсчитывающий такты и сигнализирующий о том, что прошла сотая доля секунды, мы можем отсчитывать сотые доли секунды.

Перед нами встаёт выбор.

Первый вариант – отсчитывать количество прошедших сотых долей секунды единственным счётчиком. Значение этого счётчика мы можем дешифрировать, чтобы выделить из него количество единиц, десятков, сотен и тысяч прошедших долей секунды, чтобы подать эти значения на дешифраторы семи-сегментных индикаторов:




Рис. 3.10: Схема секундомера с дешифраторами разрядов

Второй вариант – использовать отдельные счётчики для сотых долей секунды, десятых долей секунды, целых секунд и десятков секунд.

Т.е. первый счётчик подсчитывает количество прошедших сотых долей секунды от 0 до 9, и, затем обнуляется, вырабатывая сигнал «прошла десятая доля секунды». Следующий счётчик, точно также считает уже десятые доли и вырабатывает сигнал «прошла одна секунда» и так далее.




Рис. 3.11: Схема секундомера со счётчиками разрядов

Второй вариант для нас проще в реализации, компактнее, удобнее и понятнее.

Поэтому выберем именно его.

В качестве счётчиков подойдет уже описанная нами схема для подсчёта тактов, но с небольшими правками.

Счетчики подойдут нам потому, что функция их идентична – подсчёт событий с ограничением диапазона. Изменить нужно будет только разрядность счётчика с 16 на 4 и верхнюю границу счёта с 260000 на 9. Тогда счётчик будет выдавать признак переполнения (достижения границы отсчёта, когда его значение будет становиться) девяткой.

Еще одним моментом, о котором нужно позаботиться – длительность выходного сигнала.

Пока счётчик считал такты, его значение менялось каждый такт. Компаратор просто не мог принять значение 1 более чем на один такт. Теперь ситуация выглядит следующим образом:




Рис. 3.12: Временная диаграмма работы секундомера

Счетчик будет переключаться каждую 0,01 секунды, 0,1 секунды ,1 секунду или 10 секунд. И выход компаратора будет устанавливаться в 1 на всё время, которое потребуется для переключения счётчика из 9 в ноль. Т.е. в случае счётчика сотых долей секунды потребуется 259999 тактов.

Как выделить из всего времени, пока счётчик имеет значение «9» сигнал длительностью в один такт, который возникает в нужный момент времени? На временной диаграмме этот сигнал отмечен как «прошла 0,1с.»

Сигнал «прошла 0,1с» можно получить из сигналов, представленных на временной диаграмме следующим образом:

«прошла 0,1с» правда, когда выход компаратора равен единице И «прошла 0,01с».

Схема счётчика практически не изменилась:




Рис. 3.13: Схема счётчика сотых долей секунды

Скорректируем описание её работы на Verilog:

```
1 // регистр счётчика
2 reg [3:0] hundredths_counter = 4'd0;
3
4 // описание компаратора
5 wire tenth_of_second_passed =
6     ((hundredths_counter == 4'd9) &
7      hundredths_of_second_passed);
8
9 // описание счётчика
10 always @(posedge clk or posedge reset) begin
11
12     // асинхронный сброс
13     if (reset) hundredths_counter <= 0;
14
15     // сигнал разрешения работы счётчика
16     else if (tenths_of_second_passed)
17
18         // синхронный сброс по достижению максимума
19         if (tenths_of_second_passed)
20             hundredths_counter <= 0;
21
22         // увеличение счётчика на единицу
23         else hundredths_counter <=
```

```
24     hundredths_counter + 1;  
25 end
```

Листинг 3.3: Описание счетчика сотых долей секунды на языке Verilog

Счётчики десятых долей секунды, целых секунд и десятков секунд устроены абсолютно также. В описаниях изменяются только названия сигналов и регистров. Единственное в чем необходимо быть внимательным – это подключение сигналов. Для правильного подключения надо свериться со схемой, которую мы выбрали ранее.

Теперь вернёмся к вопросам, которые мы отложили ранее.

В нашем устройстве пока нет описания схемы, которая вырабатывает сигнал «device_stopped». Сигнал должен управляться кнопкой, поэтому как мы уже говорили в лабораторной работе №2, потребуется схема, синхронизирующая сигнал, поступающий с кнопки, с внутренним сигналом clk (тактовые импульсы).

Также сразу выделим из всего нажатия признак того, что кнопка была нажата, так, чтобы по длительности этот признак был равен одному такту.

Тогда схема будет абсолютно такой же, как и в лабораторной работе №2 и будет выглядеть следующим образом:




Рис. 3.14: Схема выработки синхронного импульса из асинхронного события

Поведение такой схемы описывается на языке Verilog следующим образом:

```
1 reg [2:0] button_syncroniser;
```

```

2 wire button_was_pressed;
3
4 always @(posedge clk) begin
5   button_synchroniser[0] <= in;
6   button_synchroniser[1] <= button_synchroniser[0];
7   button_synchroniser[2] <= button_synchroniser[1];
8 end
9
10 assign button_was_pressed <= ~button_synchroniser[2]
11                               & button_synchroniser[1];

```

Листинг 3.4: Описание схемы синхронизации на языке Verilog

Эта схема и её описание подробно рассмотрены в лабораторной работе №2

Теперь нам нужно построить схему, которая по нажатию кнопки переключала бы сигнал «device_stopped» из «0» в «1» и из «1» в «0».

Что нам понадобится? Триггер, чтобы хранить значение «device_stopped». Чтобы менять значение на противоположное надо знать противоположное значение, значит, нужен инвертор. Событие должно случаться по сигналу «button_was_pressed», а значит речь, скорее всего, идет о входе разрешения работы триггера.

Немного подумав над этими вводными, нетрудно составить следующую схему:




Рис. 3.15: Схема переключения сигнала «device_running»

Временная диаграмма, которая соответствует работе этого устройства:




Рис. 3.16: Временная диаграмма переключения сигнала «`device_running`»

Описание поведения этой схемы на Verilog также не представляет сложности. Выполните его самостоятельно.

Теперь приведем полное описание секундомера (за исключением схемы, вырабатывающей сигнал «`device_stopped`»), выполненное на языке Verilog:

```

1  module stopwatch (
2      input start_stop,
3      input reset,
4      input clk,
5      output [6:0] hex0, // индикатор сотых долей секунды
6      output [6:0] hex1, // десятых долей секунды
7      output [6:0] hex2, // секунд
8      output [6:0] hex3); // десятков секунд
9
10 // Часть I - синхронизация обработки
11 // нажатия кнопки «СтартСтоп»/
12 reg [2:0] button_syncroniser;
13     wire button_was_pressed;
14
15 always @ (posedge clk) begin
16     button_syncroniser[0] <= start_stop;
17     button_syncroniser[1] <= button_syncroniser[0];
18     button_syncroniser[2] <= button_syncroniser[1];
19 end
20
21 assign button_was_pressed = ~button_syncroniser[2]
22             & button_syncroniser[1];
23
24
25 // Часть II - выработка признака «device_running »
26 // Самостоятельная работа студента!

```

```

27 reg device_running;
28
29
30
31 // Часть III - счётчик импульсов
32 // и признак истечения 0,01 сек
33 reg [16:0] pulse_counter = 17'd0;
34 wire hundredth_of_second_passed =
35     (pulse_counter == 17'd259999);
36 always @(posedge clk or posedge reset) begin
37     if (reset) pulse_counter <= 0;
38         //асинхронный сброс
39     else if ( device_running |
40             hundredth_of_second_passed)
41         if (hundredth_of_second_passed)
42             pulse_counter <= 0;
43         else pulse_counter <= pulse_counter + 1;
44 end
45
46
47 // Часть IV - основные счётчики
48 reg [3:0] hundredths_counter = 4'd0;
49 wire tenth_of_second_passed =
50     ((hundredths_counter == 4'd9) &
51      hundredth_of_second_passed);
52 always @(posedge clk or posedge reset) begin
53     if (reset) hundredths_counter <= 0;
54     else if (hundredth_of_second_passed)
55         if (tenth_of_second_passed)
56             hundredths_counter <= 0;
57         else hundredths_counter <=
58             hundredths_counter + 1;
59 end
60
61
62 reg [3:0] tenths_counter = 4'd0;
63 wire second_passed = ((tenths_counter == 4'd9) &
64                         tenth_of_second_passed);
65 always @(posedge clk or posedge reset) begin
66     if (reset) tenths_counter <= 0;

```

```

67     else if (tenth_of_second_passed)
68         if (second_passed) tenths_counter <= 0;
69         else tenths_counter <= tenths_counter + 1;
70     end
71
72     reg [3:0] seconds_counter = 4'd0;
73     wire ten_seconds_passed =
74         ((seconds_counter == 4'd9) &
75          second_passed);
76     always @(posedge clk or posedge reset) begin
77         if (reset) seconds_counter <= 0;
78         else if (second_passed)
79             if (ten_seconds_passed) seconds_counter <= 0;
80             else seconds_counter <= seconds_counter + 1;
81     end
82
83     reg [3:0] ten_seconds_counter = 4'd0;
84     always @(posedge clk or posedge reset) begin
85         if (reset) ten_seconds_counter <= 0;
86         else if (ten_seconds_passed)
87             if (ten_seconds_counter == 4'd9)
88                 ten_seconds_counter <= 0;
89             else ten_seconds_counter <=
90                 ten_seconds_counter + 1;
91     end
92
93
94
95
96 // Часть V - дешифраторы для отображения
97 // содержимого основных регистров
98 // на семисегментных индикаторах
99 reg [6:0] decoder_ten_seconds;
100 always @(*) begin
101     case (ten_seconds_counter)
102         4'd0:    decoder_ten_seconds = 7'b1000000;
103         4'd1:    decoder_ten_seconds = 7'b1111001;
104         4'd2:    decoder_ten_seconds = 7'b0100100;
105         4'd3:    decoder_ten_seconds = 7'b0110000;
106         4'd4:    decoder_ten_seconds = 7'b0011001;

```

```

107      4'd5:    decoder_ten_seconds = 7'b00010010;
108      4'd6:    decoder_ten_seconds = 7'b00000010;
109      4'd7:    decoder_ten_seconds = 7'b11110000;
110      4'd8:    decoder_ten_seconds = 7'b00000000;
111      4'd9:    decoder_ten_seconds = 7'b00100000;
112      default: decoder_ten_seconds = 7'b11111111;
113  endcase
114 end
115
116 assign hex3 = decoder_ten_seconds;
117
118 reg [6:0] decoder_seconds;
119 always @(*) begin
120   case (seconds_counter)
121     4'd0:    decoder_seconds = 7'b10000000;
122     4'd1:    decoder_seconds = 7'b1111001;
123     4'd2:    decoder_seconds = 7'b0100100;
124     4'd3:    decoder_seconds = 7'b0110000;
125     4'd4:    decoder_seconds = 7'b0011001;
126     4'd5:    decoder_seconds = 7'b0010010;
127     4'd6:    decoder_seconds = 7'b0000010;
128     4'd7:    decoder_seconds = 7'b1111000;
129     4'd8:    decoder_seconds = 7'b00000000;
130     4'd9:    decoder_seconds = 7'b0010000;
131     default: decoder_seconds = 7'b1111111;
132   endcase
133 end
134
135 assign hex2 = decoder_seconds;
136
137 reg [6:0] decoder_tenths;
138 always @(*) begin
139   case (tenths_counter)
140     4'd0:    decoder_tenths = 7'b10000000;
141     4'd1:    decoder_tenths = 7'b1111001;
142     4'd2:    decoder_tenths = 7'b0100100;
143     4'd3:    decoder_tenths = 7'b0110000;
144     4'd4:    decoder_tenths = 7'b0011001;
145     4'd5:    decoder_tenths = 7'b0010010;
146     4'd6:    decoder_tenths = 7'b0000010;

```

```

147      4'd7:    decoder_tenths = 7'b1111000;
148      4'd8:    decoder_tenths = 7'b0000000;
149      4'd9:    decoder_tenths = 7'b0010000;
150      default: decoder_tenths = 7'b1111111;
151  endcase
152 end
153
154 assign hex1 = decoder_tenths;
155
156 reg [6:0] decoder_hundredths;
157 always @(*) begin
158     case (hundredths_counter)
159         4'd0:    decoder_hundredths = 7'b1000000;
160         4'd1:    decoder_hundredths = 7'b1111001;
161         4'd2:    decoder_hundredths = 7'b0100100;
162         4'd3:    decoder_hundredths = 7'b0110000;
163         4'd4:    decoder_hundredths = 7'b0011001;
164         4'd5:    decoder_hundredths = 7'b0010010;
165         4'd6:    decoder_hundredths = 7'b0000010;
166         4'd7:    decoder_hundredths = 7'b1111000;
167         4'd8:    decoder_hundredths = 7'b0000000;
168         4'd9:    decoder_hundredths = 7'b0010000;
169         default: decoder_hundredths = 7'b1111111;
170     endcase
171 end
172
173 assign hex0 = decoder_hundredths;
174
175 endmodule

```

Листинг 3.5: Описание секундомера на языке Verilog

3.1 Задание лабораторной работы:

1. Изучить разработку к лабораторной работе.
2. Самостоятельно выполнить описание схемы, вырабатывавшей сигнал «device_stopped».
3. Выполнить синтез и моделирование работы счётчика.

4. Продемонстрировать в результатах моделирования фрагменты временных диаграмм, приведенных в заработке.
5. Изучить работу устройства, реализованного в ПЛИС учебного стенда.

Лабораторная работа №4

Конечные автоматы

Когда мы проектировали секундомер, у нас возникла необходимость выделить признак того, что в данный момент секундомер работает. Для этого мы создали специальный регистр для хранения этого признака и описали схему управления этим регистром. В других блоках секундомера мы могли проверить признак работы (содержание регистра) и, в зависимости от него, разрешить, запретить или изменить работу.

Похожий подход применяется и в других случаях, когда необходимо выделить разные режимы работы цифрового устройства или обеспечить последовательное выполнение некоторых операций.

Действительно, ведь цифровое устройство существует целиком в один момент времени. Тогда как возможно добиться от него последовательного выполнения каких-то действий?

Вариант только один – описать ещё один блок, который будет управлять работой всей остальной части цифрового устройства.

Блок, который используется для этого, называется «конечный автомат».

Существует целый раздел математики, посвященный автоматам (и в частности конечным автоматам), который, вполне ожидаемо, называется «теория автоматов».

Но, так как нас, прежде всего, интересует прикладное применение конечных автоматов, мы рассмотрим их с точки зрения цифровой схемотехники.

В цифровой схемотехнике, конечным автоматом называется цифровая схема, которая отслеживает текущее состояние и обеспечивает переход от одного состояния к другому в зависимости от входных воз-

действий.

Например, в случае секундомера, который мы проектировали в прошлой лабораторной работе, конечный автомат, который мог бы управлять им, переключался бы между двумя состояниями: «остановлен» и «работает».

Для удобства проектирования конечный автомат представляет в виде графа. Вершины графа - это состояния, а рёбра графа - это воздействия, которые приводят к изменению состояния. Этот график называют графиком переходов конечного автомата.

Обычно график переходов выглядит подобным образом:




Рис. 4.1: Граф переходов конечного автомата

Граф переходов – это основной источник информации о конечном автомате. Он дает наглядное представление о том, как управляется и работает конечный автомат.

Обратите внимание – конечный автомат всегда прибывает в одном из своих состояний. Конечный автомат не может прибывать в двух состояниях одновременно. Чем-то график переходов может напомнить вам игровую доску, где фишка находится на одном из полей и, в зависимости от выполненных условий, может перейти в одно из полей, соединённых с текущим.

Классическим примером, наглядно демонстрирующим работу конечных автоматов, может служить конечный автомат управления светофором. Попробуем разработать такой автомат.

Можно легко выделить состояния светофора: «горит зеле-

ный» - «мигает зеленый» - «горит желтый» - «горит красный» - «горит желтый и красный» - «мигает желтый».

Обратите внимание: автомат управления не может находиться в двух состояниях одновременно и, поэтому, чтобы описать ситуацию когда горят одновременно желтый и красный сигналы, нам потребовалось ввести новое состояние - «горит желтый и красный».

Обозначим все вершины графа – состояния конечного автомата:




Рис. 4.2: Вершины графа переходов конечного автомата

Теперь стрелками отметим на графике все возможные переходы из каждого состояния.

Например, из состояния «мигает зеленый» светофор может переключиться в состояние «горит желтый» или, если регулирование закончилось, в состояние «мигает желтый».

Над каждой стрелкой подпишем условие, которое должно выполниться, чтобы переход произошел. Т.е. над стрелкой от «мигает зеленый» к «горит желтый» напишем условие: «прошло 5 секунд», а над стрелкой от «мигает зеленый» к «мигает желтый» напишем условие «конец регулирования».

В итоге получим полный график переходов конечного автомата:




Рис. 4.3: Граф переходов конечного автомата для управления светофором

Изучите его работу. Проследите, как можно попасть в то или иное состояние.

Обратите внимание, что одни и те же входные воздействия могут приводить к разным переходам, если они возникают в разных состояниях конечного автомата.

Итак, для того чтобы реализовать в цифровой схемотехнике такое устройство, нам понадобятся регистр для хранения состояния (назовём его **«регистр состояния»**).

Также понадобится схема, которая будет принимать решение о том, какое состояние будет следующим. Посмотрите на граф: входом такой схемы должно быть текущее состояние и входные воздействия. Имея эту информацию можно определить, какое состояние будет следующим.

Регистр состояния, очевидно, синхронная схема. То есть, переход между состояниями может произойти только по положительному фронту тактового сигнала. Но как определить сам момент, когда необходимо переключиться? Ведь он зависит от входных воздействий – переход должен состояться, когда будут выполнены необходимые условия.

В такой ситуации поступают следующим образом: **регистр состояний меняет текущее состояние на следующее каждый такт вне зависимости ни от каких условий**. При этом следующее состояние, пока условия не выполнены, равно текущему. Таким образом, значение регистра не меняется,

пока не будут выполнены условия перехода.

Схема определения следующего состояния - асинхронная.

Входами этой схемы служат текущее состояние и все возможные входные сигналы (условия переходов). Выходом этой схемы будет следующее состояние.

Так как мы знаем все переходы, мы, фактически, определяем таблично заданную ФАЛ. Значит, эта схема является **декодатором**.

Структура конечного автомата будет выглядеть следующим образом:




Рис. 4.4: Структура конечного автомата

Так как в составе конечного автомата присутствует триггер, **конечный автомат является синхронным цифровым устройством**. Состояния конечного автомата меняются по положительному фронту сигнала синхронизации.

Используя такую структуру в качестве основы, опишем на языке Verilog автомат, реализующий работу светофора.

```
1 ...
2
3 localparam YELLOW      = 3'b000;
```

```

4 localparam YELLOW_BLINKING = 3'b001;
5 localparam GREEN          = 3'b010;
6 localparam GREEN_BLINKING = 3'b011;
7 localparam RED            = 3'b100;
8 localparam RED_AND_YELLOW = 3'b101;
9
10 reg [2:0] state;
11
12 always @(posedge clk or posedge rst) begin
13   if (end_work) state <= YELLOW_BLINKING;
14   else begin
15     case (state)
16       YELLOW_BLINKING: if (start_work)
17         state <= GREEN;
18       GREEN: if (passed_90_seconds)
19         state <= GREEN_BLINKING;
20       GREEN_BLINKING: if (passed_5_seconds)
21         state <= YELLOW;
22       YELLOW: if (passed_2_seconds)
23         state <= RED;
24       RED: if (passed_25_seconds)
25         state <= RED_AND_YELLOW;
26       RED_AND_YELLOW: if (passed_5_seconds)
27         state <= GREEN;
28       default:
29         state <= YELLOW_BLINKING;
30     endcase
31   end
32 end
33
34 ...

```

Листинг 4.1: Конечный автомат, реализующий работу светофора

Итак, мы реализовали конечный автомат. Но как им пользоваться? Как с помощью автомата управлять работой цифровой схемы?

Возможно, вы уже догадались, что для управления работой цифрового устройства используют анализ текущего состоя-

яния. Текущее состояние, в подавляющем большинстве случаев, и является выходом конечного автомата.

Анализируя состояние, можно переключать мультиплексоры, подавать (с помощью ФАЛ) необходимые входные воздействия или наборы данных, разрешать или запрещать работу блоков и модулей. Таким образом, можно существенно изменить поведение цифрового устройства.

Рассмотрим на конкретных примерах, как управлять работой светофора с помощью конечного автомата.

Управление светодиодами может осуществляться выходами компараторов.

Например, в состоянии «Горит зеленый», компаратор будет выдавать единицу, поступающую на зеленую лампочку.




Рис. 4.5: Компаратор для управления светодиодами

В состоянии «Мигает зеленый» все немного сложнее.

Существуют разные варианты решения этой задачи.

Один из возможных — следующий: разработать схему,рабатывающую периодические импульсы, и подключить через вентиль **И** к сигналу управления зеленой лампой светофора. При этом сам сигнал управления подавать уже не в одном, а в двух состояниях автомата.




Рис. 4.6: Схема управления миганием зелёного светодиода

Схема работает следующим образом:



Рис. 4.7: Временная диаграмма работы схемы управления зелёным светодиодом

Схему пульсации можно использовать также для того чтобы мигать желтой лампой светофора.

Вспомним, что в цифровой схемотехнике нельзя закорачивать выходы цифровых блоков. Для того чтобы соединить выходы, необходимо использовать подходящие логические вентили.

Также вспомним, что автомат может прибывать только в одном своем состоянии.

Тогда общая схема будет выглядеть следующим образом:




Рис. 4.8: Схема управления миганием светодиодов

Несмотря на внушительный вид это довольно простая схема:

Схема пульсации включается, когда автомат находится в состоянии «Мигает Зеленый» **ИЛИ** «Мигает Желтый».

Зеленая лампа подсвечивается, когда автомат находится в состоянии «Горит Зеленый» **ИЛИ** «Мигает Зеленый» **И** при этом выход схемы пульсации равен единице.

Для желтой лампы ситуация аналогична ситуации для зеленой лампы.

В форме поведенческого кода данная схема выглядит еще проще для понимания:

```

1 ...
2
3 wire green_light;
4 wire yellow_light;
5 wire blink_en;
```

```

6  wire blink;
7
8  assign green_light  = (state == green)  |
9                  (state == green_blinking);
10 assign yellow_light = (state == yellow)  |
11                  (state == yellow_blinking);
12 assign blinking_en  = (state == green_blinking)  |
13                  (state == yellow_blinking);
14
15 //код, описывающий поведение схемы пульсации
16 //выход схемы - сигнал blink
17 always @ (posedge clk) begin
18   if (blinking_en = 1) then
19     ... // опустим описание
20 end
21
22
23 assign green = green_light & blink;
24 assign yellow = yellow_light & blink;
25
26 ...

```

Листинг 4.2: Описание схемы пульсации лампы светофора

Хотелось бы сразу отметить некоторую особенность реализации конечного автомата в виде цифрового устройства. Взгляните на следующий график переходов:




Рис. 4.9: Граф переходов конечного автомата с двумя состояниями

Несмотря на свою примитивность на его примере хорошо видно реакцию конечного автомата на внешнее воздействие.

Регистр состояния защелкивает новое состояние каждый тик, поэтому для того, чтобы автомат переключился из со-

стояния «1» в состояние «2», требуется, чтобы входное воздействие «а» имело единичную длительность.

В противном случае автомат переключится из состояния «1» в состояние «2», затем, на следующий такт автомат переключится из состояния «2» в состояние «1» и так далее, пока не закончится входное воздействие.

Сравните временные диаграммы ниже, чтобы лучше почувствовать разницу.




Рис. 4.10: Временные диаграммы конечного автомата с различной продолжительностью входного воздействия

Кроме разделения режимов работы конечные автоматы позволяют цифровым устройствам «выполнять» некоторые алгоритмы действий. Ведь мы можем и не ставить условий для перехода из некоторых состояний в другие. Посмотрите на график ниже - он очень напоминает алгоритм программы.




Рис. 4.11: Граф переходов, показывающий алгоритм выполнения программы

Мы вполне можем описать автомат, реализующий этот график переходов:

```

1 ...
2
3 localparam IDLE = 3'b000;
4 localparam CALC_CHECKSUM = 3'b001;
5 localparam SEND_DATA = 3'b010;
6 localparam WAIT_ANSWER = 3'b011;
```

```

7 localparam ANALYSE_ANSWER = 3'b100;
8 localparam TRY_SECOND_TIME = 3'b101;
9 localparam ERROR = 3'b110;
10
11 reg [2:0] state;
12
13
14 always @(posedge clk or posedge rst) begin
15   case (state)
16     IDLE:
17       if (new_data)
18         state <= calc_cheksum;
19
20     calc_cheksum:
21       if (checksum_calc_complete)
22         state <= SEND_DATA;
23
24     SEND_DATA:
25       state <= WAIT_ANSWER;
26
27     WAIT_ANSWER:
28       if (answer_received)
29         state <= ANALYSE_ANSWER;
30       else if (wait_too_long)
31         state <= TRY_SECOND_TIME;
32
33     ANALYSE_ANSWER:
34       if (answer_is_ok)
35         state <= IDLE;
36       else
37         state <= TRY_SECOND_TIME;
38
39     TRY_SECOND_TIME:
40       if (already_tried)
41         state <= ERROR;
42       else
43         state <= SEND_DATA;
44
45     ERROR:
46       if (reset_error)

```

```
47         state <= ERROR;
48
49     default: state <= ERROR;
50     endcase
51 end
52
53
54 ...
```

Листинг 4.3: Описание конечного автомата для приведенного графа переходов

Отметим некоторые особенности таких автоматов. Обратите внимание на условия переходов. Условия присутствуют практически во всех состояниях, даже если переход между ними линеен. Например, переход из состояния «calc_checksum» в состояние «send_data». Если для вычисления контрольной суммы требуется более одного такта, то без проверки выполнена ли операция нельзя покидать состояние вычисления контрольной суммы.

Разберем структуру цифрового устройства, которым будет управлять приведенный выше конечный автомат.




Рис. 4.12: Структура устройства для обмена данными

Как разработать подобную структуру?

Первое, что необходимо понимать, что блоки цифровых устройств существуют вне зависимости от того, используются ли они в данный момент или нет.

Теперь мы постараемся разбить устройство на блоки, определить функционал каждого из этих блоков и соединить их между собой.

Начинается разработка схемы с конечного автомата.

Наш конечный автомат уже разработан. Его мы помещаем в центр будущей структуры. Выходом конечного автомата служит текущее состояние. Именно его анализируют все остальные блоки устройства.

Теперь, когда мы поместили конечный автомат, приступим к проектированию периферии. Сначала регистр для того, чтобы защелкнуть и сохранить данные, которые в дальнейшем будем обрабатывать и передавать.

Когда необходимо защелкнуть данные? В самом начале ра-

боты. Т.е. в состоянии «idle», в момент, когда на вход пришел сигнал «new_data».

Идем дальше по алгоритму работы автомата. Теперь автомат переключился в состояние «calc_checksum». В структуру устройства необходимо добавить модуль, который будет считать контрольную сумму. Этот модуль будет производить вычисления, только когда автомат находится в состоянии «calc_checksum». После окончания вычисления контрольная сумма должна быть на выходе этого модуля и больше не должна меняться. Также этот модуль после завершения вычисления контрольной суммы должен выработать признак «checksum_calc_complete» для конечного автомата. Контрольную сумму можно сбросить в состоянии «idle».

Теперь автомат переходит в состояние «send_data». Для отправки уже должен быть сформирован пакет из данных и контрольной суммы (например, в виде объединенных шин).

Чаще всего контроллеры работают следующим образом. По сигналу разрешения записи данные с входа помещаются во внутренний регистр и, затем, начинается их отправка.

Именно поэтому мы использовали состояние, в котором наш конечный автомат проводит только один такт. Именно в этом состоянии происходит загрузка и запуск передатчика, а именно выработка сигнала «разрешение записи» для него.

Далее автомат попадает в состояние ожидание ответа. Для получения ответа, нам понадобится модуль приемника. Модуль приемника будет выставлять на шину значение принятых данных, а также он должен будет вырабатывать сигнал «answer_received» для работы конечного автомата.

Для функционирования конечного автомата нам также понадобится сигнал «waiting_too_long», который сигнализирует об отсутствии ответа в течение слишком большего времени. Чтобы выработать такой сигнал, поместим в устройство счётчик, который будет работать все время, пока автомат находится в состоянии «waiting_for_answer». Счётчик, при достижении максимального значения (которое мы зададим самостоятельно) будет вырабатываться сигнал «waiting_too_long». Обычно его называют «сторожевой счётчик».

Итак, если ответ получен, то его надо обработать. Мы раз-

работали конечный автомат так, что обработка должна произойти за один такт, ведь в состоянии «analyse_answer» нет условий, говорящих о конце обработки. Внесем в устройство модуль, анализирующий ответ, полученный модулем приемника.

Осталось только одно состояние, в котором мы не определили входные данные для конечного автомата. Это состояние «try_second_time». Нам понадобится схема, вырабатывающая сигнал «already Tried».

Это довольно простая схема: регистр, на вход которого подается единица. Регистр сбрасывается в состоянии «idle», а запись в него разрешена только в состоянии «try_second_time». Выход этого регистра и есть «already_tried».

Когда мы попадаем в состояние «try_second_time», мы видим, что в регистре записан «0», и переходим в состояние «send_data» для повторной отправки данных. В этот же момент времени происходит запись «1» в регистр. Теперь, если мы снова окажемся в состоянии «try_second_time», мы увидим в регистре «1» и не будем осуществлять повторную отправку данных.

Таким образом, мы закончили описание структуры нашего цифрового устройства. Мы знаем, из каких модулей оно должно состоять и как должен функционировать каждый из этих модулей.

В рамках данной лабораторной работы нас не интересует конкретная реализация модулей. Но стоит заметить, что начав описание тех или иных из них, разработчик может столкнуться с необходимостью добавить новые управляющие сигналы, ввести новые состояния конечного автомата или добавить новые связи.

Эти случаи вовсе не редкость. При проектировании цифровых устройств, практически каждый разработчик неоднократно корректирует изначально разработанную им структуру. Как правило, по мере получения опыта уменьшается количество подобных правок.

Вы увидели, как разрабатывается структура цифровых устройств, включающих конечные автоматы.

Вы убедились, что структуры, необходимые для реализации

тех или иных действий существуют одновременно, поэтому исполнение некоторых алгоритмов может быть связано с очень большими аппаратными затратами.

В таких случаях используют другие подходы к построению цифровых устройств, например, использование вычислительных ядер с программным управлением, с устройством которых вы познакомитесь в курсе «Микропроцессорные системы и средства».

Тем не менее, выполнение простых алгоритмов, например, алгоритмов управления с малым количеством ветвлений, часто перекладывается на конечные автоматы с целью минимизации программного кода и ускорения работы.

4.1 Задание лабораторной работы

1. Изучить разработку к лабораторной работе.
2. Реализовать конечный автомат, согласно индивидуальному заданию.
3. Ответьте на вопросы к защите лабораторной работы.






Рис. 4.13: Пример задания лабораторной работы

4.2 Варианты индивидуальных заданий


1. Граф конечного автомата:




2. Граф конечного автомата:




3. Граф конечного автомата:




4. Граф конечного автомата:




5. Граф конечного автомата:




6. Граф конечного автомата:




7. Граф конечного автомата:




8. Граф конечного автомата:



9. Граф конечного автомата:



10. Граф конечного автомата:



4.3 Вопросы к защите лабораторной работы

1. Что такое конечный автомат?
2. Для чего конечные автоматы используются в цифровых устройствах?
3. Из каких цифровых блоков состоит конечный автомат?
4. Конечный автомат это синхронное или асинхронное устройство?
5. Работу какого цифрового блока конечного автомата определяет граф переходов?
6. Почему для верного функционирования конечного автомата важна длительность управляющих сигналов?
7. Изучите рисунок структуры цифрового устройства на стр.10. Назовите значение состояния автомата, анализируемое каждым из компараторов.

Лабораторная работа №5

RAM-память

Мы уже познакомились с многими блоками, из которых состоят цифровые устройства. Последний базовый «строительный» блок, который мы рассмотрим в этом курсе — память с произвольным доступом (Random Access Memory).

RAM память в цифровых устройствах делится на три типа:

- Статическая память
- Динамическая память
- Энергонезависимая память

Статическая память по принципу работы похожа на набор регистров. Данные, которые были записаны в память, хранятся в ней, пока на цифровое устройство подается питание. Когда питание отключают, данные стираются из памяти.

Основным запоминающим элементом этого типа памяти является защелка. Такая память требует довольно большого количества ресурсов для своей реализации.

Динамическая память использует другой принцип хранения информации. В качестве элемента памяти в динамической памяти используются конденсаторы. Когда конденсатор заряжен — ячейка хранит «1». Когда разряжен — «0». Эта схема гораздо проще в реализации и требует существенно меньше ресурсов по сравнению со статической памятью. А значит на одном кристалле можно разместить большее количество памяти.

Но конденсатор неизбежно со временем разряжается через сопротивления утечки. Поэтому динамическая память требует постоянного обновления данных, которые были туда записаны. Обновление происходит благодаря внутренне-

му контроллеру, который проходит по всем адресам в памяти, считывая данные, а затем записывая эти же данные обратно и таким образом «обновляет» заряд конденсаторов.

Минусом динамической памяти является большое потребление тока, по сравнению со статической.

Наиболее известным представителем энергонезависимой памяти на данный момент является Flash память. Flash память базируется на транзисторах с плавающим затвором.

Выделяют два вида Flash памяти — NOR и NAND. Последняя получила наибольшее настроение.

У Flash памяти есть недостатки:

- высокая технологическая сложность и, соответственно, стоимость
- деградация ячеек памяти, при повторной перезаписи информации (сотни тысяч операций записи для коммерческих продуктов, миллионы - 2012 год и сотни миллионов - 2014 год)
- деградация ячеек памяти при чтении (аналогично записи)
- блочная организация (удалить можно только блока информации целиком)

В рамках нашего курса мы познакомимся со статической памятью и Flash-памятью, как наиболее часто применяющейся в качестве встроенной в цифровых устройствах.

Возможно, вы уже знаете основные принципы функционирования памяти в цифровой технике. Тем не менее, напомним, каким образом работает RAM память.

Сначала разберем, какие входы и выходы необходимы для полноценной работы памяти. ***Обратите внимание, что память является синхронным устройством и требует сигнала синхронизации:***




Рис. 5.1: Входные и выходные сигналы RAM-памяти

Как происходит запись данных в память и чтение из неё?

На вход «данные для записи» подаются данные, которые мы хотели бы записать в память. Одновременно с этим на вход «адрес записи» подается адрес ячейки, в которую мы хотели поместить входные данные. Запись происходит по положительному фронту сигнала синхронизации, когда вход «запись разрешена» находится в «1».

Посмотрите на временную диаграмму записи данных в память:




Рис. 5.2: Временная диаграмма записи в память

Чтение из RAM памяти происходит следующим образом: на вход «адрес чтения» подается адрес ячейки, из которой мы хотим получить данные, затем на вход «разрешение чтения» подается «1». По положительному фронту сигнала синхронизации данные выгружаются из памяти и становятся доступны для чтения:




Рис. 5.3: Временная диаграмма чтения из памяти

Обратите внимание, что как в случае записи, так и в случае чтения, управляющие сигналы «запись разрешена» и «чтение разрешено» для однократной операции записи или чтения должны иметь длительность равную одному такту.

Посмотрите на временную диаграмму, демонстрирующую запись большого количества данных в память:




Рис. 5.4: Временная диаграмма последовательной записи данных

Обратите внимание на смещение считанных данных при последовательном чтении информации из памяти:




Рис. 5.5: Временная диаграмма последовательного чтения из памяти

Как же устроена статическая RAM-память?

Общую структуру статической памяти можно представить следующим образом:




Рис. 5.6: Общая структура статической памяти

Как мы уже говорили выше, использование триггеров и регистров для хранения большого количества данных оказалось не эффективно. RAM память строится на основе массива запоминающих блоков.

Обычно каждый бит данных подается на столбец, а ячейка столбца, в которую произойдет запись, выбирается в зависимости от адреса. Т.е. нулевой бит, всегда подается на нулевой столбец, и, в зависимости от адреса, нулевой бит будет записан в конкретную ячейку нулевого столбца.

Чтение происходит подобным образом: адрес «выбирает» по одной ячейке из каждого столбца и из значений этих ячеек формируется вектор выходных данных.

Для того чтобы обеспечить управление работой массива памяти в ней присутствует схема управления и входной регистр для фиксации входных данных и адреса.

Обратите внимание, что схема управления тоже имеет регистр для хранения сигналов разрешения записи и разрешения чтения.

Данные, считанные из памяти поступают на защелку, поведение которой (разрешен ли приём или выбран режим хранения) также контролируется схемой управления.

На основе RAM памяти строятся некоторые другие виды памяти.

Из них очень часто в цифровых устройствах встречается буфер. Буферный блок представляет собой память, организованную следующим образом: новые данные всегда записываются в «конец» памяти, ачитываются всегда из её «начала».




Рис. 5.7: Организация записи данных в буфер

В англоязычной литературе такой блок памяти носит название FIFO от словосочетания First In First Out – Первый Пришел Первый Ушел. Название FIFO настолько широко распространено, что оно практически вытеснило русское название «очередь».

Так как данные всегда записываются в конец очереди, а читаются всегда из её начала, то интерфейс FIFO не содержит адресной шины.

В основе FIFO, как мы уже говорили, лежит RAM память, а

очередь организуется за счет управляющего блока, специально подготавливающего адреса чтения и записи.

Запись происходит с нулевого адреса. После помещения информации в память, управляющий блок увеличивает адрес на единицу. Чтение происходит точно также, начиная с нулевого адреса. Когда происходит чтение, адрес чтения также увеличивается на единицу. Управляющему блоку необходимо следить, чтобы адрес чтения не «перегонял» адрес записи.

Все ячейки, адреса которых находятся «между» адресом чтения и адресом записи — заполнены, а все ячейки, адреса которых находятся «снаружи» этих адресов — пусты.




Рис. 5.8: Порядок чтения и записи в память

Также управляющий блок вырабатывает сигналы, описывающие состояние очереди: «пуста» - означает, что в очереди нет данных и «полна» - означает, что в очереди нет места для новых данных.

Подумайте, каким образом устройство управления может выработать эти сигналы?

Также часто в FIFO добавляют дополнительные признаки: «почти пуста» - означает, что в очереди только одно значение и «почти полна» - означает, что есть только одна свободная ячейка. Эти сигналы в некоторых случаях облегчают работу с FIFO.

С точки зрения управления записью и чтением, FIFO работает также, как и блок RAM памяти, т.е. требует сигналов разрешения записи и разрешения чтения.

FIFO часто применяют в качестве буфера, для того, что-

бы сохранить быстро поступающую информацию и, в дальнейшем, обработать её. Такой блок часто можно встретить в контроллерах интерфейсов, где обмен данными часто происходит «волнами».




Рис. 5.9: Запись пакетов данных в FIFO

В цифровых устройствах для управления чтением из памяти и записью в неё часто используются конечные автоматы.

Продемонстрируем решение типовой задачи: спроектируем конечный автомат, задачей которого будет управление FIFO и передатчиком некоторого интерфейса. Автомат будет по готовности передатчика при наличии данных в FIFO выгружать из него новое значение и инициировать его передачу. Таким образом, мы реализуем буфер передачи.

Вот структурная схема устройства, которое мы хотим реализовать:




Рис. 5.10: Структура устройства управления передачей данных

Граф для конечного автомата будет выглядеть следующим образом:




Рис. 5.11: Граф работы конечного автомата

В состоянии «ожидание» автомат ждёт готовности передатчика и появления данных в FIFO. Затем, когда данные появляются и передатчик свободен, автомат переходит в состояние «запросить данные у FIFO», затем сразу же в состояние «Начать передачу» и, затем, снова в состояние «ожидание».

Временная диаграмма будет выглядеть следующим образом:




Рис. 5.12: Временная диаграмма последовательного чтения из памяти

Внимательно изучите временную диаграмму. Обратите внимание на то, каким образом спроектирован конечный ав-

томат. Отметьте, что сигнал инициирования передачи совпадает с состоянием «start», а сигнал запроса чтения для FIFO совпадает с состоянием «read». Также заметьте, что инициирование передачи происходит как раз в тот момент, когда данные с FIFO уже готовы для чтения.

Приступим к описанию нашего модуля, используя FIFO и передатчик, в качестве компонентов.

```
1 module example_lab6 (
2     input clk,
3     input rst,
4     input [7:0] data,
5     input we,
6     output full,
7     output transmit_lane);
8
9 localparam idle = 2'b00;
10 localparam load = 2'b01;
11 localparam transmit = 2'b10;
12 localparam wait_trasnaction_to_complete = 2'b11;
13
14 reg [1:0] state;
15 wire [7:0] data_from_fifo_for_transmitter;
16 wire fifo_is_empty;
17 wire fifo_re;
18 reg transmitter_is_busy;
19 reg start_transaction;
20
21 always @(posedge clk) begin
22     case (state) is
23         idle:
24             if (fifo_is_empty | 
25                 transmitter_is_busy)
26                 state <= idle;
27             else state <= load;
28         load: state <= transmit;
29         transmit: state <= idle;
30     endcase
31 end
32
```

```

33 assign fifo_re = (state == load);
34 assign start_transaction = (state == transmit);
35
36 fifo fifo_input_buffer(
37     .we(we),
38     .re(fifo_re),
39     .data_in(data),
40     .data_out(data_from_fifo_for_transmitter),
41     .empty(fifo_is_empty),
42     .full(full)
43 );
44
45 transmitter my_transmitter(
46     .start(start),
47     .busy(busy),
48     .data(data_from_fifo_for_transmitter),
49     .tx(transmit_lane)
50 );
51
52 endmodule

```

Листинг 5.1: Описание проектируемого устройства на языке Verilog

5.1 Задание лабораторной работы:

1. Изучить разработку к лабораторной работе.
2. Разработать цифровое устройство, функционирующее согласно следующим принципам:
3. Нажатие кнопки приводит к увеличению текущего значения счётчика на единицу. Одновременно с этим текущее значение счётчика должно быть записано в буфер FIFO. Если в FIFO есть данные, то их выгрузка должна производиться один раз в секунду (одно слово в секунду). Выгруженное значение должно отображаться на семисегментных индикаторах в шестнадцатеричной форме.
4. Провести моделирование работы данного цифрового устройства и продемонстрировать результат.

5. Получить файл конфигурации для ПЛИС учебного стенда и продемонстрировать работу устройства.

5.2 Вопросы к защите лабораторной работы

1. Что такое RAM-память?
2. Изобразите обобщенную структуру RAM-памяти.
3. RAM-память это синхронное или асинхронное устройство?
4. Опишите все входные и выходные сигналы RAM памяти, известные вам.
5. Нарисуйте временную диаграмму записи значения в RAM память.
6. Нарисуйте временную диаграмму чтения значения из RAM памяти.
7. Как функционирует буфер FIFO?
8. Опишите все входные и выходные сигналы FIFO памяти, известные вам.

Лабораторная работа №6

Контроллер PS/2 для клавиатуры

Для успешного применения цифровых устройств в реальности важно обеспечить их взаимодействие с внешним миром. Для этого существуют внешние интерфейсы для обмена информацией с другими устройствами и приборами. Внешние интерфейсы имеют различное функциональное назначение и спецификацию. Например, раньше для подключения клавиатуры и мыши использовался интерфейс PS/2. Один из самых простых способов подключения устройств ввода-вывода.

Давайте изучим протокол и реализацию интерфейса PS/2.

Интерфейс PS/2 сточки зрения соединения представляет собой два провода **Clock** и **Data**. По **Clock** передаются синхроимпульсы, а по **Data** передаются данные. На рисунке пример одной транзакции обмена.




Рис. 6.1: Передача данных по протоколу PS/2

Структура транзакции похожа на UART и состоит из:

1. старт бит – всегда ноль;
2. 8 бит данных;
3. бит четности, равен 1 если количество единиц в данных четно и 0 если нечетно;

4. стоп бит – всегда единица.

Данные на линию выставляются, когда **Clock** равен **1** и считаются, когда **Clock** равен **0**. На практике данные обычно выставляются по положительному фронту и считаются по отрицательному.

Частота сигнала **Clock** примерно 10-16.7кГц. Время от фронта сигнала **Clock** до момента изменения сигнала **Data** не менее 5 микросекунд.

Транзакции разделяются на два вида:

1. От устройства к контроллеру;
2. От контроллера к устройству.

На примере клавиатуры.

1. Клавиатура посыпает на контроллер 8 битный код нажатой клавиши;
2. Контроллер посыпает на клавиатуру команды управления. Такие как, команды сброса, выключения светодиодов.




Рис. 6.2: Передача 8 битного пакета данных

При транзакции от устройства (клавиатуры) к контроллеру сигналы на линиях **Clock** и **Data** генерирует устройство. Контроллер выступает в роли приемника считывая данные по отрицательному фронту **Clock**.

При передаче в обратную сторону команд от контроллера к клавиатуре или мыши протокол отличается от описанного выше.

Последовательность обмена другая:

1. контроллер опускает сигнал **Clock** в ноль на время примерно 100 микросекунд;
2. контроллер опускает сигнал **Data** в ноль формируя старт

- бит;
3. контроллер отпускает сигнал **Clock** в логическую единицу, клавиатура фиксирует старт бит;
 4. далее клавиатура генерирует сигнал **Clock**, а хост контроллер подает передаваемые биты;
 5. после того, как контроллер передал все свои биты, включая бит четности и стоп бит, клавиатура посыпает последний бит «ноль», который является подтверждением приема.




Рис. 6.3: Распределение управления между контроллером и устройством

Поскольку одним сигналом управляют два устройства, то довольно трудно понять, кто в какой момент времени управляет сигналом. По этому, диаграмма нарисована двумя цветами. Красный цвет – сигнал управляется контроллером, а синий – сигнал управляется устройством.

Давайте выясним какие коды же коды передает клавиатура для каждой клавиши.

Ниже приведена таблица кодов для клавиш. Каждой клавише соответствует код генерируемый при нажатии и код генерируемый при деактивации. Коды состоящие из нескольких байтов предаются в нескольких подряд идущих транзакций.

| KEY | MAKE | BREAK | KEY | MAKE | BREAK |
|------------|-------------|--------------|------------|-------------|--------------|
| A | 1C | F0,1C | R ALT | E0,11 | E0,F0,11 |
| B | 32 | F0,32 | APPS | E0,2F | E0,F0,2F |
| C | 21 | F0,21 | ENTER | 5A | F0,5A |
| D | 23 | F0,23 | ESC | 76 | F0,76 |
| E | 24 | F0,24 | F1 | 05 | F0,05 |
| F | 2B | F0,2B | F2 | 06 | F0,06 |

| KEY | MAKE | BREAK | KEY | MAKE | BREAK |
|------------|-------------|--------------|------------|-------------|--------------|
| G | 34 | F0,34 | F3 | 04 | F0,04 |
| H | 33 | F0,33 | F4 | 0C | F0,0C |
| I | 43 | F0,43 | F5 | 03 | F0,03 |
| J | 3B | F0,3B | F6 | 0B | F0,0B |
| K | 42 | F0,42 | F7 | 83 | F0,83 |
| L | 4B | F0,4B | F8 | 0A | F0,0A |
| M | 3A | F0,3A | F9 | 01 | F0,01 |
| N | 31 | F0,31 | F10 | 09 | F0,09 |
| O | 44 | F0,44 | F11 | 78 | F0,78 |
| P | 4D | F0,4D | F12 | 07 | F0,07 |
| Q | 15 | F0,15 | SCROLL | 7E | F0,7E |
| R | 2D | F0,2D | [| 54 | F0,54 |
| S | 1B | F0,1B | INSERT | E0,70 | E0,F0,70 |
| T | 2C | F0,2C | HOME | E0,6C | E0,F0,6C |
| U | 3C | F0,3C | PG UP | E0,7D | E0,F0,7D |
| V | 2A | F0,2A | DELETE | E0,71 | E0,F0,71 |
| W | 1D | F0,1D | END | E0,69 | E0,F0,69 |
| X | 22 | F0,22 | PG DN | E0,7A | E0,F0,7A |
| Y | 35 | F0,35 | UP | E0,75 | E0,F0,75 |
| Z | 1A | F0,1A | LEFT | E0,6B | E0,F0,6B |
| 0 | 45 | F0,45 | DOWN | E0,72 | E0,F0,72 |
| 1 | 16 | F0,16 | RIGHT | E0,74 | E0,F0,74 |
| 2 | 1E | F0,1E | NUM | 77 | F0,77 |
| 3 | 26 | F0,26 | KP / | E0,4A | E0,F0,4A |
| 4 | 25 | F0,25 | KP * | 7C | F0,7C |
| 5 | 2E | F0,2E | KP - | 7B | F0,7B |
| 6 | 36 | F0,36 | KP + | 79 | F0,79 |
| 7 | 3D | F0,3D | KP EN | E0,5A | E0,F0,5A |
| 8 | 3E | F0,3E | KP . | 71 | F0,71 |
| 9 | 46 | F0,46 | KP 0 | 70 | F0,70 |
| ' | 0E | F0,0E | KP 1 | 69 | F0,69 |
| - | 4E | F0,4E | KP 2 | 72 | F0,72 |
| = | 55 | F0,55 | KP 3 | 7A | F0,7A |
| | 5D | F0,5D | KP 4 | 6B | F0,6B |
| BKSP | 66 | F0,66 | KP 5 | 73 | F0,73 |
| SPACE | 29 | F0,29 | KP 6 | 74 | F0,74 |

| KEY | MAKE | BREAK | KEY | MAKE | BREAK |
|------------|-------------|--------------|------------|-------------|--------------|
| TAB | 0D | F0,0D | KP 7 | 6C | F0,6C |
| CAPS | 58 | F0,58 | KP 8 | 75 | F0,75 |
| L SHFT | 12 | FO,12 | KP 9 | 7D | F0,7D |
| L CTRL | 14 | FO,14 |] | 5B | F0,5B |
| L GUI | E0,1F | E0,FO,1F | ; | 4C | F0,4C |
| L ALT | 11 | F0,11 | ' | 52 | F0,52 |
| R SHFT | 59 | F0,59 | , | 41 | F0,41 |
| R CTRL | E0,14 | E0,FO,14 | . | 49 | F0,49 |
| R GUI | E0,27 | E0,FO,27 | / | 4A | F0,4A |

Разработаем простой контроллер для клавиатуры. Контроллер предназначается для работы только в режиме устройство-контроллер.

Для начала определим функционал контроллера и набор сигналов.

Функционал:

1. Считываются данные с линии PS/2 по отрицательному фронту синхросигнала;
2. Проверяется корректность принятых данных. Проверяется стоп бит, бит четности и стартовый бит;
3. Выводит принятые данные на внешнюю шину и формирует сигнал готовности данных.

Набор сигналов:

1. **areset** – асинхронный ресет, активный уровень **1**;
2. **clk_50** – вход тактовой частоты с частотой 50 МГц;
3. **Data** – 8 битная шина данных;
4. **valid_Data** – сигнал готовности данных, равен **1** с момента завершения приема по PS/2 до начала следующей транзакции;
5. **ps2_clk** – тактовая линия PS/2, является внешним сигналом для ПЛИС;
6. **ps2_dat** – сигнальная линия PS/2, является внешним сигналом для ПЛИС.

Примечание. Сигналы **ps2_clk** и **ps2_dat** как внешние сигналы необходимо подключить к соответствующим пинам ПЛИС. Это пины H15(**ps2_clk**) J14(**ps2_dat**), к которым на плате DE1 подключен коннектор PS/2.

```
1 module ps2_keyboard(
2     input areset,
3     input clk_50,
4
5     input ps2_clk,
6     input ps2_dat,
7
8     output reg valid_data,
9     output [7:0] data);
```

Листинг 6.1: Описание входов и выходов контроллера

Прежде всего, необходимо надежно определять нисходящий фронт сигнала **ps2_clk**, так как его качество (крутизна фронтов, зашумленность) может сильно варьироваться в зависимости от клавиатуры и непосредственное тактирование от этого сигнала может вызвать некорректную работу всей схемы в целом.

Для определения нисходящего фронта мы используем вариант схемы для работы с кнопками. Схема представляет из себя 10-битный сдвиговый регистр, в который каждый такт **clk_50** сдвигается текущее значение **ps2_clk**. Схема ожидает момент, когда старшие 5 бит сдвигового регистра заполнены нулями, а младшие 5 бит – единицами. В этот момент на 1 такт возводится сигнал **ps2_clk_nededge**, который используется в остальной схеме.

```
1 reg [9:0] ps2_clk_detect;
2
3 always@(posedge clk_50 or posedge areset)
4 begin
5     if(areset)
6         ps2_clk_detect <= 10'd0;
7     else
8         ps2_clk_detect <= {ps2_clk, ps2_clk_detect[9:1]};
9 end
10
11 wire ps2_clk_nededge = &ps2_clk_detect[4:0] &&
```

Листинг 6.2: Описание схемы определения нисходящего фронта сигнала ps2_clk

Основой контроллера будет конечный автомат со следующей последовательностью действий:

1. Состояние покоя;
 2. Прием стартового бита и его проверка. Если стартовый бит не равен 0 переходим в состояние покоя;
 3. Прием данных;
 4. Прием бита четности и стопового бита их проверка.
 5. При правильных значениях стопового бита и бита четности формирования сигнала готовности данных.
 6. Переход в состояние покоя.

```

1 reg [1:0] state;
2
3 localparam IDLE = 2'd0;
4 localparam RECEIVE_DATA = 2'd1;
5 localparam CHECK_PARITY_STOP_BITS = 2'd2;
6
7 always @(posedge clk_50 or posedge areset) begin
8   if(areset)
9     state <= IDLE;
10  else if (ps2_clk_nededge)
11    begin
12      case (state)
13        IDLE:
14          begin
15            if(!ps2_dat)
16              state = RECEIVE_DATA;
17          end
18
19          RECEIVE_DATA:
20            begin
21              if (count_bit == 8)
22                state =
23                  CHECK_PARITY_STOP_BITS;
24            end

```

```

25          CHECK_PARITY_STOP_BITS:
26          begin
27              state = IDLE;
28          end
29
30          default:
31          begin
32              state = IDLE;
33          end
34      endcase
35  end
36 end
37

```

Листинг 6.3: Описание конечного автомата контроллера

Конечный автомат имеет три состояния IDLE, RECEIVE_DATA, CHECK_PARITY_STOP_BIT.

IDLE – состояние покоя в котором контроллер ожидает первого отрицательного фронта **ps2_clk**. Переход в состояние RECEIVE_DATA происходит по отрицательному фронту **ps2_clk** если **ps2_dat** равно 0, то есть пришел стартовый бит, иначе остаемся в IDLE.

RECEIVE_DATA – состояние в ходе, которого происходит прием данных и бита четности. Переход в состояние CHECK_PARITY_STOP_BIT происходит при счетчике бит равном 8. Отсчитано 8 бит данных и идет прием бита четности.

Последнее состояние CHECK_PARITY_STOP_BITS длительностью в один период **ps2_clk**. В CHECK_PARITY_STOP_BITS происходит проверка бита паритета и стопового бита.

```

1 reg [8:0] shift_reg;
2
3 assign data = shift_reg[7:0];
4
5 always @(posedge clk_50 or posedge areset) begin
6     if(areset)
7         shift_reg <= 9'b0;
8     else if (ps2_clk_nedge)
9         if(state == RECEIVE_DATA)

```

```
10      shift_reg <=
11          {ps2_dat, shift_reg[8:1]};
12 end
```

Листинг 6.4: Описание сдвигового регистра

Сдвиговый регистр необходим для приема и хранения данных и бита четности. По этому, разрядность регистра равна 9. По завершению транзакции в восьмом бите хранится бит четности с 7-0 бит данные. Данные непрерывным присваиванием выведены на внешнюю шину модуля.

Если обратиться к началу лабораторной работы то стоит заметить что данные передаются по интерфейсу PS/2 начиная с младшего бита. Логично будет использовать схему работы сдвигового регистра, при которой сдвиг происходит вправо. Таким образом, первый принятый бит окажется в 0 ячейке сдвигового регистра по окончании транзакции.

Запись в сдвиговый регистр происходит по отрицательному фронту **ps2_clk** и состоянию конечного автомата **RECEIVE_DATA**.

```
1 reg [3:0] count_bit;
2
3 always @(posedge clk_50 or posedge areset) begin
4     if(areset)
5         count_bit <= 4'b0;
6     else if (ps2_clk_negedge)
7         if(state == RECEIVE_DATA)
8             count_bit <= count_bit + 4'b1;
9     else
10        count_bit <= 4'b0;
11 end
```

Листинг 6.5: Описание счетчика принятых бит

Счетчик принятых бит служит для контроля за процессом приема. Инкрементация счетчика происходит только в состоянии **RECEIVE_DATA**.

```
1 function parity_calc;
2     input [7:0] a;
```

```

3     parity_calc = ~(a[0] ^ a[1] ^ a[2] ^ a[3] ^
4                           a[4] ^ a[5] ^ a[6] ^ a[7]);
5 endfunction
6
7 always @(posedge clk_50 or posedge areset) begin
8     if(areset)
9         valid_data <= 1'b0;
10    else if (ps2_clk_nedge)
11        if (ps2_dat &&
12            parity_calc(shift_reg[7:0]) ==
13            shift_reg[8] &&
14            state == CHECK_PARITY_STOP_BITS)
15                valid_data <= 1'b1;
16        else
17            valid_data <= 1'b0;
18 end

```

Листинг 6.6: Описание вырабатывания сигнала готовности к передаче

Последним нерассмотренным моментом остался вопрос генерации сигнала готовности данных. Как было сказано ранее сигнал готовности генерируется к концу транзакции в случае успешного приема и равен 1 до начала следующей транзакции. То есть пока конечный автомат в состоянии IDLE.

Условием успешного окончания транзакции является стоповый бит равный 1 и бит четности равный рассчитанному значению.

Генерация сигнала готовности происходит в момент приема стопового бита. По этому для его проверки достаточно убедиться что значение на линии **ps2_dat** равно 1.

Для проверки бита четности необходимо рассчитать четность принятых 8 бит данных и сравнить ее с значением бита четности. Для упрощения читаемости кода используется функция расчета четности для 8 разрядного регистра согласно правилу отрицания побитового XOR регистра. Правило расчета бита паритета можно узнать из стандарта на интерфейс PS/2.

6.1 Полное описание контроллера PS/2

```
1 module ps2_keyboard(
2             input areset,
3             input clk_50,
4
5             input ps2_clk,
6             input ps2_dat,
7
8             output reg valid_data,
9             output [7:0] data);
10
11 reg [8:0] shift_reg;
12 reg [3:0] count_bit;
13
14 assign data = shift_reg[7:0];
15
16 function parity_calc;
17     input [7:0] a;
18     parity_calc = ~(a[0] ^ a[1] ^ a[2] ^ a[3] ^
19                      a[4] ^ a[5] ^ a[6] ^ a[7]);
20 endfunction
21
22 reg [9:0] ps2_clk_detect;
23
24 always@(posedge clk_50 or posedge areset)
25 begin
26     if(areset)
27         ps2_clk_detect <= 10'd0;
28     else
29         ps2_clk_detect <= {ps2_clk, ps2_clk_detect[9:1]};
30 end
31
32 wire ps2_clk_nedge = &ps2_clk_detect[4:0] &&
33                               &(~ps2_clk_detect[9:5]);
34
35
36 reg [1:0] state;
```

```

38 localparam IDLE = 2'd0;
39 localparam RECEIVE_DATA = 2'd1;
40 localparam CHECK_PARITY_STOP_BITS = 2'd2;
41
42 always @(posedge clk_50 or posedge areset) begin
43   if(areset)
44     state <= IDLE;
45   else if (ps2_clk_negedge)
46     begin
47       case (state)
48         IDLE:
49           begin
50             if(!ps2_dat)
51               state = RECEIVE_DATA;
52           end
53
54         RECEIVE_DATA:
55           begin
56             if (count_bit == 8)
57               state =
58               CHECK_PARITY_STOP_BITS;
59           end
60
61         CHECK_PARITY_STOP_BITS:
62           begin
63             state = IDLE;
64           end
65
66         default:
67           begin
68             state = IDLE;
69           end
70           endcase
71     end
72   end
73
74 always @(posedge clk_50 or posedge areset) begin
75   if(areset)
76     valid_data <= 1'b0;
77   else if (ps2_clk_negedge)

```

```

78     if (ps2_dat &&
79         parity_calc(shift_reg[7:0]) ==
80         shift_reg[8] &&
81         state == CHECK_PARITY_STOP_BITS)
82         valid_data <= 1'b1;
83     else
84         valid_data <= 1'b0;
85 end
86
87 always @(posedge clk_50 or posedge areset) begin
88     if(areset)
89         shift_reg <= 9'b0;
90     else if (ps2_clk_negedge)
91         if(state == RECEIVE_DATA)
92             shift_reg <=
93             {ps2_dat, shift_reg[8:1]};
94 end
95
96 always @(posedge clk_50 or posedge areset) begin
97     if(areset)
98         count_bit <= 4'b0;
99     else if (ps2_clk_negedge)
100        if(state == RECEIVE_DATA)
101            count_bit <= count_bit + 4'b1;
102     else
103         count_bit <= 4'b0;
104 end
105
106 endmodule

```

Листинг 6.7: Пример реализации контроллера PS/2

6.2 Задание лабораторной работы:

1. Ознакомиться с спецификацией на интерфейс PS/2 и представленной реализацией контроллера клавиатуры.
2. Построить временные диаграммы его работы с помощью САПР Altera Quartus.
3. Подготовиться к выполнению индивидуального задания с использованием предложенного контроллера на лабора-

торной работе.

6.3 Варианты индивидуальных заданий

1. Выводить на семисегментные индикаторы только коды клавиш "W", "A", "S", "D" и "пробел".
2. Выводить на семисегментные индикаторы только коды клавиш "1", "3", "5", "7", "9".
3. Выводить на семисегментные индикаторы только коды клавиш, находящихся на num-pad.
4. Выводить на семисегментные индикаторы только коды клавиш "Q", "W", "E", "R", "T", "Y".
5. Выводить на семисегментные индикаторы только коды клавиш "I", "D", "Q", "D".
6. Выводить на семисегментные индикаторы только коды клавиш со стрелками.
7. Выводить на семисегментные индикаторы только коды клавиш "I", "D", "K", "F", "A".
8. Выводить на семисегментные индикаторы только коды клавиш F1 - F12.
9. Выводить на семисегментные индикаторы только коды клавиш "Z", "X", "C", "V", "B", "N".
10. Выводить на семисегментные индикаторы только коды клавиш "L", "J", "S", "P", "Q", "K".

Лабораторная работа №7.

Цифровой звук.

7.1 Цифровой звук

В современном мире цифровая обработка сигналов почти повсеместно вытеснила аналоговую. Исключением не стала и отрасль, относящаяся к записи, хранению и воспроизведению звука. С точки зрения обычного пользователя ещё 20 лет назад были повсеместно распространены аналоговые кассетные проигрыватели, которым на смену пришли уже цифровые CD-диски, затем MP3, а затем, вместе с развитием сети интернет, и стриминговые сервисы.

Чем же отличается цифровой сигнал от аналогового?

- Цифровой сигнал дискретен. То есть, в отличие от непрерывного аналогового сигнала, цифровой существует только в те моменты времени, в которые было произведено аналого-цифровое преобразование. Пример аналогового сигнала показан на рисунке 7.1. Пример дискретного сигнала показан на рисунке 7.2.
- Шкала уровня цифрового сигнала квантованная. В то время, как уровень аналогового сигнала может быть любым (например, 0.1232135346546754775474(5) Вольт), то цифровой сигнал может принимать только уровни, определенные его разрядностью. Если мы используем разрядность цифрового сигнала в 2 бита, то он сможет иметь уровни 0, 1, 2 и 3. Окончательный вид цифрового сигнала показан на рисунке 7.3.




Рис. 7.1: Форма волны аналогового сигнала.




Рис. 7.2: Форма волны дискретного сигнала.




Рис. 7.3: Форма фолны цифрового сигнала (дискретного и квантованного).

Оцифровкой аналогового сигнала называется сочетание двух процессов – дискретизации и квантования.

Частотой дискретизации цифрового сигнала называется частота, с которой была произведена дискретизация сигнала при аналого-цифровом преобразовании.

Теорема Котельникова (в англоязычной литературе — теорема Найквиста — Шеннона) гласит, что для того, чтобы оцифровать сигнал с максимальной частотой в спектре f , необходимо использовать частоту дискретизации F_s как минимум в 2 раза большую, чем частоту f .

$$F_s > 2 * f$$

Рассчитаем необходимую частоту дискретизации для человеческого уха. Слух человека способен воспринимать диапазон частот от 20 Гц до 20 кГц. Согласно теореме Котельникова (Найквиста — Шеннона) для оцифровки воспринимаемого человека звуком необходима частота выше, чем 40 кГц. Стандартной частотой для оцифровки звука считается частота 44.1 кГц, использующаяся в Audio CD.

7.2 Синтез цифрового звука

Цифровой звук может не всегда представлять из себя ранее записанный аналоговый сигнал. Как и любой цифровой сигнал, звук можно синтезировать. Такая техника повсеместно использовалась в ранних восьмибитных игровых приставках по простой причине — памяти таких приставок не хватило бы на то, чтобы хранить даже несколько секунд оцифрованного звука.

Рассмотрим техники простейшего синтеза звука на примере игровой приставки Nintendo Entertainment System (NES, Famicom, в странах СНГ известна как Dendy).

Звуковой чип этой приставки содержал суммарно 5 каналов для генерации звука:

- Два частотных канала с прямоугольной формой сигнала, с переменной скважностью (12.5 %, 25 %, 50 %, 75 %), 16

уровнями громкости и диапазоном частот от 54 Гц до 28 кГц.

- Один частотный канал с треугольной формой сигнала, с фиксированной громкостью, поддерживающий частоты от 27 Гц до 56 кГц.
- 1 канал белого шума, с 16-ю уровнями громкости, поддерживающий два режима на 16-и заранее запрограммированных частотах.
- 1 канал цифро-аналогового-преборазователя (ЦАП) с разрядностью в 6 бит, позволяющий воспроизводить короткие фрагменты оцифрованного звука (например, ударные инструменты).

В рамках данной лабораторной работы мы познакомимся с генератором прямоугольной формы сигнала.

7.2.1 Прямоугольная форма сигнала

Самой простейшей формой звукового сигнала является прямоугольная. Прямоугольный сигнал имеет всего 2 уровня – высокий и низкий.

Скважностью (Duty cycle) прямоугольного импульса называют отношение периода сигнала T к длительности импульса τ . Применительно ко звуку, скважность прямоугольного сигнала влияет его характер звучания.

$$S = \frac{T}{\tau}$$




Рис. 7.4: Скважность прямоугольного сигнала.

Опишем входные и выходные порты модуля генерации прямоугольного сигнала.

```
1 module square_code (
2     input clk,
3     input rst,
4
5     input enable,
6     input [20:0] half_period,
7     input [15:0] volume,
8
9     output [15:0] square_wave
10 );
```

- Сигнал *enable* управляет генерацией сигнала, позволяет включать и выключать её тогда, когда это нужно.
- Сигнал *half_period* предназначен для управления частотой прямоугольного сигнала. Задаёт полупериод сигнала в тактах *clk*. Частота прямоугольного сигнала *f* вычисляется по формуле:

$$f = \frac{F_{clk}}{2 * (half_period + 1)}$$

- Сигнал *volume* задаёт уровень (громкость) выходного прямоугольного сигнала.

Внутренняя логика модуля генерации прямоугольного сигнала основана на простом счётчике. По достижении значения *half_period* счётчик обнуляется. Счётчик работает только при наличии сигнала *enable*.

```
1 reg [20:0] counter;
2
3 always @(posedge clk or posedge rst) begin
4     if(rst)
5         counter <= 21'd0;
6     else
7         if ((counter >= half_period) || ~enable)
8             counter <= 21'd0;
9         else
10            counter <= counter + 1;
11 end
```

Для хранения непосредственно генерируемой прямоугольной волны добавим одноразрядный регистр *square*. При достижении счётчиком значения *half_period* регистр *square* инвертируется. Таким образом, формируется прямоугольный сигнал с полуperiодом *half_period*.

```
1 reg square;
2
3 always @(posedge clk or posedge rst) begin
4     if(rst) begin
5         square <= 1'b0;
6     end else if (enable) begin
7         if (counter >= half_period)
8             square <= ~square;
9     end
10 end
```

Сформируем выходной сигнал модуля. В случае, если сигналы *square* и *enable* имеют активный уровень, на выход подаётся значение громкости. В противном случае – нуль.

```
1 assign square_wave = (square && enable)
2                         ? volume : 16'd0;
```

Ниже приведён полный код модуля.

```

1  module square_code (
2    input clk,
3    input rst,
4
5    input enable,
6    input [20:0] half_period,
7    input [15:0] volume,
8
9    output [15:0] square_wave
10 );
11
12 reg [20:0] counter;
13
14 always @(posedge clk or posedge rst) begin
15   if(rst)
16     counter <= 21'd0;
17   else
18     if ((counter >= half_period) || ~enable)
19       counter <= 21'd0;
20     else
21       counter <= counter + 1;
22 end
23
24 reg square;
25
26 always @(posedge clk or posedge rst) begin
27   if(rst) begin
28     square <= 1'b0;
29   end else if (enable) begin
30     if (counter >= half_period)
31       square <= ~square;
32   end
33 end
34
35 assign square_wave = (square && enable)
36                           ? volume : 16'd0;
37
38 endmodule

```

Листинг 7.1: Код модуля генерации сигнала прямоугольной формы.

На рисунке 7.5 показана временная диаграмма работы модуля.




Рис. 7.5: Временная диаграмма работы модуля генерации сигнала прямоугольной формы.

Представленный дизайн модуля не поддерживает возможность изменения скважности сигнала. Рассмотрим один из способов реализовать данный функционал и сопутствующие изменения логики работы модуля.

Сигнал *half_period* заменяется парой сигналов *full_period* и *active_period*.

- *full_period* обозначает длительность полного периода сигнала (не полупериода, как было ранее) и эквивалентен T . Частота сигнала f определяется выражением:

$$f = \frac{F_{clk}}{full_period + 1}$$

- *active_period* устанавливает длительность импульса (время, когда прямоугольный сигнал имеет активный уровень) и эквивалентен τ . Скважность сигнала определяется выражением:

$$S = \frac{full_period + 1}{active_period + 1}$$

```

1 module square_duty_cycle (
2     input clk,
3     input rst,
4
5     input enable,
6     input [20:0] full_period,
7     input [20:0] active_period,
8     input [15:0] volume,
9
10    output [15:0] square_wave
11 );

```

Verilog-описание счётчика остаётся неизменным, за исключением того, что Сигнал *half_period* заменён на *full_period* и, поскольку счётчику придётся отсчитывать в 2 раза больше значений (полный период вместо половины), его разрядность увеличена на 1 бит.

```

1 reg [20:0] counter;
2
3 always @(posedge clk or posedge rst) begin
4     if(rst)
5         counter <= 21'd0;
6     else
7         if ((counter >= full_period) || ~enable)
8             counter <= 21'd0;
9         else
10            counter <= counter + 1;
11 end

```

Описание генератора импульсов изменилось. Теперь его работа разбивается на две фазы:

- Фаза, когда значение counter меньше, чем *active_period*. Во время этой фазы значение square выставляется равным единице.
- Фаза, когда значение counter больше или равно *active_period*. Во время этой фазы значение square выставляется равным нулю.

```

1 reg square;
2
3 always @ (posedge clk or posedge rst) begin
4   if(rst) begin
5     square <= 1'b0;
6   end else if (enable) begin
7     if (counter >= full_period)
8       square <= 1'b1;
9     else if (counter >= active_period)
10      square <= 1'b0;
11   end
12 end

```

На рисунке 7.6 показана временная диаграмма работы модуля.




Рис. 7.6: Временная диаграмма работы модуля генерации сигнала прямоугольной формы с изменяемой скважностью.

Полный код описания генератора прямоугольных импульсов с переменной скважностью представлен ниже.

```

1  module square_duty_cycle (
2      input clk,
3      input rst,
4
5      input enable,
6      input [20:0] full_period,
7      input [20:0] active_period,
8      input [15:0] volume,
9
10     output [15:0] square_wave
11 );
12
13 reg [20:0] counter;
14
15 always @(posedge clk or posedge rst) begin
16     if(rst)
17         counter <= 21'd0;
18     else
19         if ((counter >= full_period) || ~enable)
20             counter <= 21'd0;
21         else
22             counter <= counter + 1;
23 end
24
25 reg square;
26
27 always @(posedge clk or posedge rst) begin
28     if(rst) begin
29         square <= 1'b0;
30     end else if (enable) begin
31         if (counter >= full_period)
32             square <= 1'b1;
33         else if (counter >= active_period)
34             square <= 1'b0;
35     end
36 end
37
38 assign square_wave = (square && enable)
39                 ? volume : 16'd0;
40
41 endmodule

```

Листинг 7.2: Код модуля генерации сигнала
прямоугольной формы с изменяемой
скважностью.

7.3 Вывод звука на отладочном стенде Terasic DE1

Отладочный стенд Terasic DE1 оснащён микросхемой-кодеком Wolfson WM8731 для ввода и вывода звука. Кодек поддерживает разрядность звука до 24 бит и частоты дискретизации от 8 кГц до 96 кГц.

В данной лабораторной работе вам будет предоставлен проект DE1_Audio, содержащий всю логику, необходимую для работы с кодеком.

На рисунке 7.8 показана структурная схема проекта DE1_Audio.




Рис. 7.7: Структурная схема проекта DE1_Audio.

Проект состоит из следующих модулей:

1. Audio_PLL – преобразователь частоты на основе ФАПЧ (фазовой автоподстройки частоты). Преобразует частоту входного сигнала *CLOCK_27* (27 МГц) в сигнал с частотой 18.4 МГц для нужд аудиокодека.
2. I2C_AV_CONFIG – модуль, производящий первоначальную конфигурацию аудиокодека после подачи сигнала сброса или при загрузке прошивки в ПЛИС.
3. Audio_0 – модуль, включающий в себя логику управления аудиокодеком. Также включает в себя буферное асинхронное FIFO AUDIO_DAC_FIFO, предназначенное для выравнивания плотности потока данных и перехода дан-

ных из одной тактовой частоты в другую.

4. Модуль Генерации звука – модуль, создать который предстоит вам в рамках лабораторной работы. Он должен содержать контроллер PS/2, генератор звуковой волны и управляющий конечный автомат.

Обратите внимание на то, что логика генерации звука должна тактироваться от частоты в 50 МГц.

Для подключения генератора звука к модулю Audio_0 используются два порта:

- *iDATA* – порт данных (входной относительно Audio_0) разрядностью 16 бит. В этот порт подаётся поток отчетов звука для дальнейшего преобразования в ЦАП аудиокодека. Обратите внимание, что данные передаются в знаковом формате и старший разряд используется для представления знака. Рекомендуется использовать младшие 15 бит порта.
- *iWR* – порт разрешения на запись данных. Фактически представляет из себя сигнал *write_enable* для AUDIO_DAC_FIFO. При наличии этого сигнала FIFO захватит один отчет данных *iDATA*.

Доработаем логику генератора прямоугольной волны без изменяемой скважности, чтобы он генерировал сигнал *iWR*.

```
1 module square_code (
2     input clk,
3     input rst,
4
5     input enable,
6     input [20:0] half_period,
7     input [15:0] volume,
8
9     output [15:0] square_wave,
10    output reg wr
11 );
12
13 reg [20:0] counter;
14
15 always @(posedge clk or posedge rst) begin
16     if(rst)
```

```

17     counter <= 21'd0;
18   else
19     if ((counter >= half_period) || ~enable)
20       counter <= 21'd0;
21     else
22       counter <= counter + 1;
23 end
24
25
26 always @(posedge clk or posedge rst) begin
27   if(rst)
28     wr <= 1'b0;
29   else
30     if ((counter >= half_period) && enable)
31       wr <= 1'b1;
32     else
33       wr <= 1'b0;
34 end
35
36
37 reg square;
38
39 always @(posedge clk or posedge rst) begin
40   if(rst) begin
41     square <= 1'b0;
42   end else if (enable) begin
43     if (counter >= half_period)
44       square <= ~square;
45   end
46 end
47
48 assign square_wave = (square && enable)
49                         ? volume : 16'd0;
50
51 endmodule

```

Листинг 7.3: Описание модуля генерации прямоугольной волны без изменяемой скважности с сигналом wr.




Рис. 7.8: Результат моделирования логики генератора прямоугольной волны без изменяемой скважности с сигналом wr.

7.4 Задание лабораторной работы

Лабораторная работа состоит из двух частей: основной и дополнительной. Задание основной части общее для всех групп и приведено ниже.

1. Спроектировать устройство – музыкальный синтезатор. Синтезатор должен воспроизводить одну из семи нот определенной октавы (согласно варианту) при нажатии на соответствующую цифровую клавишу 1-7 клавиатуры. Форма сигнала – прямоугольная.
2. Ввиду сложности и больших временных затрат на моделирование дизайна целиком, необходимо предоставить результат моделирования только вашего блока.
3. Ответить на контрольные вопросы.

Вторая часть задания будет выдана непосредственно на лабораторной работе и, с целью исключения обмена исходными кодами, индивидуальна для каждой группы.

7.5 Распределение баллов за лабораторную работу

За основную часть лабораторной работы предполагается начисление максимум 6 баллов.

1. Посещение

2. Ответы на контрольные вопросы
3. Частично выполненный код лабораторной работы.
4. Полностью выполненный код лабораторной работы
5. Моделирование основной части задания.
6. Полностью работающий проект с основной частью задания.

За дополнительную часть студент может получить от 0 до 8 баллов на усмотрение преподавателя.

С целью экономии времени, студент вправе начать работу сразу над дополнительной частью, минуя основную. По мере выполнения дополнительной части, студент автоматически получит баллы за основную часть.

7.6 Контрольные вопросы

1. Что такое цифровой звук?
2. Что такое дискретизация?
3. Что такое частота дискретизации?
4. Сформулируйте теорему Котельникова (Найквиста — Шеннона).
5. Что такое квантование?
6. Какие основные формы звукового сигнала вы можете назвать?
7. Как можно синтезировать прямоугольный сигнал?
8. Что такое скважность сигнала?