


PROJECT REPORT

การออกแบบวงจรคำนวณและตรรกะ (ALU)

ขนาด 4 บิต

ระบบบวกและลบเลขฐานสองด้วยเกตตรรกะพื้นฐาน

4-Bit Binary Adder / Subtractor



สมาชิกกลุ่ม

รหัสนักศึกษา	ชื่อ - นามสกุล
6710301007	ดรณภพ พิทักษ์กิจไพศาล
6710301009	นายอภิสิทธิ์ คงภักดี
6710301032	ธนัท จงธีรธนโชติ

วิชา

สถาปัตยกรรมคอมพิวเตอร์และระบบดิจิทัล

ปีการศึกษา

2569

1 วัตถุประสงค์

Objectives

รายงานนี้มีเป้าหมายเพื่อออกแบบและทดสอบการทำงานของวงจรคำนวณและตรรกะ (ALU) ขนาด 4 บิต โดยมีวัตถุประสงค์หลักดังนี้

เพื่อออกแบบและจำลองการทำงานของวงจรคำนวณและตรรกะ (ALU) ขนาด 4 บิต ที่รองรับการบวก (Addition) และการลบ (Subtraction) ของเลขฐานสอง

เพื่อประยุกต์ใช้เกตตรรกะพื้นฐาน (Logic Gates) เช่น เกต XOR และ AND ในการประกอบเป็นระบบคำนวณที่สมบูรณ์

เพื่อวางรากฐานทางโครงสร้างของ ALU ให้สามารถขยายขีดความสามารถ และรองรับชุดคำสั่งที่ซับซ้อนยิ่งขึ้นได้ในอนาคต

2 การออกแบบวงจรย่อย: วงจรบวกเต็มรูปแบบ

Full Adder Circuit Design

หน่วยย่อยที่สำคัญที่สุดของระบบนี้คือ วงจรบวกเต็มรูปแบบ (Full Adder)


ซึ่งทำหน้าที่คำนวณผลบวกของบิตอินพุต A และ B ร่วมกับตัวทดเข้า (Carry-in หรือ Cin)

วงจรนี้สร้างขึ้นจากเกตตรรกะพื้นฐาน

และสามารถแสดงการทำงานได้ด้วยสมการทางตรรกศาสตร์ดังนี้

$$\begin{aligned}\text{Sum} &= A \oplus B \oplus \text{Cin} \\ \text{Cout} &= (A \cdot B) \oplus (\text{Cin} \cdot (A \oplus B))\end{aligned}$$

จากผังวงจรที่ได้ออกแบบและจำลองไว้ เกตตรรกะถูกจัดวางอย่างเป็นระบบเพื่อลดความหน่วงของสัญญาณและให้แต่ละส่วนทำงานสอดคล้องกัน โดยใช้เกต XOR ในการสร้างผลรวมหลัก (Sum) และใช้เกต AND ทำงานร่วมกับเกต XOR ตัวสุดท้ายในการคำนวณตัวทดออก (Carry-out หรือ Cout) ได้อย่างแม่นยำ ดังแสดงในรูปที่ 1



รูปที่ 1 ผังวงจรระดับเกตของวงจรบวกเต็มรูปแบบ (Full Adder) แสดงการเชื่อมต่อของเกต XOR และ AND

3 การออกแบบวงจรรวม

4-Bit Adder / Subtractor

วงจรรวมระดับบน (Top-level Circuit) เกิดจากการนำวงจร Full Adder

มาต่อกันแบบอนุกรมในรูปแบบ Ripple Carry Adder จำนวน 4 ชุด

เพื่อรองรับการคำนวณข้อมูลขนาด 4 บิต พร้อมทั้งเพิ่มส่วนควบคุมการทำงาน

เพื่อให้วงจรสามารถทำงานในโหมดการลบได้ โดยอาศัยกลไกสำคัญสองส่วนดังนี้

3.1 การเลือกโหมดการทำงาน

Mode Selection: Add_Sub

วงจรใช้สัญญาณควบคุมหลักเพียงเส้นเดียว คือ Add_Sub ในการกำหนดสถานะการทำงาน เมื่อ

Add_Sub มีค่าเท่ากับ 0 วงจรจะทำหน้าที่บวกเลข ($S = A + B$) และเมื่อ Add_Sub

มีค่าเท่ากับ 1 วงจรจะทำหน้าที่ลบเลข ($S = A - B$)

3.2 การสร้างคอมพลีเมนต์ 2

2's Complement

เมื่อเลือกโหมดการลบ สัญญาณ Add_Sub ที่มีค่าเท่ากับ 1 จะถูกส่งผ่านเกต XOR


เพื่อกลับบิตของอินพุต B ทุกบิต (กลายเป็น 1's Complement)

จากนั้นสัญญาณควบคุมเดียวกันนี้จะถูกป้อนเข้าที่ขา Cin ของ Full Adder บิตต่ำสุด

เพื่อบวกค่า 1 เข้าไปในระบบ ผลที่ได้คือการแปลงค่าอินพุต B ให้เป็น 2's Complement

อย่างสมบูรณ์ ซึ่งทำให้การบวกด้วยค่า B ที่ผ่านการแปลงแล้ว มีผลเทียบเท่ากับการลบ $A - B$

ดังแสดงในรูปที่ 2



รูปที่ 2 แผนผังวงจรรวม 4-Bit Adder/Subtractor ที่ต่อ Full Adder แบบอนุกรม พร้อมเกต XOR ควบคุมการกลับบิตด้วยสัญญาณ Add_Sub

4 ตารางการทำงานของระบบ

Function Table

ตารางต่อไปนี้สรุปการทำงานของวงจรในแต่ละโหมด

โดยแสดงความเกี่ยวข้องระหว่างสัญญาณควบคุม Add_Sub ค่าของอินพุต B หลังผ่านเกต XOR ค่าตัวทดเข้าเริ่มต้น (Cin) และผลการคำนวณที่ได้

โหมด (Add_Sub)	อินพุต B หลังผ่าน XOR	Cin ตัวแรก	ฟังก์ชันการทำงาน	สมการ
0	B (คงเดิม)	0	การบวก (Addition)	$S = A + B$
1	NOT(B) (กลับบิต)	1	การลบ (Subtraction)	$S = A + \text{NOT}(B) + 1$

หมายเหตุ: ในโหมดการลบ ค่า $A + \text{NOT}(B) + 1$ มีผลเทียบเท่ากับ $A - B$ ตามหลักการของ 2's Complement

5 การจำลองและทดสอบวงจรด้วยโปรแกรม Logisim

Logisim Simulation

5.1 ขั้นตอนการจำลอง

Simulation Process

การทดสอบการทำงานของวงจร ALU 4 บิต ดำเนินการผ่านโปรแกรม Logisim Evolution ซึ่งเป็นซอฟต์แวร์สำหรับออกแบบและจำลองวงจรดิจิทัลแบบโอเพนซอร์ส โดยขั้นตอนการทดสอบมีดังนี้


- สร้างวงจร Full Adder 1 บิต โดยใช้เกต XOR และ AND ตามหลักการที่ออกแบบไว้
- นำวงจร Full Adder มาต่อแบบอนุกรม 4 ชุด พร้อมเพิ่มเกต XOR ควบคุมบิตอินพุต B ด้วยสัญญาณ Add_Sub
- กำหนดค่าอินพุต $A = 0100$ (เลขทศนิยม 4) และ $B = 0010$ (เลขทศนิยม 2) สำหรับการทดสอบทั้งสองโหมด
- ทดสอบโหมดการบวก ($\text{Add_Sub} = 0$) และบันทึกภาพผลลัพธ์
- ทดสอบโหมดการลบ ($\text{Add_Sub} = 1$) และบันทึกภาพผลลัพธ์

5.2 ผลการจำลองโหมดการบวก

Addition Mode ($\text{Add_Sub} = 0$)

เมื่อกำหนดให้ $Add_Sub = 0$ วงจรจะทำงานในโหมดการบวก โดยอินพุต B จะถูกส่งผ่านเกต XOR โดยไม่มีการกลับบิต และค่า Cin ของ Full Adder บิตต่ำสุดจะเป็น 0 ผลการจำลองแสดงดังรูปที่ 3

อินพุต A	0100 (ฐาน 2)	(ค่าทศนิยม = 4)
อินพุต B	0010 (ฐาน 2)	(ค่าทศนิยม = 2)
ผลลัพธ์ S	0110 (ฐาน 2)	(ค่าทศนิยม = 6)
ตัวหัดออก Cout	0	(ไม่มีการทด)
สรุป	$0100 + 0010 = 0110$	$(4 + 2 = 6)$ [ถูกต้อง]




รูปที่ 3 ผลการจำลองโหมดการบวก ($Add_Sub = 0$): อินพุต $A = 0100$, $B = 0010$, ผลลัพธ์ $S = 0110$, $Cout = 0$

5.3 ผลการจำลองโหมดการลบ Subtraction Mode ($Add_Sub = 1$)

เมื่อกำหนดให้ $Add_Sub = 1$ วงจรจะทำงานในโหมดการลบ โดยสัญญาณ Add_Sub จะกลับบิตของอินพุต B ทุกบิต (แปลงเป็น 1's Complement) และป้อน $Cin = 1$ เข้าที่ Full Adder บิตต่ำสุด ส่งผลให้ B ถูกแปลงเป็น 2's Complement และการบวกด้วยค่า B ที่แปลงแล้วจะเทียบเท่ากับการลบ ผลการจำลองแสดงดังรูปที่ 4

อินพุต A	0100 (ฐาน 2)	(ค่าทศนิยม = 4)
อินพุต B	0010 (ฐาน 2)	(ค่าทศนิยม = 2)
ผลลัพธ์ S	0010 (ฐาน 2)	(ค่าทศนิยม = 2)

ตัวหาค่า Cout	1	(ผลลัพธ์เป็นบวก ไม่มีการยืม)
สรุป	$0100 - 0010 = 0010$	$(4 - 2 = 2)$ [ถูกต้อง]



รูปที่ 4 ผลการจำลองโหมดการลบ (Add_Sub = 1): อินพุต A = 0100, B = 0010, ผลลัพธ์ S = 0010, Cout = 1

5.4 สรุปผลการจำลอง Simulation Summary

โหมด	Add/ Sub	A (บิต)	B (บิต)	S (ผลลัพธ์)	Cout	ผลการทดสอบ
การบวก	0	0100	0010	0110 (=6)	0	ถูกต้อง
การลบ	1	0100	0010	0010 (=2)	1	ถูกต้อง

จากผลการจำลองทั้งสองโหมด พบว่าวงจร ALU 4 บิตที่ออกแบบในโปรแกรม Logisim ทำงานได้อย่างถูกต้องและแม่นยำตามหลักการของ 2's Complement สำหรับทั้งการบวกและการลบเลขฐานสอง

6 แนวทางการพัฒนาในอนาคต Future Improvements

เพื่อให้สอดคล้องกับหลักการออกแบบสถาปัตยกรรมคอมพิวเตอร์ที่เน้นความสามารถในการขยายระบบ (Scalability) และการเพิ่มฟังก์ชันการทำงานในอนาคต ผู้จัดทำได้วางแนวทางการพัฒนาต่อยอดไว้ดังนี้

การเพิ่มวงจรเลือกสัญญาณ (Multiplexer – MUX)

ในเวอร์ชันถัดไป จะมีการนำวงจรมัลติเพล็กซ์เซอร์ (MUX)

เข้ามาทำหน้าที่เป็นตัวเลือกการทำงาน (Operation Selector หรือ Opcode Decoder) เพื่อให้ ALU รองรับชุดคำสั่งได้หลากหลายยิ่งขึ้น เช่น ฟังก์ชันทางตรรกศาสตร์ (AND, OR, NOT) และการเลื่อนบิต (Shift Operations)

สัญญาณที่ได้จาก MUX จะทำหน้าที่แยกเส้นทางข้อมูล (Data Path)

ระหว่างหน่วยคำนวณทางคณิตศาสตร์ (Arithmetic Unit) และหน่วยตรรกะ (Logic Unit) อย่างเป็นระบบ ทำให้สามารถเพิ่มฟังก์ชันใหม่เข้าไปได้โดยสะดวก และรองรับการขยายระบบได้แทบไม่มีขีดจำกัด

7 บทสรุป

Conclusion

การออกแบบในครั้งนี้แสดงให้เห็นว่า วงจร ALU ขนาด 4 บิต

สามารถทำงานบวกและลบเลขฐานสองได้อย่างสมบูรณ์ ด้วยการต่อวงจร Full Adder แบบอนุกรม ร่วมกับการใช้เกต XOR และกลไก 2's Complement

ในการควบคุมโหมดการทำงาน ผลการจำลองในโปรแกรม Logisim

ยืนยันความถูกต้องของการออกแบบทั้งในโหมดการบวกและการลบ

โดยให้ผลลัพธ์ที่สอดคล้องกับหลักการทางคณิตศาสตร์ นอกจากนี้

โครงสร้างที่ออกแบบไว้ยังเปิดโอกาสให้พัฒนาต่อยอด

เพื่อรองรับชุดคำสั่งที่ซับซ้อนยิ่งขึ้นได้ในอนาคต