

SMA_HSST 测试实验例程

1. 实验简介

实验目的:

通过 MES-FMC-LPC-IO 子板的 SMA_HSST 接口实现 HSST 数据收发环路测试。

实验环境:

Window11

PDS2022.2-SP6.4

硬件环境:

MES2L676-100HP、MES-FMC-LPC-IO 子板

2. 实验原理

PG2L100H 内置了线速率高达 6.6Gbps 高速串行接口模块,即 HSSTLP,包含 1 个 HSSTLP,共 4 个全双工收发 LANE,除了 PMA, HSSTLP 还集成了丰富的 PCS 功能,可灵活应用于各种串行协议标准。在产品内部,每个 HSST 支持 1~4 个全双工收发 LANE。HSST 主要特性包括:

- 支持 DataRate 速率: 0.6Gbps-6.6Gbps
- 灵活的参考时钟选择方式
- 发送通道和接收通道数据率可独立配置
- 可编程输出摆幅和去加重
- 接收端自适应线性均衡器 Logos2 系列 FPGA 器件数据手册
- PMA Rx 支持 SSC
- 数据通道支持数据位宽: 8bit only, 10bit only, 8b10b, 16bit only, 20bit only, 32bit only, 40bit only, 64b66b/64b67b 等模式

- 可灵活配置的 PCS, 可支持 PCI Express GEN1, PCI Express GEN2, XAUI, 千兆以太网, CPRI, SRIO 等协议
- 灵活的 Word Alignment 功能
- 支持 RxClock Slip 功能以保证固定的 Receive Latency
- 支持协议标准 8b10b 编码解码
- 支持协议标准 64b66b/64b67b 数据适配功能
- 灵活的 CTC 方案
- 支持 x2 和 x4 的 Channel Bonding
- HSSTLP 的配置支持动态修改
- 近端环回和远端环回模式
- 内置 PRBS 功能
- 自适应

3. 工程说明


3.1. 安装 HSST IP 核

PDS 安装后, 需手动添加 HSST IP, 请按以下步骤完成:

(1) HSST IP 文件: 选择 1_9.iar


 ipm2l_hsstlp_v1_9.iar

(2) IP 安装步骤: 请查看 “工具使用篇\03_IP 核安装与查看用户指南”




3.2. HSST 通信测试例程


打开 PDS 软件, 新建工程 hsst_test, 点开如下图标, 打开 IP Compiler;




选择 HSST IP, 取名, 然后点击 Customize;




在 HSST 设置界面中 Protocol and Rate 按照如下设置, Channel0 为 Fullduplex, 其余设置为 DISABLE:




Alignment and CTC 按照如下设置:



Misc 按照如下设置, 点击 Generate 可生成 HSST IP;




关闭本工程, 在 IP 保存路径下打开 IP Example 工程:



为了能在开发板上运行, 需对顶层文件 hsst_test_dut_top 的复位进行修改, 详情请查看例


程顶层文件:




修改管脚分配, 详情请查看原理图或 hsst_test 例程;

Tool Tabs										
	I/O NAME	I/O DIRECTION	LOC	BANK	VCCIO	IOSTANDARD	DRIVE	BUS_KEEPER	SLEW	OFF_CHIE
26	o_txlane_done_u	OUTPUT	A2U	BANKL3	3.3	LVCMOS33	8	NONE	SLOW	N(efault)
27	i_free_clk	INPUT	D18	BANKL3	3.3	LVCMOS33		NONE		
28	i_p_l0rxn	INPUT								
29	i_p_l0rxp	INPUT								
30	i_p_refckn_0	INPUT	AB13	NOBANK						
31	i_p_refckp_0	INPUT	AA13	NOBANK						
32	rst_n	INPUT	C22	BANKL3	3.3	LVCMOS33		NONE		

进行 Debugger 插核操作。




可按以下方式查看 IP 核的用户指南, 了解 Example 模块组成;




4. 实验现象

注: 例程位置: hsst_test\ipcore\hsst_test\pnr\example_design



把 SMA 线连接测试 HSST 对应的 RX 和 TX 信号,进行 Debugger 在线调试,可看到窗口中发送和接收的数据一致的。




说明:

K 码对应的是 bc, 当该字节为 bc 时, K 码为 1。所以当 K 码变化规律固定, 且数据只出现移位时, 数据是正确的。

例如收到的数据是 0xbcc5bcc5, 该数据为 32bit, 对应 4 字节, 与 rxk 相对应, 所以此时 bc 码出现在第 2 个字节和第 4 个字节。所以对应的 o_rk 为 4'b1010 即 16 进制为 4'ha, 也就是 Debugger 显示的 0xa。

2、例程文件的管脚约束需要将这里保留, HSST 的 LANE 和 PLL 的约束请参考《UG040008_Logos2 系列 FPGA 高速串行收发器(HSSTLP)用户指南_V1.8.pdf》。



```

49 #define_attribute {i:U_INST.U_GTP_HSSTLP_WRAPPER.CHANNEL1_ENABLE.U_GTP_HSSTLP_LANE1} {PAP_LOC} {HSSTLP_364_0:U1_HSSTLP_LANE}
50 #define_attribute {i:U_INST.U_GTP_HSSTLP_WRAPPER.CHANNEL2_ENABLE.U_GTP_HSSTLP_LANE2} {PAP_LOC} {HSSTLP_364_0:U2_HSSTLP_LANE}
51 #define_attribute {i:U_INST.U_GTP_HSSTLP_WRAPPER.CHANNEL0_ENABLE.U_GTP_HSSTLP_LANE0} {PAP_LOC} {HSSTLP_364_0:U1_HSSTLP_LANE}
52 #define_attribute {i:U_INST.U_GTP_HSSTLP_WRAPPER.CHANNEL3_ENABLE.U_GTP_HSSTLP_LANE3} {PAP_LOC} {HSSTLP_364_0:U3_HSSTLP_LANE}
53 #define_attribute {i:U_INST.U_GTP_HSSTLP_WRAPPER.PLL0_ENABLE.U_GTP_HSSTLP_PLL0} {PAP_LOC} {HSSTLP_364_0:U0_HSSTLP_PLL}
54 #define_attribute {i:U_INST.U_GTP_HSSTLP_WRAPPER.PLL1_ENABLE.U_GTP_HSSTLP_PLL1} {PAP_LOC} {HSSTLP_364_0:U1_HSSTLP_PLL}
55 #define_attribute {p:i_p_refckn_0} {PAP_IO_DIRECTION} {INPUT}
56 #define_attribute {p:i_p_refckn_0} {PAP_IO_LOC} {AB11}
57 #define_attribute {p:i_p_refckn_0} {PAP_IO_UNUSED} {TRUE}
58 #define_attribute {p:i_p_refckp_0} {PAP_IO_DIRECTION} {INPUT}
59 #define_attribute {p:i_p_refckp_0} {PAP_IO_LOC} {AA11}
60 #define_attribute {p:i_p_refckp_0} {PAP_IO_UNUSED} {TRUE}
61
62 #define_attribute {p:i_p_refckn_1} {PAP_IO_DIRECTION} {INPUT}
63 #define_attribute {p:i_p_refckn_1} {PAP_IO_LOC} {AB13}
64 #define_attribute {p:i_p_refckn_1} {PAP_IO_UNUSED} {TRUE}
65 #define_attribute {p:i_p_refckp_1} {PAP_IO_DIRECTION} {INPUT}
66 #define_attribute {p:i_p_refckp_1} {PAP_IO_LOC} {AA13}
67 #define_attribute {p:i_p_refckp_1} {PAP_IO_UNUSED} {TRUE}
68 ##### END Attributes
69 #define_attribute {t:U_INST.o_p_clk2core_tx_0} {PAP_CLOCK_ASSIGN} {GTP_CLKBUFG}
70 #define_attribute {t:U_INST.o_p_clk2core_tx_1} {PAP_CLOCK_ASSIGN} {GTP_CLKBUFG}
71 #define_attribute {t:U_INST.o_p_clk2core_tx_2} {PAP_CLOCK_ASSIGN} {GTP_CLKBUFG}
72 #define_attribute {t:U_INST.o_p_clk2core_tx_3} {PAP_CLOCK_ASSIGN} {GTP_CLKBUFG}
73 #define_attribute {t:U_INST.o_p_clk2core_rx_0} {PAP_CLOCK_ASSIGN} {GTP_CLKBUFG}
74 #define_attribute {t:U_INST.o_p_clk2core_rx_1} {PAP_CLOCK_ASSIGN} {GTP_CLKBUFG}
75 #define_attribute {t:U_INST.o_p_clk2core_rx_2} {PAP_CLOCK_ASSIGN} {GTP_CLKBUFG}
76 #define_attribute {t:U_INST.o_p_clk2core_rx_3} {PAP_CLOCK_ASSIGN} {GTP_CLKBUFG}
77 ##### BEGIN Attributes - (Populated from tab in SCOPE, do not edit)
78 ##### END Attributes
79 ##### BEGIN Attributes - IO table (Populated from tab in SCOPE, do not edit)
80 ##### END Attributes(IO table)
    
```