

# HPS\_Software\_RM

---

## История изменений документа

Версия	Дата	Изменения
1.0	18.06.13	Начальная версия, только загрузчик
2.0	30.12.13	Основной документ

## Оглавление

1.. Назначение.....	3
2.. Установка инструментов.....	3
2.1.Установка SOC EDS.....	3
2.2.Установка и работа с программатором USB-Blaster.....	3
3.. Сборка Preloader + uboot.....	4
3.1.Исходные условия для начала сборки.....	4
3.2.Описание процедуры сборки.....	4
3.3.Когда надо пересобирать Preloader.....	5
3.4.Создание патча.....	5
3.5.Текущий патч под THEA 2.2.....	6
3.6.Ссылки на внешние документы.....	6
4.. QSPI.....	6
4.1.Настройка partitions.....	6
4.2.Карта памяти partion 0.....	6
4.3.Запись данных QSPI.....	6
4.4.Работа из под Linux.....	7
5.. FDT - binary blob.....	7
6.. Linux.....	8
6.1.NFS.....	8
6.2.QSPI файловая система JFFS2.....	8
6.3.QSPI образ для RAM disk.....	8
7.. Собственные устройства.....	8
8.. Прерывания.....	8
9.. ECC.....	9
10.. Ядро.....	9
11.. uboot.....	9

Автор: Степанов Д.А.  
Дата создания: 18.06.2013  
Состояние: актуально

12.. Загрузка FPGA через FPGA master.....9

## 1. Назначение

Документ описывает работу с системным ПО.

## 2. Установка инструментов

### 2.1. Установка SOC EDS

Необходимо скачать с <https://www.altera.com/download/software/soc-eds/>

установочный файл SoCEDSSetup-13.1.0.162.run и запустить его от имени пользователя на ПК под Линуксом. Ставить в home. Будет предлагать перезапустить установку скрипта от root - игнорировать предложения и продолжать. Сразу удалить папки DS5 и DS5installer так нет необходимости в нем.

В папке ~/altera/13.1/host\_tools окажутся необходимые инструменты, в том числе baremetal компилятор от Mentor на базе gcc, с помощью которого собирается preloader и uboot. Исходные файлы uboot идут в виде архива который будет распакован make файлом при сборке. Необходимые файлы для preloader генерируются по результатам сборки аппаратного проекта и включаются в дерево кода uboot.

### 2.2. Установка и работа с программатором USB-Blaster

После установки SOC EDS программатор оказывается в папке /home/dmitry/altera/13.1/qprogrammer/bin

Нужно добавить конфигурацию udev в файл usb-blaster.rules.

```
cat /etc/udev/rules.d/usb-blaster.rules
```

```
ACTION!="add", SUBSYSTEM!="usb_device", GOTO="kcontrol_rules_end"
# Give owner and group "rw" (MODE=66) access. Give all users "r" (MODE=4) access.
ATTRS{idProduct}=="6001", ATTRS{idVendor}=="09fb", MODE="664",
GROUP="plugdev"
ATTRS{idProduct}=="6810", ATTRS{idVendor}=="09fb", MODE="664",
GROUP="plugdev"
LABEL="kcontrol_rules_end"
```

если все нормально то бластер будет увиден, а HPS нет

1) USB-Blaster [1-5]

Unable to read device chain (JTAG chain broken)

включаем плату появится

1) USB-Blaster [1-5]

4BA00477 SOCVHPS

02D020DD 5CSEBA6(.|ES)/5CSEMA6/..

Из под Линукса работает очень медленно, очевидно частота бластера по умолчанию 6 МГц, увеличить нельзя.

Рекомендуется подключиться к servery под Windows там по умолчанию будет 16 МГц. Для этого использовать утилиту jtagconfig: jtagconfig --addserver <server> <password>

С помощью программатора можно работать только с QSPI cs0, остальные недоступны.

Созданы скрипты для программирования:

preloader (prg.sh проверка ver.sh)

uboot (prg-u.sh проверка ver-u.sh )

можно писать (P), проверять (V), читать (X) по заданному адресу (-a) и задавать длину (-s).

### **3. Сборка Preloader + uboot**

#### ***3.1.Исходные условия для начала сборки***

Должен быть собран аппаратный проект, в ходе сборки которого генерируются Hardware handoff files. Предполагается что они будут расположены в каталоге hps\_isw\_handoff/SOC\_system\_hps\_0.

#### ***3.2.Описание процедуры сборки***

Запустить от пользователя скрипт

~/altera/13.1./embedded/embedded\_command\_shell.sh

которые установит необходимые переменные окружения.

Запустить bsp-editor откроется окно GUI

Выбрать создание нового bsp, file → New

Указать путь к файлам preloader hps\_isw\_handoff/SOC\_system\_hps\_0.

Поменять параметры, если необходимо и нажать generate. Нужно правильно

указать источник загрузки следующего за preloader'ом образ uboot.

Должна быть только одна галочка QSPI.

В каталоге spl\_bsp будет создан makefile и каталог с генерированными файлами generated/

Зайти в каталог spl\_bsp и запустить make. Будет собран образ preloader

Записать образ preloader-mkprimage.bin при помощи dd во второй раздел на sd карте, ( например sdc1) или запрограммировать при помощи программатора в qspi используя скрипт prg.sh

Если в каталоге spl\_bsp находится патч, то он будет автоматически приложен после распаковки архива с исходным кодом uboot.

При повторной сборке исходный код не стирается и патч не прикладывается. Запуск bsp-editor стирает исходный код.

Рекомендуется стирать исходный код, а необходимые изменения в нем оформлять в виде патча.

Для сборки uboot выполнить команду make uboot. Файл для прошивки называется uboot-socfpga/uboot.img (не путать с uboot.bin). Надо поменять его разрешение на bin иначе не работает программатор.

### **3.3. Когда надо пересобирать Preloader**

Если в результате изменения в аппаратном проекте изменилось содержание файлов в папке generated, в этом можно убедиться путем сравнения каталогов, чтобы изменения вступили в силу необходимо пересобрать Preloader.

Можно например включить расширенную диагностику в preloader (uboot у меня при этом виснет) заменив в файле include/common.h строку 133 на if(1)

### **3.4. Создание патча**

Можно вносить изменения в preloader без использования QSYS. Поправляя одержимое generated/ и uboot-socfpga/. При этом не запускать bsp-editor, так как он затрет изменения. Окончательно оформить изменения в виде патча.

Написан скрипт patch\_mk.sh который создает патч.

Кладем рядом в один каталог spl два каталога, оригинальный архивный uboot\_socfpga.orig и измененный uboot\_socfpga

На входе первый параметр это путь оригинальному а второй к измененному каталогу.

### **3.5.Текущий патч под THEA 2.2**

Содержит 4 изменения:

- PHY ID для нового PHY
- замена EMAC1 на EMAC0
- добавлены сетевые параметры по умолчанию
- флаг компилятора для устранения ошибки `unaligned access` в `uboot` при попытке записи во флеш.

### **3.6.Ссылки на внешние документы**

<http://www.rocketboards.org/foswiki/Documentation/PreloaderUbootCustomization>

## **4. QSPI**

### **4.1.Настройка partions**

На плате Thea 2.2 может быть установлено до 4 микросхем n25q00 по 128 МБ каждая. Адреса разделов настраиваются в описание `binary blob` для ядра (`thea_22.dts`)

Выделяется на устройстве 0 первый раздел под RAW DATA без файловой системы размером 8М. Остальные впоследствии могут форматироваться под JFFS2.

### **4.2.Карта памяти partion 0**

0x000000 — 0x03FFFF preloader 4 копии

0x040000 — 0x05FFFF сохраняемое окружение `uboot`

0x060000 — 0x0EFFFF `uboot`

0x0F0000 — 0x0FFFFFF `fdt-image` (`binary blob`)

0x100000 — 0x7FFFFFF Linux kernel

### **4.3.Запись данных QSPI**

RAW DATA Partion 0 записывается при помощи программатора `quartus_hps` в соответствии с картой памяти выше. При наличии уже записанного программатором `uboot` можно писать через него используя команды `sf`. (смотри `sf help` )

`sf probe 0:0 (0:1 0:2 0:3)` — выбирает микросхему

`sf erase`

`sf write`

На уже отформатированные разделы запись осуществляется из Linux после монтирования раздела

## **4.4. Работа из под Linux**

На target машине должен быть установлен пакет mtd-utils.

Форматировать раздел под JFFS2 командой :

```
flash_erase -j /dev/mtd<x> 0 0
```

затем раздел нужно примонтировать:

```
mount -t jffs2 /dev/mtdblock<x> /mnt/f<x>p<y>
```

Есть еще один способ (не проверялось).

Создается файл содержащий внутри себя файловую систему jffs2 при помощи утилиты mkfs.jffs2 из пакета mtd-utils.

Записываем этот файл на нужную partition (не обязательно форматированную)

```
flashcp image.jffs2 /dev/mtd<x>
```

## **5. FDT - binary blob**

Механизм нужный для сообщения стандартным драйверам ядра особенностей конкретной платы (наличие и адреса устройств).

Адрес blob'a в памяти передается ядру ( параметр после дефиса ) при загрузки из uboot.

Например bootz 0x7fc0 — 0x100

Altera предлагает автоматизированный путь

- утилитой sopc2fdt из файлов описания платы, описания clock, описания проекта (.sopcinfo) строится текстовое представление .dts
- при помощи компилятора dtc создается бинарное представление dtb

Автоматизированный путь не удалось осуществить, не работает утилита sopc2fdt повидимому неверный синтаксис описания платы. Синтаксис зависит от версии ядра.

Удачный путь взяли бинарный блоб от GSRD и от EBV откомпилировал в текстовый вид с помощью dtc, внес исправления, затем обратная компиляция.

Можно сделать один раз для новой платы, для своих устройств вносить изменения не надо. Даже описывать bridge не обязательно, так будет использоваться свой собственный драйвер.

Текущий файл с текстовым представлением thea\_22.dts

## 6. Linux

### 6.1. NFS

Удобно для отладки. Запущен сервер на машине sda 192.168.193.55

каталог для монтирования `~/dmitry/mnt/socmount` задается в скриптах `uboot` `nfsboot`. Ядро и блоб загружаются по `tftp` с сервера `australia`, есть скрипт `uboot` `nfsload`.

Сейчас установлен образ на основе Debian. Грузится по умолчанию при старте системы

Планируется перенести на сервер Australia.

### 6.2. QSPI файловая система JFFS2

Образ Linux ( 63 M) от демо платы Socrates (EBV) установлен на `partition 1`.

Для загрузки остановить автозапуск в `uboot` и выполнить скрипты

```
run qspiload
```

```
run qspiboot
```

в настройках хоста надо разрешить подключение с пустым паролем SSH.

### 6.3. QSPI образ для RAM disk

Предполагается как основной способ работы. Создаем образ RAM диска с файловооой системой `ext2` и записываем ее в QSPI при помощи `uboot`.

При старте загружаем в память и указываем ядру `root=/dev/ram`

монтируем остальные `partitions` потом чтобы иметь энергонезависимую память

## 7. Собственные устройства

Собственные устройства подключение через `lw-hps-2-fpga bridge`. Имеют базовое смещение `0xFF200000`. Не требуется перекомпиляция `preloader` и изменения `FDT blob`. Надо писать свой драйвер в `kernel space`.

Сейчас реализовано устройство по адресу 0, простой счетчик обращений.

## 8. Прерывания

GIC — General Interrupt Controller описан в документах на ARM.

По-видимому нельзя управлять полярностью сигнала запроса на прерывания, только выбрать фронт или уровень. Смотреть в ядре еще раз.

От FPGA идут 64 линии разбитых на 2 слова `irq0` `irq1`.

Номера прерываний с 72 по 136. На схеме отображаются номером на 32 меньше, так как первые 32 прерывания под собственные нужды. В блоке номера тоже на 32 меньше. `irq0[0]` — соответствует номеру 72 и так далее.

Для отладки можно смотреть в регистрах GIC непосредственно:



HPS\_Software\_RM

0xFFFFED108 — 0x100 (8 бит для 72 прерывания) разрешение прерывания (вызывает срабатывание прерывания если оно pending)

можно посмотреть `cat /proc/interrupts`

0xFFFFED208 — 0x100 (8 бит для 72 прерывания) set pending (запись 1 устанавливает pending)

0xFFFFED288 — 0x100 (8 бит для 72 прерывания) clear pending (запись 1 сбрасывает pending)

0xFFFFEDC10 — бит 16,17 (или 144,145 биты от начала, по два бита на прерывания) управление фронт\уровень

полярность -???

Получилось сделать пока только так, чтобы исходное значение от аппаратного устройства все 1, то есть все прерывания pending, нужное можно сбросить и потом разрешить, иначе не работает. Разобраться при написании драйвера.

Бит 0 в регистре 0xFF20000C (наше собственное устройство) установка в 1 вызывает прерывание.

## 9. ECC

Собрали аппаратный проект с его поддержкой и preloader.

Необходимо осуществить первоначальное обнуление SDRAM.

В uboot по-видимому работает. Необходимо дальнейшее тестирования.

Есть регистры из которых можно извлечь статистику срабатываний.

## 10. Ядро

На сайте <http://www.rocketboards.org/foswiki/Documentation/GsrdGitTrees>

есть репозиторий Git с исходным кодом. Понадобится для сборки своих драйверов.

Копируем себе репозиторий

```
$ git clone http://git.rocketboards.org/linux-socfpga.git
```

Вычисляем по тегу релиза 13.1 GSRD

```
$ cd linux-socfpga
```

```
$ git checkout ACDS13.1_REL_GSRD_PR
```

Собираем ядро, должен быть установлен компилятор от Linaro

```
make CROSS_COMPILE=arm-linux-gnueabihf- ARCH=arm mrproper
```

```
make CROSS_COMPILE=arm-linux-gnueabihf- ARCH=arm socfpga_defconfig
```

```
make CROSS_COMPILE=arm-linux-gnueabihf- ARCH=arm zImage
```

## 11. uboot

На сайте <http://www.rocketboards.org/foswiki/Documentation/GsrdGitTrees>

есть репозиторий Git с исходным кодом. Понадобится для подключения

изменений.

## 12. Загрузка FPGA через FPGA master

Есть возможность загружать FPGA при помощи HPS через FPGA master.

Загружать можно из preloader или из uboot. Проверено из uboot.

Длину образа при загрузке не указывать, определяется автоматически. После загрузки необходимо разрешить работу моста lwHPS2FPGA, для этого в регистре L3remap (0xff800000) разрешить видимость записав 0x11, и снять его со сброса в регистре (0xffd0501c) записав 0x5.

В uboot сделан скрипт для загрузки fpga:

```
fpgaload=tftp ${fpgadata} ${tftpdir}${fpgaimage}; fpga load 0 ${fpgadata}; run  
bridge_enable_handoff;
```

## 13. Установка компилятора для сборки ядра и приложений

Берем исполняемые файлы с launchpad.net

gcc-linaro-arm-linux-gnueabihf-4.8-2013.10\_linux.tar.bz2

разворачиваем архив в каталог ~/bin

прописываем PATH в файле .profile у пользователя

```
if [ -d "$HOME/bin" ] ; then
```

```
    PATH="$HOME/bin:$HOME/bin/eclipse-4.3-cpp:$HOME/bin/gcc-linaro-arm-linux-  
gnueabihf-4.8-2013.10_linux/bin:$PATH"
```

```
fi
```

## 14. Проект в Eclipse 4.3

В Eclipse установлены плагины CROSS-COMPILE и REMOTE APPLICATION


При создании проекта указываем на cross tools.

Для запуска и отладки на удаленной машине настраивается новый C/C++ Remote Application debug configuration.


В нем надо настроить

## HPS\_Software\_RM

Create, manage, and run configurations



Create, manage, and run configurations



## HPS\_Software\_RM

Create, manage, and run configurations

