

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN KHOA KĨ THUẬT MÁY TÍNH

BÀI BÁO CÁO ASSIGNMENT LAB02 THIẾT KẾ HỆ THỐNG SỐ VỚI HDL

UIT

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN

Sinh viên: Trương Thiên Quý

MSSV: 23521321 Lóp: CE213.P21

Giảng viên hướng dẫn: Hồ Ngọc Diễm



BÀI THỰC HÀNH SỐ 3

I. Mục tiêu

- Trong bài thực hành này, sinh viên sẽ dùng procedural assignment để thiết kế các mạch đếm (Counter) và mạch định thời (Timer).
- Thực hành sử dụng **LPM** (Library of Parameterized Modules) của Altera

 http://quartushelp.altera.com/14.1/master.htm#mergedProjects/hdl/mega/mega_list_mega_lpm.htm


II. Chuẩn bị thực hành

- Sinh viên phải chuẩn bị code Verilog cho tất cả các câu trong phần nội dung thực hành và nộp cho GVHD vào đầu buổi học.
- Sinh viên nào không có bài chuẩn bị được xem là vắng buổi học hôm đó.
- Bài chuẩn bị được tính vào điểm bài báo cáo của Lab.


III. Nội dung thực hành

<u>Câu 1.</u>

1.1. Thiết kế bộ đếm 4-bit như hình dưới:



Bảng sự thật của T-FF



Hướng dẫn:



Verilog code:

```
always @(posedge Clock or negedge Clear)

if (Clear == 1'b0)

....

➤ Clock = ~KEY[0]; Clear = SW[1];

➤ Enable = SW[0]; LEDR[0] = Enable;

- LEDG [3:0] = Q[3:0]
```


Yêu cầu: SV thực hiện mô phỏng VectorWaveform và nạp KIT demo cho mạch đếm.

Đầu tiên, thiết kế 1 bộ T FF:

Code Thực Thi:

```
1
     module T FF(T, Q, Clock, Clear);
 2
          input T, Clock, Clear;
 3
          output reg Q;
         always @(posedge Clock or negedge Clear) begin
 4
    5
              if (Clear == 1'b0) begin
 6
                  Q <= 1'b0;
7
              end else begin
 8
                  if (T) begin
9
                      Q <= ~Q;
10
                  end
11
              end
12
          end
13
     endmodule
```

RTL Viewer:





Mô phỏng Wareform:

in_	Clear	B 1	
in_	Clock	B 0	
out -	Q	B 0	
in_	Т	B 1	

Giải thích:

- \triangleright Reset (Clear = 0)
 - Khi tín hiệu Clear ở mức thấp (0), đầu ra Q bị đặt về 0 (bất kể giá trị của Clock hay T).
 - Đây là tính năng reset chủ động mức thấp (active-low reset)
- ➤ Hoạt động bình thường (Clear = 1)
 - Khi Clear = 1, Flip-Flop hoạt động như một T Flip-Flop chuẩn:
 - o Nếu T = 0, giá trị của Q giữ nguyên.
 - o Nếu T = 1, giá trị của Q sẽ đảo trạng thái (toggle) vào cạnh lên của Clock.


Tiếp theo đó, chúng ta tiến hành thiết kế bộ đếm 4 bit:

Code thực thi:


```
1
     module Counter(Q, T, Clock, Clear);
 2
     output [3:0] Q;
 3
     input Clock, Clear, T;
     wire T1, T2, T3;
     T FF(T, Q[0], Clock, Clear);
     and (T1, Q[0], T);
 7
     T FF(T1, Q[1], Clock, Clear);
     and (T2, Q[1], T1);
 9
     T FF(T2, Q[2], Clock, Clear);
10
     and (T3, Q[2], T2);
11
     T FF(T3, Q[3], Clock, Clear);
12
     endmodule
```



RTL Viewer:



Mô phỏng wareform:



Giải thích:

1. Mô tả hoạt động của mạch

- ➤ Inputs (đầu vào):
 - Clear (Reset): Khi Clear = 0, mạch được reset về giá trị ban đầu (Q = 0).
 - Clock (Xung nhịp): Tín hiệu xung nhịp điều khiển quá trình đếm.
 - T (Toggle): Khi T = 1, mạch sẽ thực hiện quá trình đếm theo xung clock.
- > Output (đầu ra):
 - Q (4-bit Counter Output): Biểu diễn giá trị đếm (0 \rightarrow 15 theo nhị phân).

2. Chức năng của mạch

- Dây là mạch đếm nhị phân 4-bit tăng dần (Binary Up Counter).
- Mạch có khả năng đếm từ 0 đến $15 (2^4 1)$ rồi quay về 0.
- Mỗi lần có một xung clock, giá trị Q tăng lên 1.
- Khi đến giá trị tối đa (15 11112), mạch sẽ quay lại 0 và bắt đầu đếm lại.



1.2. Thiết kế bộ đếm 4-bit như trong câu 1.1, nhưng mô tả ở mức Behavior

$$Q \le Q + 1$$

Thực hiện gán chân như câu 1.1


Sử dụng RTL Viewer để xem mạch sau khi Synthesis so với mạch trong câu 1.1

So sánh tần số Fmax của mạch trong câu 1.1 và câu 1.2


Code thực thi:

```
module Counter Behavior(clk, rst, Q);
 1
     input wire clk;
 3
     input wire rst;
 4
     output reg [3:0] Q;
 5
    ⊟always @(posedge clk) begin
 6
          if (!rst)
 7
              Q \le 4'b00000;
 8
          else
9
              Q \le Q + 1;
10
     end
11
12
     endmodule
```

RTL Viewer:



Mô phỏng Wareform: NG NGHỆ THÔNG TIN





Giải thích

1. Mô tả hoạt động của mạch

- clk (Clock):
 - Là tín hiệu xung nhịp, điều khiển quá trình đếm.
 - Khi có xung cạnh lên (posedge), giá trị của bộ đếm tăng lên 1.
- rst (Reset Clear):
 - o Là tín hiệu đặt lại (Reset đồng bộ).
 - Khi rst = 0, bộ đếm sẽ được đặt về 0 ngay tại cạnh lên của xung clock.
 - Khi rst = 1, bộ đếm sẽ tiếp tục tăng theo clock.
- Q (4-bit Output):
 - Là giá trị của bộ đếm.
 - o Bắt đầu từ 0000 (0 decimal).
 - o Tăng dần mỗi chu kỳ clock ($Q \le Q + 1$).
 - Khi đến giá trị 1111 (15 decimal), xung clock tiếp theo sẽ làm nó quay lại 0000.

2. Cách hoạt động của bộ đếm

- Ban đầu, nếu **rst** = 1, Q sẽ được đặt lại về **0000**.
- Khi clk có cạnh lên và rst = 1, giá trị Q sẽ tăng dần từ 0 → 15 (0000 → 1111).
- Khi Q đạt 1111 (15 decimal), xung clock tiếp theo sẽ làm Q quay lại
 0000 (0 decimal) và tiếp tục đếm.



So sánh tần số Fmax:

Tần số Fmax của câu 1.1:

Slow Model Fmax Summary Fmax Restricted Fmax Clock Name Note 1 585.48 MHz 380.08 MHz clk limit due to minimum period restriction (max I/O toggle rate)

Tần số Fmax của câu 1.2:

Slow	Model Fmax S	ummary			
	Fmax	Restricted Fmax	Clock Name	Note	Ī
1	585.48 MHz	380.08 MHz	clk	limit due to minimum period restriction (max I/O toggle rate)	

➤ Tần số Fmax của mạch 1.1 và 1.2 là bằng nhau.

Câu 2.

2.1. Sửa lại thiết kế bộ đếm 4-bit trong câu 1.2. bằng cách dùng Parameter và Clear đồng bộ.

Verilog code cho mạch có Clear đồng bộ, tích cực mức 0:

```
always @(posedge Clock)
if (Clear == 1'b0)
```


```
Immodule CounterParameterNew #(parameter WIDTH = 4) (
    input wire clk,
    input wire clr,
    output reg [WIDTH-1:0] Q
);

always @(posedge clk) begin
    if (clr == 1'b0)
        Q <= {WIDTH{1'b0}};
    else
        Q <= Q + 1;
    end


endmodule</pre>
```



RTL Viewer:



Mô phỏng Wareform:



Giải thích:

1. Chức năng

- Bộ đếm nhận tín hiệu xung nhịp (clk) để điều khiển quá trình đếm.
- Khi tín hiệu **xóa** (**clr**) = **0**, bộ đếm sẽ được reset về 0000.
- Khi clr = 1, bộ đếm sẽ tăng giá trị lên mỗi khi có cạnh lên (posedge) của tín hiệu xung nhịp.
- Độ rộng bộ đếm được xác định bởi tham số WIDTH (mặc định là 4-bit).

2. Cách Hoạt Động

Trạng thái đầu (Reset)

• Khi clr = 0 (Clear mức thấp), giá trị Q sẽ được đặt lại về 0000.

Hoạt động đếm

- Khi clr = 1, bộ đếm bắt đầu tăng từ 0000, 0001, 0010, ... đến 1111 rồi quay lại 0000 (vì đây là bộ đếm 4-bit).
- Quá trình này lặp lại mỗi khi có cạnh lên (posedge) của tín hiệu clk.


Cách 2 (Special):

Đầu tiên, ta thiết kế lại bộ FlipFlop với chân set và clear (reset)




```
module T FF With Sync Set And Reset(T, Q, Clock, Set, Clear).
 1
         input T, Clock, Set, Clear;
 2
 3
          output reg Q;
 4
         always @(posedge Clock) begin
    5
              if (!Clear) begin
    6
                  Q \ll 0;
7
              end else if (Set) begin
 8
                  Q <= 1;
 9
              end else if (T) begin
                  Q <= ~Q;
10
11
              end
12
         end
13
     endmodule
```

RTL Viewer:



Mô phỏng Wareform:



Giải thích:

1. Mô tả chức năng của T Flip-Flop có chân Set và Clear (Reset)

- Clock (clk): Điều khiển sự thay đổi trạng thái.
- Q: Đầu ra (Output).
- Clear (Reset): Đặt lại Q về 0.
- Set: Đặt Q về 1.
- T (Toggle Input): Khi T = 1, Q sẽ thay đổi trạng thái ở cạnh lên của Clock.



2. Chức năng của từng tín hiệu

1. Clear (Reset):

- o Khi Clear = 0, Q ngay lập tức về 0, bất kể Clock hay T như thế nào.
- o Đây là một tín hiệu ưu tiên (Asynchronous Reset).

2. <u>Set:</u>

- o Khi Set = 1, Q ngay lập tức được đặt về 1, bất kể Clock hay T như thế nào.
- o Thường là tín hiệu ưu tiên thứ hai sau Reset.

3. T (Toggle Input):


- Khi T = 0, giá trị của Q không thay đổi.
- o Khi T = 1, Q sẽ đảo trạng thái (Toggle) vào mỗi cạnh lên của Clock.
- o Nếu Q đang là 0, nó sẽ thành 1, và ngược lại.

Cuối cùng ta thiết kế lại bộ đếm 4 bit với Parameter

```
1
     module CounterParameter(x, T, Clock, Q, In);
 2
     input [3:0] x;
 3
     output [3:0] Q;
 4
     input T, In, Clock;
 5
     wire A1, A2, A3, A4, O1, O2, O3, O4;
 6
     and (A1, x[0], In);
7
     and (A2, x[1], In);
 8
     and (A3, x[2], In);
 9
     and (A4, x[3], In);
     wire nIn;
10
11
     not (nIn, In);
12
     or (01, x[0], nIn);
13
     or (02, x[1], nIn);
14
     or (03, x[2], nIn);
15
     or (04, x[3], nIn);
16
     wire T1, T2, T3;
     T FF With Sync Set And Reset(T, Q[0], Clock, A1, O1);
17
18
     and (T1, Q[0], T);
19
     T FF With Sync Set And Reset(T1, Q[1], Clock, A2, O2);
     and (T2, Q[1], T1);
20
     T FF With Sync Set And Reset(T2, Q[2], Clock, A3, O3);
21
22
     and (T3, Q[2], T2);
     T_FF_With_Sync_Set And Reset(T3, Q[3], Clock, A4, O4);
23
24
     endmodule
```



RTL Viewer:



Mô phỏng Wareform:

Name	Value at 0 ps	0 ps 0 ps	80.0 ns	160 _. 0 ns	240,0 ns	320 ₋ 0 ns	400.0 ns	480,0 ns	560,0 ns	640,0 ns	720 _. 0 r
Clock	В 0										
> Q	U 0	0 3	X 4 X 5	X 6 X 7	X 8 X 4	X 5 X 6	7 / 8	9 X 10	X 11 X 12	13 14	15
> x	U 3	3		0	X 4 X					0	
In	B 1										
Т	B 1										

Giải thích:

1. Mô tả chức năng:

- Clock: Xung nhịp điều khiển bộ đếm, giá trị của bộ đếm thay đổi theo cạnh lên của xung clock.
- Q: Giá trị hiện tại của bộ đếm.
- X: Giá trị đầu vào có thể được nạp vào bộ đếm.
- In: Tín hiệu điều khiển cho phép nạp giá trị từ X vào Q.
- T: Tín hiệu toggle, nếu T = 1, bộ đếm sẽ tăng dần.

2. Cách hoạt động

Chế độ đếm thông thường (Increment Mode)

 Khi In = 0, bộ đếm hoạt động như bộ đếm nhị phân bình thường.



• Ở mỗi cạnh lên của Clock, giá trị Q tăng dần: 0-1-2-3-...-15-0.

Chế độ nạp giá trị (Load Mode)

 Khi In = 1, bộ đếm sẽ nạp giá trị từ X vào Q tại cạnh lên của xung Clock.

Quan sát hình, ta thấy:

- Ban đầu bộ đếm hoạt động bình thường (Q tăng từ 0,1,2...).
- Khi In = 1 vào khoảng 80 ns, Q lập tức nhận giá trị từ X = 3.
- Sau đó, bộ đếm tiếp tục tăng dần từ 3 (4,5,6...).
- Khi In = 1 vào khoảng 240 ns, Q nhận giá trị mới từ X = 4 và tiếp tục tăng từ đó.
 - 2.2. Thiết kế bộ đếm 8-bit bằng cách gọi bộ đếm 4-bit trong câu 2.1. và hiệu chỉnh giá trị Parameter.

Giá trị ngõ ra bộ đếm Q[7:0] được gán cho LEDG[7:0]

Gán chân cho Clock, Enable, Clear giống câu 1.1

Cách 1:

UIT


Code Thực Thi:

TRƯỜNG ĐẠI HỌC


```
□module CounterParameter8New #(parameter WIDTH = 8) (
     2
              input wire clk,
     3
              input wire clr,
     4
              output reg [WIDTH-1:0] Q
     5
     6
     7
              always @(posedge clk) begin
        8
                   if (clr == 1'b0)
                       Q <= {WIDTH{1'b0}};</pre>
     9
    10
                   else
    11
                       Q \le Q + 1;
              end
Khc
```



RTL Viewer:



Mô phỏng Wareform:



Giải thích:

- 1. Chức năng
- Đếm tăng (Q tăng lên mỗi cạnh lên của clk).
- Sử dụng tham số WIDTH để dễ dàng thay đổi độ rộng bit của bộ đếm (mặc định là 8-bit).
- Xóa đồng bộ (clr) mức thấp:
 - Khi clr = 0, bộ đếm sẽ được đặt về 00000000.
 - Khi clr = 1, bộ đếm sẽ tiếp tục đếm từ giá trị hiện tại.

2. Cách Hoạt Động

Trạng thái ban đầu (Reset)

Khi clr = 0, bộ đếm sẽ reset về 00000000 (tất cả bit bằng 0).



• Điều này xảy ra khi có cạnh lên (posedge clk).

Quá trình đếm


- Khi clr = 1, bộ đếm bắt đầu đếm từ 00000000, 00000001,
 00000010, ... cho đến 11111111 (giá trị tối đa với 8-bit).
- Khi đạt đến giá trị lớn nhất (11111111), bộ đếm sẽ quay lại
 00000000 ở lần xung nhịp tiếp theo.

Cách 2:

Code Thực Thi:

RTL Viewer:

```
module Counter8bit(x, T, In, Clock, Q);
 2
     input T, Clock, In;
     input [7:0]x;
 3
 4
     output [7:0]Q;
     CounterParameter(x[3:0], T, Clock, Q[3:0], In);
 5
 6
     wire E2, E1;
 7
     nand(E1, Q[0], Q[1], Q[2], Q[3]);
 8
     Mux2to1 1bit(E2, E1, Clock, In);
 9
     CounterParameter(x[7:4], T, E2, Q[7:4], In);
     endmodule
10
11
```





Mô phỏng Wareform:

Clock	В 0	┵	П		-	L	Г	L	U	T	П	П	ı	I	T		Г	L	Ц	-		Г		Ц		L	_	П	J	T		П	ı	┙	П		П	L	_	TL	U			П	L		TL			L	J	TL	┙			П	L		T	I	
In	B 1		П						Ш		Ш			Ш							Ш																										Ш			Ш						Ш			Ш		
> x	U 190	190	\supset X								П	\pm	#																				0																	П										\equiv	
T	B 1		П	П	T	П	Т		П	T	П	П	T	П	Т	П			П	T	П	T	П	П	Т	П	T	П	П	T		П	Т	П		Т	П	П	T	П	П			П			П	П		П	T	П	П			П	П		Т	П	
> Q	U 0	\supset	19	\Box X		91	Х	192	\Rightarrow	1	93	X	194	\Rightarrow	1	95	Х	196	\supset		97	Х	198	\supset	1	99	Х	200	\Rightarrow	2	01	Х	202	\rightrightarrows	20	3	X :	204	Х	205	\Rightarrow	20)6	X	207	Х	208		2	209	Х	210	\supseteq X	21	1	X	212	X	213	\supseteq	į

Giải thích:

1. Mô tả chức năng của mạch:

- Clock: Tín hiệu xung nhịp điều khiển bộ đếm. Mỗi cạnh
 lên của xung clock sẽ làm tăng giá trị của bộ đếm.
- In: Khi tín hiệu này được kích hoạt, mạch sẽ nạp giá trị từ đầu vào x vào thanh ghi đếm.
- X[7:0]: Đây là giá trị được nạp vào bộ đếm khi tín hiệu In được kích hoat.
- T: Điều khiển hoạt động đếm (có thể là tín hiệu cho phép đếm).
- Q [7:0]: Đây là giá trị đầu ra của bộ đếm, biểu thị giá trị hiện tại của bộ đếm.

2. Cách hoạt động: TRƯƠNG ĐẠI HỌC

- Ban đầu, Q có giá trị 0. NGHỆ THÔNG TIN
- Khi In được kích hoạt, giá trị 190 được nạp vào Q.
- Sau đó, ở mỗi xung clock tiếp theo, Q tăng dần từ 190,
 191, 192, ..., tiếp tục đếm lên.
- Khi không có tín hiệu In, bô đếm tiếp tục tặng theo xung


clock mà không bị nạp lại giá trị mới




2.3. Thiết kế bộ đếm 8-bit bằng các sử dụng **LPM** (Library of Parameterized Modules) của Altera.

Để sử dụng LPM của Altera:

Mở phần mềm Quartus II → Chọn Tool → MegaWizard Plug-in Manager









UIT


TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN
























- Thực hiện gán chân giống câu 2.2.
- So sánh tần số Fmax so với bộ đếm trong câu 2.2


Lưu ý: Sinh viên tham khảo thêm cách sử dụng các LPM trong file "tut_lpms_verilog.pdf"

Làm theo hướng dẫn, ta được đoạn code thực thi như sau:

Code Thực Thi:


```
⊟module counter_8bit_lpm (
38
         clock,
39
         cnt_en,
         sclr,
40
41
         q);
42
         input
                  clock;
43
         input
                  cnt_en;
44
         input
                  sclr;
         output [7:0] q;
wire [7:0] sub_wire0;
45
46
         wire [7:0] q = sub_wire0[7:0];
47
48
         lpm_counter LPM_COUNTER_component (
49
                   .clock (clock),
50
                   .cnt en (cnt en),
51
                   .sclr (sclr),
52
                   .q (sub_wire0),
53
                   .aclr (\overline{1}'b0),
54
                   .aload (1'b0),
55
                   .aset (1'b0),
56
                   .cin (1'b1),
57
                   .clk_en (1'b1),
58
                   .cout (),
59
                   .data ({8{1'b0}}),
60
                   .eq (),
61
                   .sload (1'b0),
62
                   .sset (1'b0),
63
                   .updown (1'b1));
64
         defparam
65
            LPM COUNTER component.lpm direction = "UP",
66
            LPM_COUNTER_component.lpm_port_updown = "PORT_UNUSED",
            LPM_COUNTER_component.lpm_type = "LPM_COUNTER",
67
68
            LPM_COUNTER_component.lpm_width = 8;
```

RTL Viewer:





Mô phỏng Wareform:



So sánh tần số Fmax:

Tần số Fmax của câu 2.2:

Slow	Model Fmax S	ummary		
	Fmax	Restricted Fmax	Clock Name	Note
1	434.59 MHz	380.08 MHz	clk	limit due to minimum period restriction (max I/O toggle rate)


Tần số Fmax của câu 2.3:

Slow	Model Fmax S	ummary		
	Fmax	Restricted Fmax	Clock Name	Note
1	434.59 MHz	380.08 MHz	clock	limit due to minimum period restriction (max I/O toggle rate)

→ Tần số của hai câu là bằng nhau

<u>Câu 3.</u>

3.1. Thiết kế mạch đếm BCD 0 đến 9 sao cho giá trị bộ đếm tăng lên 1 khi có cạnh lên của xung clock KEY[3].




IỆ THÔNG TIN

Tín hiệu **reset_n** là tín hiệu reset bất đồng bộ và tích cực mức thấp

Yêu cầu: Sinh viên thực hiện bộ decoder bằng lệnh "case ... endcase"


Đầu tiên ta thiết kế 1 bộ Counter BCD





```
module CounterBCD(KEY3, KEY0, Q);
 1
 2
     input wire KEY3, KEY0;
 3
     output reg [3:0] Q;
    □always @ (posedge KEY3 or negedge KEY0) begin
 4
 5
         if (!KEY0)
 6
            Q <= 4'd0;
 7
         else if (Q == 4'd9)
 8
            Q <= 4'd0;
 9
        else
10
            Q \le Q + 1;
11
         end
12
     endmodule
```

RTL Viewer:



Tiếp theo thiết kế 1 bộ bcd to 7leds:




```
module BCD Decoder(Q, O);
 1
     input wire [3:0] Q;
 2
     output reg [6:0] O;
 3
 4
         always @ (*) begin
 5
    case (Q)
 6
               4'd0 : 0 = 7'b10000000;
 7
               4'd1 : 0 = 7'b11111001;
               4'd2 : 0 = 7'b0100100;
 8
 9
               4'd3 : 0 = 7'b0110000;
10
               4'd4 : 0 = 7'b0011001;
11
               4'd5 : 0 = 7'b0010010;
12
               4'd6 : 0 = 7'b0000010;
13
               4'd7 : 0 = 7'b11111000;
14
               4'd8 : 0 = 7'b00000000;
15
               4'd9 : 0 = 7'b0010000;
16
               default: 0 = 7'b0000000;
17
            endcase
18
         end
19
     endmodule
```



UIT

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN






Cuối cùng kết hợp lại hai bộ ta được 1 bộ BCD Counter hoàn chỉnh

Code Thực Thi:

```
1  module FinalBCD(Clk, reset_n, 0);
2  input wire Clk, reset_n;
3  output wire [6:0] O;
4  wire [3:0] n;
5  CounterBCD(Clk, reset_n, n);
6  BCD_Decoder(n, 0);
7  endmodule
```

RTL Viewer:



Mô phỏng Wareform:



Clk	В 0									
> 0	B 1000000	1000000 1111001	0100100	0110000	0011001	0010010	0000010	1111000	0000000	0010000
reset_n	B 1		 							


Giải thích:

Iạch trên kết hợp hai khối chức năng chính:

- 1. Bộ đếm BCD lên đến 9 (Counter BCD)
 - Đây là một bộ đếm nhị phân mã hóa thập phân (BCD), nghĩa là nó đếm từ 0000 (0) đến 1001 (9)
 rồi quay lại 0000.
 - o Ở hình trên, giá trị đầu ra O thay đổi tuần tự theo từng xung nhịp Clk, biểu diễn quá trình đếm.
 - o Giá trị reset_n ở mức cao (1), nghĩa là bộ đếm không bị reset và tiếp tục đếm bình thường.
- 2. Bộ giải mã BCD sang LED 7 thanh (bcd_to_led7)
 - o Chuyển đổi giá trị BCD từ bộ đếm sang mã hiển thị phù hợp cho LED 7 đoạn.
 - Các giá trị đầu ra O của bộ đếm được chuyển thành các mã LED tương ứng để hiển thị số từ 0-9

loạt động của mạch:

- Khi Clk tạo ra xung clock, bộ đếm Counter BCD sẽ tăng giá trị từ 0 đến 9 theo hệ BCD.
- Mỗi giá trị đầu ra từ Counter_BCD được gửi đến bcd_to_led7, sau đó giải mã để điều khiển LED 7 đoạn, hiển thị số tương ứng (ví dụ 1 là 1111001).
- Khi bộ đếm đạt 1001 (9), chu trình lặp lại về 0000 (0).
 - 3.2. Thiết kế mạch đếm BCD 0 đến 9 sao cho giá trị bộ đếm tăng lên 1 sau mỗi 1s




Sử dụng xung CLOCK_50 (50 MHz) để tạo xung clock_1s (1Hz)

Yêu cầu: SV vẽ lưu đồ giải thuật cho khối tạo xung "Clock_1s"

Tương tự với câu 3.1 nhưng ở đấy có thêm Clock_1s, ta bắt đầu thiết kế:



Lưu đồ giải thuật:



Code Thực Thi:


```
module Clock Divider (clk 50MHz, clk 1s);
 1
 2
          input wire clk 50MHz;
          output reg clk 1s;
 3
          reg [25:0] counter;
 4
          always @(posedge clk 50MHz) begin
 5
              if (counter == 50\ 000\ 000\ -\ 1) begin
 6
 7
                  counter <= 0;
8
                  clk 1s <= ~clk 1s;
9
              end else begin
10
                  counter <= counter + 1;
11
              end
12
          end
     endmodule
13
```

Kết hợp với 2 bộ BCD Couter và bcd to 7led đã làm ở trên ta được: Code thực thi:



```
module BCDFinal WithCD(Clock 50, reset n, 0);
1
2
    input Clock 50, reset n;
3
    output [6:0]0;
4
    wire clk 1s;
5
    wire [3:0] n;
6
    Clock Divider(Clock 50, clk 1s);
7
    CounterBCD(clk 1s, reset n, n);
8
    BCD Decoder(n, 0);
    endmodule
```

RTL Viewer:



Giải thích:

Tô tả hoạt động của hệ thống sau khi kết hợp 3 mô-đun:

- 1. **Clock_Divider** Chia tần số từ 50 MHz xuống 1 Hz để làm clock cho bộ đếm.
- 2. **Counter_BCD** Bộ đếm BCD tăng giá trị mỗi giây.
- 3. **bcd_to_led7** Giải mã giá trị BCD từ bộ đếm và xuất ra dạng điều khiển LED 7 đoạn.

loạt động của hệ thống

- 1. Tạo clock 1 Hz từ clock 50 MHz
 - Clock_Divider giảm tần số từ 50 MHz xuống 1 Hz, tức là mỗi giây nó tạo một xung nhịp (clk_1s).
 - Clock này sẽ điều khiển bộ đếm.
- 2. Bộ đếm BCD hoạt động
 - o Bộ đếm nhận clk_1s làm clock. ☐ ☐ ☐ ☐ ☐
 - Mỗi xung clock 1 Hz đến, bộ đếm tăng giá trị từ 0000 (0) đến 1001 (9), sau đó quay lại 0000.
 - Nếu reset_n được kích hoạt (0), bộ đếm được đặt lại về 0000.
- 3. Giải mã giá trị BCD ra LED 7 đoạn
 - o Giá trị BCD từ bộ đếm (bcd_out) được gửi đến bcd_to_led7.
 - bcd_to_led7 chuyển đổi mã BCD thành tín hiệu điều khiển LED 7 đoạn.
 - LED sẽ hiển thị số tương ứng với giá trị của bộ đếm, thay đổi mỗi giây.




Câu 4.

- **4.1.** Thực hiện bảng chạy chữ như mô tả ở hình dưới. Sử dụng HEX7-0 để hiển thị kí tự. Sử dụng:
 - KEY[0] làm xung clock để điều khiển sự dịch chuyển.
- KEY[1] làm tín hiệu reset của mạch (khi reset tích cực, thì các HEX hiển thị dòng chữ tại Clock cycle 0)


Yêu cầu: SV thiết kế SPEC (sơ đồ khối) để thực hiện mạch trên

			Cha	ıracte	r pat	tern		
Clock cycle	H 7	H6	Н5	H4	Ĥ3	H2	H1	H 0
0				Н	Е	L	L	O
1			Н	E	L	L	O	
2		Н	E	L	L	O		
3	Н	E	L	L	O			
4	Е	L	L	O				Н
5	L	L	O				Н	E
6	L	O				Η	E	L
7	О				Η	E	L	L
8				Η	E	L	L	O
	and	d so c	n					

Sơ đồ khối:



TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN






```
module BCD Board(KEY1, KEY0, H0, H1, H2, H3, H4, H5, H6, H7);
      input KEY1, KEY0;
 3
      output [6:0] H0;
     output [6:0] H1;
     output [6:0] H2;
      output [6:0] H3;
      output [6:0] H4;
      output [6:0] H5;
 8
 9
      output [6:0] H6;
10
      output [6:0] H7;
    □function [6:0] char_to_segment;
12
         input [7:0] char;
13
    case (char)
14
            "H" : char to segment = 7'b0001001;
            "E" : char_to_segment = 7'b0000110;
15
16
            "L" : char_to_segment = 7'b1000111;
17
            "0" : char_to_segment = 7'b10000000;
18
            default: char to segment = 7'b00000000;
19
         endcase
     Lendfunction
20
21
     reg [7:0] Q [7:0];
22
    □initial begin
         Q[7] = " ";
23
24
         Q[6] = " ";
         Q[5] = " ";
25
         Q[4] = "H";
26
         Q[3] = "E";
27
         Q[2] = "L";
28
         Q[1] = "L";
29
30
         Q[0] = "0";
     Lend
   ⊟always @ (posedge KEY0 or posedge KEY1) begin
33
        if(KEY1) begin
34
           Q[7] <= " ";
           Q[6] <= " ";
35
           Q[5] <= " ";
36
           Q[4] <= "H";
37
           Q[3] <= "E";
38
           Q[2] <= "L";
39
           Q[1] <= "L";
40
           Q[0] <= "O";
41
42
        end else begin
43
           Q[0] <= Q[7];
44
           Q[1] \leftarrow Q[0];
45
           Q[2] <= Q[1];
                                                        G TIN
46
           Q[3] \leftarrow Q[2];
47
           Q[4] \leftarrow Q[3];
48
           Q[5] \le Q[4];
           Q[6] <= Q[5];
49
50
            Q[7] <= Q[6];
51
        end
    Lend
52
53
     assign H0 = char to segment(Q[0]);
54
     assign H1 = char to segment(Q[1]);
55
     assign H2 = char_to_segment(Q[2]);
56
     assign H3 = char_to_segment(Q[3]);
     assign H4 = char_to_segment(Q[4]);
57
58
     assign H5 = char_to_segment(Q[5]);
59
     assign H6 = char_to_segment(Q[6]);
60
     assign H7 = char_to_segment(Q[7]);
     endmodule
```



RTL Viewer:



Mô phỏng Wareform:



Giải thích:

Iodule BCD_Board thực hiện dịch chuyển chữ "HELLO" sang phải trên 8 màn hình LED 7 đoạn, điều hiển bởi hai nút:

- **KEY0**: Dịch chuyển chuỗi sang phải một bước mỗi khi nhấn.
- KEY1: Reset chuỗi về trạng thái ban đầu ("HELLO" căn trái)
- Hàm char to segment chuyển ký tự sang mã LED 7 đoạn.
- Thanh ghi Q[7:0] lưu trang thái hiển thi.
- Mỗi lần nhấn KEY0, chuỗi dịch sang phải.
 - o "H" chuyển lên LED kế bên, "O" tiến dần ra ngoài.
 - o Khi "HELLO" trươt ra khỏi LED, nó sẽ biến mất.
 - o Dịch chuyển tiếp tục cho đến khi tất cả LED trống.
- Nhấn KEY1, chuỗi trở về "HELLO".



4.2. Dùng CLOCK_50 để thay KEY[0] trong câu a và điều khiển mạch sao cho các HEX sẽ tự động dịch chuyển sau khoảng thời gian 1s

Cũng giống 4.1, nhưng ở đây ta thêm vào 1 bộ Clock 1s đã được thiết kế ở câu 3: Code Thực Thi:


```
module BCD Board CLOCK(
2
          input CLOCK_50,
3
          input KEY1,
          output [6:0] H0,
 4
          output [6:0] H1,
5
 6
          output [6:0] H2,
          output [6:0] H3,
8
          output [6:0] H4,
          output [6:0] H5,
10
          output [6:0] H6,
11
          output [6:0] H7
12
13
14
          reg [7:0] Q [7:0];
15
          reg clock_1s;
16
          reg [25:0] counter = 0;
17 □
          always @(posedge CLOCK_50) begin
18
              if (counter < 50 \ 000 \ 000 \ - 1)
19
                  counter <= counter + 1;
20 ⊟
              else begin
21
                  counter <= 0;
22
                   clock_1s <= ~clock_1s;
23
24
25 ⊟
          function automatic [6:0] char_to_segment(input [7:0] char);
26
   case (char)
                   "H" : char_to_segment = 7'b0001001;
27
                  "E": char_to_segment = 7'b0000110;
"L": char_to_segment = 7'b1000111;
28
                   "O" : char_to_segment = 7'b10000000;
30
                  default: char_to_segment = 7'b00000000;
31
32
              endcase
```

```
endfunction
35
    initial begin
               Q[7] = " ";
Q[6] = " ";
36
37
               Q[5] = " ";
38
               Q[4] = "H";
39
               Q[3] = "E";
40
               Q[2] = "L";
41
               Q[1] = "L";
42
43
               Q[0] = "0";
44
          end
45
          always @(posedge clock_1s or posedge KEY1) begin
               if(KEY1) begin
48
                   Q[6] <= " ";
Q[5] <= " ";
49
50
                    Q[4] <= "H";
51
                    Q[3] <= "E";
52
                    Q[2] <= "L";
53
                    Q[1] <= "L";
54
                    Q[0] <= "O";
55
56
               end else begin
57
                    Q[0] <= Q[7];
58
                    Q[1] \leftarrow Q[0];
59
                    Q[2] <= Q[1];
60
                    Q[3] <= Q[2];
61
                    Q[4] \leftarrow Q[3];
62
                    Q[5] <= Q[4];
63
                    Q[6] <= Q[5];
```



```
end
66
         end
67
     assign H0 = char to segment(Q[0]);
     assign H1 = char to segment(Q[1]);
69
     assign H2 = char to segment(Q[2]);
70
     assign H3 = char to segment(Q[3]);
71
     assign H4 = char to segment(Q[4]);
72
     assign H5 = char to segment(Q[5]);
73
     assign H6 = char to segment(Q[6]);
74
     assign H7 = char to segment(Q[7]);
75
     endmodule
```

RTL Viewer:



Giải thích:

Iạch này là một bộ hiển thị chữ chạy trên 8 LED 7 đoạn, hiển thị dòng chữ "HELLO" di chuyển từ phải sang rái mỗi giây. Khi nhấn KEY1, chữ sẽ được đặt lại về vị trí ban đầu.

Ioạt động tổng thể của mạch

- 1. Ban đầu:
 - o LED hiển thi "HELLO" ở 5 vi trí cuối.
 - o 3 LED đầu tiên trống.
- 2. Sau mỗi giây (clock 1s):
 - Ký tư dịch sang trái.
 - o "H" chuyển lên LED kế bên, "O" tiến dần ra ngoài.
 - o Khi "HELLO" trượt ra khỏi LED, nó sẽ biến mất.
 - o Dich chuyển tiếp tục cho đến khi tất cả LED trống.
 - o Sau 8 giây: Tất cả LED tắt vì chữ "HELLO" đã di chuyển hết.
- 3. Nhấn KEY1 bất cứ lúc nào:
 - o Chữ "HELLO" trở lại vị trí ban đầu, sẵn sàng dịch tiếp.




Câu 5.

Thiết kế bộ đếm 2-digit BCD counter đếm các giá trị từ 00 đến 20. Giá trị đếm được hiển thị lên hai Led 7 đoạn (HEX0 và HEX1). Bộ đếm có thể được Reset (bất đồng bộ) về 0 khi KEY[0] được nhấn. Mỗi giá trị đếm được hiển thị trong 1s, sử dụng CLOCK_50 là giá trị xung clock tham khảo. Kiểm tra thiết kế trên board DE2.

```
module TwoDigitBCDCounter(CLOCK 50, HEX0, HEX1, KEY0);
    input CLOCK 50, KEY0;
3
    output [6:0] HEX0;
    output [6:0] HEX1;
    wire clk_1Hz;
    reg [5:0] count;
    reg [25:0] clk_div;
   ⊟always @ (posedge CLOCK 50 or posedge KEY0) begin
        if (KEY0)
10
          clk div <= 0;
        else if (CLOCK_50 == 50 000 000 - 1)
11
12
          clk div <= 0;
13
        else
          clk div <= clk_div + 1;</pre>
14
    end
15
16
    assign clk 1Hz = (clk div == 50 000 000 - 1) ? 1 : 0;
17
18 Halways @ (posedge CLOCK 50 or posedge KEY0) begin
19
       if (KEY0)
20
          count <= 0;
       else if (clk_1Hz) begin
21 ⊟
22
             if(count == 20)
23
                count <= 0;
24
25
                count <= count + 1;
26
             end
27
          end
   □function [6:0] bcd_7_segment;
28
29
        input [3:0] bcd;
30 亩
       case (bcd)
31
           4'd0: bcd_7_segment = 7'b1000000;
          4'd1: bcd_7_segment = 7'b1111001;
32
 33
               4'd2: bcd 7 segment = 7'b0100100;
              4'd3: bcd_7_segment = 7'b0110000;
 34
 35
              4'd4: bcd_7_segment = 7'b0011001;
              4'd5: bcd 7 segment = 7'b0010010;
 36
 37
              4'd6: bcd 7 segment = 7'b0000010;
              4'd7: bcd 7 segment = 7'b1111000;
 38
 39
              4'd8: bcd 7 segment = 7'b00000000;
              4'd9: bcd 7 segment = 7'b0010000;
 40
 41
              default: bcd 7 segment = 7'b1111111;
 42
           endcase
 43
        endfunction
 44
       assign HEX0 = bcd 7 segment(count % 10);
       assign HEX1 = bcd 7 segment(count / 10);
 45
 46
       endmodule
```



RTL Viewer:



Giải thích:

Chức năng:

Iạch này là một bộ đếm BCD 2 chữ số (00 - 20) hiển thị trên 2 LED 7 đoạn (HEX1 cho hàng chục, HEX0 cho àng đơn vị). Nó đếm với tần số 1Hz và có thể reset bằng nút KEY0.

Cách hoạt động:

1. Tạo xung nhịp 1Hz: TRƯỜNG ĐẠI HỌC

- Bộ chia tần clk_div giảm từ 50MHz xuống 1Hz.
- Khi clk_div đạt 50 triệu xung (50_000_000 1), tín hiệu clk_1Hz kích hoạt một lần mỗi giây.

2. Bộ đếm count (0 - 20):

- Tăng giá trị mỗi giây.
- Khi đạt 20, reset về 0.
- Nếu nhấn KEY0, bộ đếm reset về 0 ngay lập tức.



- 3. Hiển thị lên LED 7 đoạn (HEX0, HEX1):
 - o HEX0 hiển thị hàng đơn vị (count % 10).
 - HEX1 hiển thị hàng chục (count / 10).
 - o Dùng hàm bcd 7 segment để chuyển đổi từ số BCD sang mã điều khiển LED 7 đoạn.
- > Mạch này hoạt động như một bộ đếm giây từ 00 đến 20, có thể reset bằng nút nhấn.

Câu 6.

Hiện thực một **đồng hồ hiến thị giờ, phút, giây trong ngày**. Đồng hồ sẽ thể hiện giá trị "giờ" (từ 0 đến 23) lên các led 7-đoạn HEX7-6, giá trị "phút" (từ 0 đến 60) lên các led HEX5-4, và giá trị "giày" (từ 0 đến 60) lên các led HEX3-2. Sử dụng các SW15-0 để reset lại giá trị "giờ" và "phút" cho đồng hồ.

Mạch hiện thực phải có khả năng báo lỗi hoặc không cho thiết lập các giá trị giờ, phút, giây bất hợp lý. Kiểm tra thiết kế trên board DE2.

```
module digital_clock(HEX2, HEX3, HEX4, HEX5, HEX6, HEX7, clk, reset, SW);
      input clk, reset;
      input [15:0] SW;
      output [6:0] HEX2, HEX3, HEX4, HEX5, HEX6, HEX7;
      reg [5:0] second;
      reg [5:0] minute;
      reg [4:0] hour;
      reg [25:0] counter;
   □function [6:0] bcd_7_segment;
10
          input [3:0] bcd;
11 □
          case (bcd)
             4'd0: bcd_7_segment = 7'b1000000;
4'd1: bcd_7_segment = 7'b1111001;
12
13
             4'd2: bcd_7_segment = 7'b0100100;
4'd3: bcd_7_segment = 7'b0110000;
14
15
             4'd4: bcd_7_segment = 7'b0011001;
4'd5: bcd_7_segment = 7'b0010010;
16
17
             4'd6: bcd_7_segment = 7'b0000010;
4'd7: bcd_7_segment = 7'b1111000;
18
19
              4'd8: bcd_7_segment = 7'b00000000;
20
21
              4'd9: bcd 7 segment = 7'b0010000;
             default: bcd_7_segment = 7'b1111111;
          endcase
     Lendfunction
    ⊟always @ (posedge clk or posedge reset) begin
          if(reset) begin
27
             second <= 0;
28
             minute <= 0;
29
             hour \ll 0;
30
          end else begin
31
              counter <= counter + 26'd1;
32
              if(SW[15]) begin
```




```
if(SW[10:6] < 24)
34
                  hour <= SW[10:6];
35
36
                  hour \leq 0;
37
            end if (SW[14]) begin
38
               if(SW[5:0] < 60)
39
                  minute \leq SW[5:0];
40
               else
41
                  minute <= 0;
42
           end if(counter == 50_000_000 - 1) begin
43
               counter <= 0;
44
               second <= second + 6'd1;
45
               if(second == 59) begin
                  second <= 0;
47
                  minute <= minute + 6'd1;
48
                  if (minute == 59) begin
    49
                     minute <= 0;
50
                     hour <= hour + 5'd1;
51
                     if(hour == 23) begin
52
                        hour \leq 0;
53
                     end
54
                  end
55
               end
56
            end
57
        end
    Lend
58
59
     assign HEX7 = bcd_7_segment(hour % 10);
     assign HEX6 = bcd_7_segment(hour / 10);
61
     assign HEX5 = bcd 7 segment(minute % 10);
62
     assign HEX4 = bcd 7 segment(minute / 10);
     assign HEX3 = bcd 7 segment(second % 10);
64
      assign HEX2 = bcd 7 segment(second / 10);
      endmodule
```

UIT

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN



RTL Viewer:



Giải thích:

'hức năng:

Iạch này là một đồng hồ số hiển thị giờ, phút, giây trên 6 LED 7 đoạn (HEX7 - HEX2). Nó có khả năng đến hời gian thực và cho phép cài đặt giờ, phút bằng công tắc SW.

Cách hoạt động: 1. Tạo xung nhịp 1Hz từ clk:

- o Bộ chia tần counter đếm đến 50 triệu (50 000 000 1) để tạo xung nhịp 1Hz (mỗi giây đếm lên
- 2. Bộ đếm thời gian (hour, minute, second): G DAI HOC
 - o **Mỗi giây**: second tăng lên 1 đơn vi.
 - Khi second = 59: Reset vè 0, minute tăng lên 1.
 - **Khi minute** = **59**: Reset $v \ge 0$, hour tăng lên 1.
 - o **Khi hour** = 23: Reset về 0 (chu kỳ 24 giờ).
- 3. Cài đặt giờ, phút bằng công tắc SW:
 - \circ Nếu SW[15] bật → Giờ (hour) được gán từ SW[10:6] (chỉ nhận giá trị hợp lệ <24).
 - Nếu SW[14] bật \rightarrow Phút (minute) được gán từ SW[5:0] (chỉ nhận giá trị hợp lệ <60).
- 4. Hiến thị thời gian lên LED 7 đoạn (HEX7 HEX2):
 - o HEX7, HEX6: Giờ (hour).
 - HEX5, HEX4: Phút (minute).
 - HEX3, HEX2: Giây (second).
 - Sử dụng hàm bcd 7 segment để chuyển đổi số BCD sang mã điều khiển LED 7 đoạn.



> Kết quả: Đồng hồ số hoạt động chuẩn, có thể đếm thời gian thực và cài đặt giờ phút bằng SW.

TÀI LIỆU THAM KHẢO

Digital_Logic lab của Altera.



UIT TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN