

ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN KHOA KĨ THUẬT MÁY TÍNH

BÀI BÁO CÁO ASSIGNMENT LAB04 THIẾT KẾ HỆ THỐNG SỐ VỚI HDL

Sinh viên: Trương Thiên Quý MSSV: 23521321

Lóp: CE213.P21

Giảng viên hướng dẫn: Hồ Ngọc Diễm



BÀI THỰC HÀNH 4

KIỂM TRA THIẾT KẾ SỬ DỤNG TESTBENCH

I. Mục tiêu

Sinh viên làm quen với việc kiểm tra thiết kế bằng phương pháp viết Testbench và sử dụng phần mềm ModelSim-Altera để kiểm tra thiết kế.

II. Chuẩn bị thực hành

- Sinh viên đọc trước và thực hành sử dụng phần mềm ModelSim-Altera trong file "huong dan su dung phan mem ModelSim-Altera.pdf"
- Sinh viên phải chuẩn bị các phần được yêu cầu trong mỗi câu của bài Lab và nộp vào đầu buổi học.
- Điểm bài chuẩn bị được tính vào điểm bài báo cáo của Lab.

III. Nội dung thực hành

<u>Câu 1.</u>

Sử dụng ngôn ngữ Verilog HDL, thiết kế bộ ALU 32-bit có các chức năng như Hình 4-1.

Viết testbench tạo giá trị cho các tín hiệu input và quan sát kết quả sử dụng các thủ tục
 \$display và \$monitor, chạy mô phỏng kiểm tra chức năng của thiết kế dùng phần mềm
 ModelSim-Altera.

M	S	S	ALU Operations
0	0	0	Complement A
0	0	1	AND
0	1	0	EX-OR
0	1	1	OR
1	0	0	Decrement A
1	0	1	Add
1	1	0	Subtract
1	1	1	Increment A

Hình 4-1. Chức năng của ALU



Code thurc thi:


```
⊟module ALU32bit(
 2
          input clk,
          input [31:0] a,
          input [31:0] b,
 4
 5
         input sign1,
          input sign2,
 6
 7
          input [2:0] S,
 8
          output reg [31:0] ALUresult,
 9
          output reg is0
10
11
          // Biến a và b sẽ được tính toán lại dựa trên sign1, sign2
          wire [31:0] a modified = (sign1 == 1'b1) ? (a[31] ? -a : a) : a;
12
13
         wire [31:0] b_modified = (sign2 == 1'b1) ? (b[31] ? -b : b) : b;
14
15
         always @(*) begin
    16
              case(S)
17
                  3'b000: ALUresult <= a_modified + b_modified;</pre>
                                                                            // Cộng
18
                  3'b001: ALUresult <= a_modified - b_modified;</pre>
                                                                            // Trù
19
                  3'b010: ALUresult <= a modified & b modified;
                                                                            // AND
                                                                            // OR
20
                  3'b011: ALUresult <= a modified | b modified;</pre>
                  3'b100: ALUresult <= ~(a_modified | b_modified);
                                                                            // NOR
21
22
                  3'b101: ALUresult <= a_modified << b_modified[4:0];</pre>
                                                                            // Dịch trái
23
                  3'b110: ALUresult <= a modified >> b modified[4:0];
                                                                           // Dịch phải
24
                  3'b111: ALUresult <= (a_modified < b_modified) ? 32'd1 : 32'd0; // Kiếm tra nhỏ hơn
25
                  default: ALUresult <= 32'd0;</pre>
                                                                            // Mặc định là 0
26
              endcase
27
28
              is0 <= (a == b); // Kiểm tra nếu a == b
29
          end
30
     endmodule
```




```
1
      `timescale 1ns/1ps
 2
 3
     module ALU32bit tb;
         reg [31:0] a, b;
 5
         reg [2:0] S;
 6
         reg sign1, sign2;
 7
         wire [31:0] ALUresult;
 8
         wire is0;
 9
10
    ALU32bit uut (
11
              .a(a),
12
              .b(b),
13
              .sign1(sign1),
14
              .sign2(sign2),
15
              .S(S),
16
              .ALUresult (ALUresult),
17
              .is0(is0)
18
         );
19
20
    initial begin
21
              $monitor("Time=%0t | S=%b | a=%0d | b=%0d | sign1=%b | sign2=%b | Result=%0d | is0=%b",
    22
                       $time, S, a, b, sign1, sign2, ALUresult, is0);
23
24
              sign1 = 0; sign2 = 0;
25
26
              S = 3'b000; a = 4; b = 8; #10;
27
              S = 3'b001; a = 7; b = 2; #10;
28
              S = 3'b010; a = 8; b = 3; #10;
29
              S = 3'b011; a = 5; b = 4; #10;
30
              S = 3'b100; a = 7; b = 6; #10;
31
              S = 3'b101; a = 1; b = 2; #10;
32
              S = 3'b110; a = 4; b = 8; #10;
33
              S = 3'b111; a = 9; b = 6; #10;
34
35
            sign1 = 1; sign2 = 1;
            S = 3'b000; a = -5; b = -7; #10;
36
37
            S = 3'b001; a = -3; b = -6; #10;
38
39
             $finish;
40
         end
41
    endmodule
```




TL viewer:



1ô phỏng Wareform:



<u>'estbench:</u>





liải thích:

- . Xử lý hai đầu vào a và b tùy theo yêu cầu unsigned
 - sign1 điều chỉnh a
 - sign2 điều chỉnh b

lếu sign1 = 1, ta coi giá trị a là không dấu (unsigned):

- Nếu a đang âm → lấy giá trị dương tương ứng (đổi dấu).
- Nếu a đã dương → giữ nguyên.

'ương tự, sign2 cũng xử lý cho b.

- Mục đích: Cho phép linh hoạt dùng a hoặc b theo dạng signed hoặc unsigned tùy theo loại lệnh.
- . Thực hiện các phép toán theo mã lệnh S

Thi bạn chọn giá trị S (3 bit), bạn quyết định ALU thực hiện phép gì:

S (giá trị)	Phép toán	Ý nghĩa
0	Cộng	a_modified + b_modified
1	Trừ	a_modified - b_modified
10	AND	a_modified AND b_modified
11	OR	a_modified OR b_modified
100	NOR	Phủ định (a OR b)
101	Dịch trái	a_modified << b_modified[4:0]
110	Dịch phải	a_modified >> b_modified[4:0]
111	So sánh nhỏ hơn	nếu a_modified < b_modified, kết quả là 1, ngược lại 0



Câu 2.

Sử dụng ngôn ngữ Verilog HDL, thiết kế một tập gồm 32 thanh ghi, mỗi thanh ghi 4 byte. Tập thanh ghi (Register File) có các tín hiệu sau: ReadAddress1[4:0], ReadAddress2[4:0], WriteAddress[4:0], WriteData[31:0], ReadData1[31:0], ReadData2[31:0], ReadWriteEn.

 Viết testbench tạo giá trị cho các tín hiệu input và chạy mô phỏng kiểm tra chức năng của thiết kế.

ode thực thi:

```
⊟module RegisterFile(
 2
         input clk,
 3
         input ReadWriteEn,
 4
         input [4:0] ReadAddress1,
 5
         input [4:0] ReadAddress2,
 6
         input [4:0] WriteAddress,
 7
         input [31:0] WriteData,
 8
         output [31:0] ReadData1,
 9
         output [31:0] ReadData2
10
11
         reg [31:0] registers [0:31];
12
13
         // Write operation
14
    always @(posedge clk) begin
15
    if (ReadWriteEn && (WriteAddress != 5'd0)) begin
                  registers[WriteAddress] <= WriteData;
16
17
              end
18
         end
19
20
         // Read operation
21
         assign ReadData1 = (ReadAddress1 == 5'd0) ? 32'b0 : registers[ReadAddress1];
22
         assign ReadData2 = (ReadAddress2 == 5'd0) ? 32'b0 : registers[ReadAddress2];
23
     endmodule
```




```
timescale lns/lps
 2
     module RegisterFile_tb;
           reg clk;
 5
           reg ReadWriteEn;
 6
           reg [4:0] ReadAddressl;
           reg [4:0] ReadAddress2;
 8
           reg [4:0] WriteAddress;
 9
           reg [31:0] WriteData;
10
           wire [31:0] ReadDatal;
11
           wire [31:0] ReadData2;
12
13
           RegisterFile uut (
14
                .clk(clk),
15
                .ReadWriteEn(ReadWriteEn),
16
               .ReadAddress1 (ReadAddress1),
17
               .ReadAddress2 (ReadAddress2),
18
               .WriteAddress (WriteAddress),
19
               .WriteData(WriteData),
20
                .ReadDatal (ReadDatal),
21
22
                .ReadData2 (ReadData2)
           );
23
24
           always #5 clk = ~clk;
25
26
           initial begin
27
               $monitor("T=%0t | WE=%b | WAddr=%0d WData=%0d | RAddrl=%0d RDatal=%0d | RAddr2=%0d RData2=%0d",
28
                         $time, ReadWriteEn, WriteAddress, WriteData,
29
                         ReadAddress1, ReadData1, ReadAddress2, ReadData2);
30
           end
31
32
           initial begin
33
               clk = 0;
34
               ReadWriteEn = 0;
35
               WriteAddress = 0;
36
               WriteData = 0;
37
               ReadAddress1 = 0:
```



```
ReadAddress2 = 0;
38
39
               #3; ReadWriteEn = 1; WriteAddress = 5'd1; WriteData = 32'd3;
40
41
               #10;
42
43
               WriteAddress = 5'd3; WriteData = 32'd1;
44
               #10;
45
46
               ReadWriteEn = 0; ReadAddress1 = 5'd1;
47
               #10;
48
49
               ReadAddress2 = 5'd3; ReadAddress1 = 5'd0;
50
               #10;
51
52
               WriteAddress = 5'd4; WriteData = -9; ReadWriteEn = 1;
53
54
55
               WriteAddress = 5'dl; WriteData = 32'd45; ReadWriteEn = 1;
56
               #10;
57
58
               ReadWriteEn = 0;
59
               ReadAddress1 = 5'd4; ReadAddress2 = 5'd1;
60
61
               $display("Check: R4 = %0d (expected -9), R1 = %0d (expected 45)", ReadDatal, ReadData2);
62
63
               sfinish;
64
           end
65
       endmodule
```

tTL viewer:




Khoa Kỹ Thuật Máy Tính_ CE-UIT


Page



1ô phỏng Wareform:



'estBench:



liải thích:

Iodule RegisterFile mà bạn viết có chức năng **quản lý 32 thanh ghi** (register), mỗi thanh ghi có kích nước **32 bit**.

Ió thực hiện hai việc chính:

- Ghi dữ liệu vào 1 thanh ghi khi có yêu cầu ghi.
- Đọc dữ liệu từ 2 thanh ghi cùng lúc.

. Ghi (Write):

- Chỉ ghi khi:
 - Có tín hiệu clock (posedge clk).
 - > ReadWriteEn = 1 (cho phép ghi).
 - ➤ Địa chỉ ghi khác 0 (WriteAddress != 0) vì register 0 phải luôn bằng 0 (theo quy định).

. Đọc (Read):

- Luôn luôn có thể đọc bất kỳ lúc nào.
- Đọc hai thanh ghi song song:
 - ➤ Thanh ghi ReadAddress1 ra ReadData1.



- ➤ Thanh ghi ReadAddress2 ra ReadData2.
- Nếu địa chỉ đọc là **0**, thì **luôn trả về 0**, không quan tâm bộ nhớ thật bên trong.
- → RegisterFile giống như một tủ đựng 32 cái hộp, mỗi hộp 32-bit. Bạn có thể lấy ra 2 hộp bất kỳ cùng lúc, và mỗi lần nhét đồ vào 1 hộp thì phải bấm chuông đồng hồ (clock) và không được nhét vào hộp số 0.

<u>Câu 3.</u>

Sử dụng ngôn ngữ Verilog HDL, hiện thức thiết kế bộ nhớ dữ liệu (Data Memory) dung lượng 1024 bytes có các tín hiệu sau: Address[9:0], WriteData[7:0], ReadData[7:0], WriteEn, ReadEn và viết testbench kiểm tra chức năng trên trên phần mềm mô phỏng ModelSim.

 Viết testbench tạo giá trị cho các tín hiệu input và chạy mô phỏng kiểm tra chức năng của thiết kế.

Code thực thi:

```
1
    ⊟module DataMemory(
 2
         input clk,
 3
         input [31:0] addr,
 4
         input [31:0] WriteData,
 5
         output reg [31:0] ReadData,
 6
         input WriteEn,
 7
         input ReadEn
 8
     L);
 9
         reg [31:0] mem [0:1023];
10
    ⊟always @(posedge clk) begin
11
         if(ReadEn) begin
12
            ReadData <= mem[addr];</pre>
13
         end
14
         if(WriteEn) begin
    15
            mem[addr] <= WriteData;</pre>
16
         end
17
      end
      endmodule
18
```




```
module DataMemory_tb();
 4
           reg clk;
 5
           reg [31:0] addr;
 6
           reg [31:0] WriteData;
 7
           wire [31:0] ReadData;
           reg WriteEn;
 8
9
           reg ReadEn;
10
           // G?i module chính
11
12
           DataMemory uut (
13
               .clk(clk),
14
               .addr (addr),
15
               .WriteData (WriteData),
                .ReadData (ReadData),
16
17
                .WriteEn (WriteEn),
18
                .ReadEn (ReadEn)
19
           );
20
21
           // T?o clock 10ns (100MHz)
22
           initial begin
23
               clk = 0;
24
               forever #5 clk = ~clk;
25
           end
26
27
           // Các thao tác ki?m tra
28
           initial begin
29
               // Kh?i t?o
30
               WriteEn = 0;
31
               ReadEn = 0;
32
               addr = 0;
33
               WriteData = 0;
34
35
               // Ghi d? li?u
36
               #10;
```




```
37
                addr = 4;
38
                WriteData = 32;
39
                WriteEn = 1;
40
                #10;
41
                WriteEn = 0;
42
43
                // Ghi d? li?u khác
44
                #10;
45
                addr = 5;
46
                WriteData = -65;
47
                WriteEn = 1;
48
                #10;
49
                WriteEn = 0;
50
51
                // ??c d? li?u t? ??a ch? 10
52
                #10;
53
                addr = 4;
54
                ReadEn = 1;
55
                #10;
                ReadEn = 0;
56
57
58
                // ??c d? li?u t? ??a ch? 20
59
                #10;
60
                addr = 5;
                ReadEn = 1;
61
62
                #10;
63
                ReadEn = 0;
64
65
                // K?t thúc mô ph?ng
66
                #20;
67
                $stop;
68
            end
69
70
            // Hi?n th? các giá tr? trong quá trình mô ph?ng
           // HI:H OH: OHO GIR OF: OFOHG QUE OFFHH MO PHING
71
           initial begin
     白
72
               $\pi\monitor("At time $t: addr=\$d, WriteData=0x\$h, ReadData=0x\$h, WriteEn=\$b, ReadEn=\$b",
73
                          Stime, addr, WriteData, ReadData, WriteEn, ReadEn);
74
           end
      endmodule
75
76
77
```




LTL viewer:



1ô phỏng Wareform:



'estBench:



liải thích:

Iodule **DataMemory** này mô phỏng một **RAM** có **1024 ô nhớ**. Mỗi ô chứa **32 bit** (4 byte). Ban có thể:

- Ghi dữ liệu vào một địa chỉ cụ thể.
- Đọc dữ liệu từ một địa chỉ cụ thể.

Thi có cạnh lên của clock (posedge clk):


- Nếu ReadEn = 1, thì lấy dữ liệu từ mem[addr] và gán vào ReadData.
- Nếu WriteEn = 1, thì lấy WriteData và lưu vào mem[addr].

hú ý: Nếu vừa đọc vừa ghi cùng lúc, cả hai sẽ xảy ra **trong cùng 1 chu kỳ**, nhưng **ghi** thì sẽ ảnh ưởng đến lần đọc sau.



<u>Câu 4.</u>

Thiết kế một single port RAM đồng bộ read/write có sơ đồ như bên dưới:



Hình 4-2. Sơ đồ RAM

Biết rằng:

- clock: kích cạnh lên

- **cs**: chip_select

- $\mathbf{wr}_{\mathbf{e}} = 1$: cho phép ghi

 $\mathbf{wr}_{\mathbf{e}} = 0$: cho phép đọc

- **oe**: Output enable



- addr: address (7-bit → RAM 128 byte)
- data: kiểu inout 8-bit

Yêu cầu:

- Viết testbench để kiểm tra thiết kế theo mô hình quan sát dạng sóng bằng phần mềm ModelSim-Altera
- Viết testbench để kiểm tra thiết kế theo mô hình tự kiểm tra (Self-checking) bằng phần mềm ModelSim-Altera

Code thực thi:

```
1
    ⊟module Ram lab5(
 2
         input clk,
 3
         input wr e,
 4
         input oe,
 5
         input cs,
 6
         input [6:0] addr,
 7
         inout [7:0] data
 8
     L);
 9
         reg [7:0] mem [0:127];
10
         reg [7:0] data out;
11
         reg drive;
12
    ⊟always @(posedge clk) begin
13
         if(cs && wr e) begin
    14
            mem[addr] <= data;</pre>
15
         end
16
         if(cs && !wr e && oe) begin
17
            data out <= mem[addr];
18
            drive <= 1;
         end else begin
19
20
            drive <= 0;
21
            data out <= 8'bz;
22
         end
23
     assign data = (drive) ? data out : 8'bz;
24
25
     endmodule
```



```
1
     module tb Ram lab5;
 2
       reg clk;
 3
       reg wr e;
 4
       reg oe;
 5
       reg cs;
 6
       reg [6:0] addr;
 7
       reg [7:0] data in;
 8
       wire [7:0] data;
 9
       wire [7:0] result;
10
       // ?i?u khi?n h??ng truy?n trên bus d? li?u
11
12
        assign data = (cs && wr e && !oe) ? data in : 8'bz;
        assign result = data;
13
14
15
       // Instantiate the Unit Under Test (UUT)
16
       Ram lab5 uut (
    17
          .clk(clk),
18
          .wr e(wr e),
19
          .oe(oe),
20
          .cs(cs),
21
          .addr(addr),
22
          .data(data)
23
        );
24
25
       // Clock generation
26
        always #5 clk = ~clk;
27
28
       // Test scenario
29
       initial begin
    30
         clk = 0;
31
         wr e = 0;
          oe = 0;
32
33
          cs = 0;
```







```
addr = 7'b0;
34
35
         data_in = 8'b0;
36
37
          $monitor("T=%0t | clk=%b | addr=%h | cs=%b | wr e=%b | oe=%b | data in=%0d | result=%0d",
38
                    $time, clk, addr, cs, wr e, oe, data in, result);
39
40
         // Write 7 to address 1
41
         #10 cs = 1; wr_e = 1; addr = 7'd1; data_in = 8'd7;
42
43
         // Write -9 to address 2
44
          #10 cs = 1; wr_e = 1; addr = 7'd2; data_in = -8'd9;
45
          #10 wr_e = 0;
46
47
         // Read from address 1
         #10 oe = 1; addr = 7'd1; cs = 1;
48
49
         #10 oe = 0;
50
51
         // Read from address 2
52
          #10 oe = 1; addr = 7'd2; cs = 1;
53
         #10 oe = 0;
54
55
         // Done
56
         #10 $finish;
57
58
     endmodule
```



TL viewer:



1ô phỏng Wareform:





'estBench:



liải thích:

Iô-đun RAM trong Verilog mô phỏng bộ nhớ với khả năng đọc và ghi dữ liệu. Mô-đun này sử dụng nột số tín hiệu điều khiển để xác định hành vi của bộ nhớ, gồm các tín hiệu như đồng hồ (clk), cho phép hi (wr e), cho phép đọc (oe), chọn chip (cs), địa chỉ bộ nhớ (addr), và đường dữ liệu (data).

Jiải thích hoạt động của mô-đun:

1. Ghi dữ liệu vào bộ nhớ:

- Khi tín hiệu cs (chip select) và wr_e (write enable) cùng có giá trị bằng 1, dữ liệu trên đường data sẽ được ghi vào bộ nhớ tại địa chỉ addr.
- Dữ liệu này sẽ được lưu trữ trong mảng bộ nhớ mem.

2. Đọc dữ liệu từ bộ nhớ:

- Khi cs = 1 (chip select được bật), wr_e = 0 (không ghi), và oe = 1 (cho phép đọc), môđun sẽ xuất dữ liệu từ bộ nhớ ra đường data.
- Dữ liệu từ bộ nhớ tại địa chỉ addr sẽ được truyền qua biến data_out và đường dữ liệu data sẽ được lái (drive) với giá trị này.
- Nếu oe = 0 (không cho phép đọc), hoặc nếu cs = 0 (không chọn chip), đường dữ liệu sẽ không bị điều khiển (ở trạng thái 'Z' high impedance).

3. Trạng thái 'Z':

Khi không có phép đọc hoặc ghi, đường dữ liệu sẽ ở trạng thái 'Z', có nghĩa là nó không ảnh hưởng tới tín hiệu từ các mô-đun khác trong hệ thống (tín hiệu không được lái).

Các tín hiệu quan trong:

- cs (Chip Select): Điều khiển việc kích hoạt bộ nhớ. Khi cs = 1, bộ nhớ sẽ hoạt động, còn khi cs = 0, bộ nhớ sẽ không thực hiện bất kỳ thao tác nào.
- wr_e (Write Enable): Điều khiển việc ghi dữ liệu vào bộ nhớ. Nếu wr_e = 1, dữ liệu từ đường data sẽ được ghi vào bộ nhớ tại địa chỉ addr.
- oe (Output Enable): Điều khiển việc xuất dữ liệu từ bộ nhớ ra đường data. Nếu oe = 1, dữ liệu tại địa chỉ addr sẽ được xuất ra đường data.