universität innsbruck

Exposé: ARM Simulator, Interpreter und Debugger als Webanwendung

Leopold-Franzens-Universität Innsbruck
Institut für Informatik
Security and Privacy Lab

Dominik Zangerl
Betreuer: Alexander Schlögl

Innsbruck, 16. März 2021

1 Motivation

Das Ziel meiner Bachelorarbeit ist es eine Webanwendung zu entwickeln, mit der die ARMv5 Entwicklungsumgebung simuliert wird. ARMv5 [2] wird im ersten Semester als Beispiel für eine Befehlssatzarchitektur unterrichtet. Studierende sollen selber Programme in Assembler schreiben und diese dann auf einer ARMv5 Architektur ausführen. Diese Entwicklungsumgebung wird zurzeit mit verschiedenen Linux-Programmen simuliert. Die GNU Toolchain für die ARM Cortex-A Familien Architektur [1] wird für das Kompilieren und Linken der Assembler-Dateien verwendet. Dieses Programm läuft dann nicht auf der Architektur des Hostrechners, sondern wird mit Hilfe des QEMU User-Space-Emulators [9] ausgeführt. Um also ein einfaches Assembler-Programm kompilieren und ausführen zu können, braucht ein Student eine Linux-Umgebung mit oben erwähnten Tools. Diese Toolchain kann man leicht mit einer virtuellen Maschine oder dem Windows Subsystem for Linux [7] unter Windows 10 zum Laufen bringen. Auch die verschiedenen Befehle bis zu einem ausführbaren Programm können mit einem Skript zu einem Befehl vereinfacht werden.

Das größere Problem bei dieser Toolchain ist die Fehlersuche und das Debugging des Programms. Den Fehler auf eine bestimmte Instruktion oder ein Registers zurückzuführen nimmt oft die größte Zeit in Anspruch. Der ARM-Emulator kann mit dem GNU Debugger [8] zusammen verwendet werden, welcher auch die Inhalte der Register anzeigen kann. Dies bedeutet jedoch häufig einen großen Zeitaufwand um alles aufzusetzen. Auch das Arbeiten mit Debuggern, besonders auf der Kommandozeile, könnte vielen noch nicht geläufig sein.

An dieser Stelle greift dieses Bachelorprojekt ein und versucht die ARMv5 Entwicklungsumgebung inklusive Debugging mit einer Webanwendung zu simulieren. Der Benutzer schreibt den ARM-Code direkt in die Webanwendung, welcher dann auf einer simulierten CPU und simuliertem Hauptspeicher direkt im Browser ausgeführt wird. Es wird also keine Linux-Umgebung mit GNU Toolchain benötigt. Die Inhalte der Register, des Stacks und Teile des Hauptspeichers werden dauerhaft angezeigt und helfen dem Benutzer bei der Fehlerbehebung, da er sofort sieht, an welcher Stelle ein ungewünschter Wert in ein Register geschrieben wird. Zusammen mit den Funktionen eines Debuggers, wie zeilenweise Abarbeitung des Codes oder setzen von Breakpoints, wird den Studenten die zeitaufwändigste Arbeit abgenommen und

sie können sich auf den wichtigen Teil, das Schreiben und Analysieren des ARM-Codes, konzentrieren.

2 Technologien und Implementation

2.1 Technologien

Das Backend der Anwendung wird in TypeScript geschrieben. TypeScript [6] ist eine Programmiersprache, die auf JavaScript aufbaut und statische Typisierung und Klassen hinzufügt. Sie wurde von Microsoft entwickelt um die Schwächen von JavaScript zu umgehen. Bei JavaScript gibt es zwar auch Typen, wie Nummer oder String, aber es wird nicht überprüft, ob diese korrekt zugewiesen werden. Diese fehlende Typisierung kann bei größeren Programmen leichter zu Fehlern führen. Der fertige TypeScript Code wird dann in ein ausführbares JavaScript Programm kompiliert.

Für die Erstellung der Webanwendung wird React verwendet. React [4] ist ein Webframework von Facebook zur Erstellung von Benutzeroberflächen für JavaScript und TypeScript Applikationen. Damit lassen sich die einzelnen Komponenten der ARMv5 Entwicklungsumgebung, wie das Textfeld für die Benutzereingabe oder der Zustand der Register, leicht visualisieren und ermöglicht plattformunabhängige Nutzung, da React in jedem modernen Browser funktioniert.

2.2 Parser

Listing 1: Beispielgrammatik mit tsPEG für 2 verschiedene Instruktionen und Daten eines Speicherbereichs mit Label.

```
start := instruction | data
instruction := instruction1 | instruction2

instruction1 := inst='MOV' '[ \t]+' reg='r[0-9]+' ', #' immediate='[0-9]+'
instruction2 := inst='CMP' '[ \t]+' reg1='r[0-9]+' ', ' reg2='r[0-9]+'

data := '.data\n' label='.[a-zA-Z]+' '[ \t]+' '\"' data='[a-zA-Z0-9\n]*' '\"'
```

Zuerst benötigen wir einen Parser, der den ARM-Code des Benutzers aus der Webanwendung einliest und interpretiert. Dafür verwende ich den Parser-Generator für TypeScript tsPEG [3]. Mit tsPEG kann man eine Grammatik definieren, die alle nötigen Instruktionen und Deklarationen von ARMv5 enthält, und daraus einen Parser generieren. Listing 1 zeigt ein Beispiel einer solchen Grammatik. Diese Beispielgrammatik kann eine `MOV`-Instruktion mit einem Register und einem Immediate-Wert, eine `CMP`-Instruktion von 2 Registern oder das Label und die Daten eines Datenbereichs erkennen. Mit den Zuweisungen innerhalb einer Zeile, wie `reg1=` oder `data=`, werden die geparsten Werte als Variablen in einem abstrakten Syntaxbaum (AST) gespeichert. Dabei muss auch beachtet werden, dass Operationen eine unterschiedliche Anzahl von Parametern aufweisen können (z.B: zusätzliche Verschiebung mittels Barrel-Shifter des zweiten Operanden). Der Parser sollte dabei die richtige Syntax kontrollieren, die Datenbereiche und Labels einlesen und anschließend die Instruktionen in der richtigen Reihenfolge parsen. Diese können dann an die simulierte CPU weitergegeben werden, welche die Instruktionen ausführt.

2.3 Simulator und Debugger

Die CPU und der Hauptspeicher werden ebenfalls mit TypeScript simuliert. Die CPU liest die einzelnen Instruktionen des Parsers und führt diese dann aus, indem es die Register verändert, vom Hauptspeicher liest bzw. in den Hauptspeicher schreibt oder etwas auf dem Terminal ausgibt. Die CPU simuliert auch die Standardfunktionen eines Debuggers. Dazu zählen das Setzen von Breakpoints, das zeilenweise Ausführen der Instruktionen, Ausführung bis zum nächsten Breakpoint oder das Ausführen einer einzelnen Subroutine. Die wichtigsten Funktionen sind in Abbildung 1 angeführt. Mit *Step Into* wird die nächste Zeile ausgeführt und einer möglichen Subroutine gefolgt. Mit *Step Over* wird, statt der Subroutine zu folgen, diese ausgeführt und das Programm danach wieder gestoppt. *Continue* führt das Programm bis zum nächsten Breakpoint aus. Weitere Funktionen sind *Stop*, um das Programm im Falle einer Schleife zu beenden oder *Step Return*, um das Programm bis zur Ende der Subroutine auszuführen. Zuletzt beinhaltet der Simulator noch den Zustand der Register, des Stacks und Teile des Hauptspeichers. Diese werden nach jedem Instruktionsschritt aktualisiert und dem Benutzer angezeigt.



Abbildung 1: Geplantes Layout der Webanwendung mit Eingabefeld, Terminal, Ansicht für Register und Stack, Debugger und Optionsfeld. Code-Ausschnitt aus meiner Lösung für das Pascal-Dreieck.

2.4 Frontend

In Abbildung 1 ist das geplante Layout der Webanwendung dargestellt, die sich an ähnlichen Online Compilern und Debuggern orientiert (Online GDB [5], CPUlator [10]). Auf der rechten Seite befindet sich ein großes Textfeld für die Eingabe des ARM-Codes vom Benutzer. Bei den einzelnen Zeilennummern können Breakpoints für den Debugger gesetzt werden. Darunter befindet sich das Terminal für die Ausgabe eines Ergebnisses oder etwaigen Fehlern/Warnungen. Auf der linken Seite wird der jetzige Zustand des Programms ausgegeben, wie der Inhalt der einzelnen Register oder der Stack Trace. Der Inhalt der Register sollte an dieser Stelle auch vom Benutzer verändert werden können. Darunter befinden sich die Funktionen des Debuggers und etwaige andere Optionen, wie das Speichern und Laden von Dateien.

3 Vorgehensweise und Zeitplan



Abbildung 2: Voraussichtliche zeitliche Planung der einzelnen Teile des Bachelorprojekts aufgeteilt in Backend, Gestalten der Benutzeroberfläche und Schreiben der Bachelorarbeit für Präsentation in diesem Semester. Andernfalls Hinzunahme der Sommermonate und Präsentation Anfang des nächsten Semesters.

Der Zeitplan für mein Bachelorprojekt ist in Abbildung 2 abgebildet. Da ich keine anderen Lehrveranstaltungen mehr habe und meine volle Zeit auf die Bachelorarbeit konzentrieren kann, habe ich meinen Zeitplan auf eine Präsentation in diesem Semester ausgelegt. Falls in den ersten Monaten klar wird, dass dieser Zeitplan zu eng gefasst ist und ich für eine Präsentation in diesem Semester nicht fertig werde, nehme ich die Sommermonate zur Implementation und Fertigstellung hinzu und plane die Präsentation für einen der ersten Termine des Bachelorseminars des nächsten Semesters.

Für die finale Implementierung sollten folgende Voraussetzungen erfüllt sein:

- Die in der Vorlesung vorgestellten bzw. für das Proseminar benötigten ARMv5-Instruktionen sind implementiert.
- Die Webanwendung weißt eine Benutzeroberfläche (ähnlich Abbildung 1) mit Anzeige von Registern, Stack und Teilen des Hauptspeichers auf.
- Der Debugger implementiert die in Abschnitt 2.3 beschriebenen Funktionen.
- Die korrekte Funktionsweise wird mit den Musterlösungen der Beispiele aus dem Proseminar getestet.

Literatur

[1] ARM Limited. GNU Toolchain for Arm processors. Zugegriffen am: 04.03.2021. https://developer.arm.com/tools-and-software/open-source-software/developer-tools/gnu-toolchain.

[2] ARM Limited. ARMv5 Architecture Reference Manual - Issue I, 2005.

[3] E. Davey. tsPEG: A PEG Parser Generator for TypeScript. Zugegriffen am: 04.03.2021. https://github.com/EoinDavey/tsPEG.

[4] Facebook. React. Zugegriffen am: 04.03.2021. https://reactjs.org/.

[5] GDB Online. OnlineGDB - Online Compiler and Debugger for C/C++. Zugegriffen am: 04.03.2021. https://www.onlinegdb.com/.

[6] Microsoft. Typescript. Zugegriffen am: 04.03.2021. https://www.typescriptlang.org/.

[7] Microsoft. Windows Subsystem for Linux. Zugegriffen am: 04.03.2021. https://docs.microsoft.com/en-us/windows/wsl/install-win10.

[8] The GNU Project. GDB: The GNU Project Debugger. Zugegriffen am: 04.03.2021. https://www.gnu.org/software/gdb/.

[9] The QEMU Project Developers. QEMU User Mode Emulation. Zugegriffen am: 04.03.2021. https://qemu.readthedocs.io/en/latest/user/index.html.

[10] H. Wong. CPUlator: A CPU and I/O device simulator. Zugegriffen am: 04.03.2021. https://cpulator.01xz.net/?sys=arm.