



ARM Simulator, Interpreter und Debugger als Webanwendung Finalpräsentation

Zangerl Dominik

Betreuer: Alexander Schlögl

Gliederung

- Einleitung und Motivation
- Theorie
 - ARMv5
 - Parser
- Implementation
- Evaluation und Zusammenfassung
- Referenzen



• ARMv5 [2] als Beispiel einer Befehlssatzarchitektur



- ARMv5 [2] als Beispiel einer Befehlssatzarchitektur
- Schreiben von Assembler-Programme und Ausführung auf einer ARMv5 Architektur



- ARMv5 [2] als Beispiel einer Befehlssatzarchitektur
- Schreiben von Assembler-Programme und Ausführung auf einer ARMv5 Architektur
- Simulation mit GNU Toolchain [1]:




- ARMv5 [2] als Beispiel einer Befehlssatzarchitektur
- Schreiben von Assembler-Programme und Ausführung auf einer ARMv5 Architektur
- Simulation mit GNU Toolchain [1]:

program.asm




- ARMv5 [2] als Beispiel einer Befehlssatzarchitektur
- Schreiben von Assembler-Programme und Ausführung auf einer ARMv5 Architektur
- Simulation mit GNU Toolchain [1]:





- ARMv5 [2] als Beispiel einer Befehlssatzarchitektur
- Schreiben von Assembler-Programme und Ausführung auf einer ARMv5 Architektur
- Simulation mit GNU Toolchain [1]:





- ARMv5 [2] als Beispiel einer Befehlssatzarchitektur
- Schreiben von Assembler-Programme und Ausführung auf einer ARMv5 Architektur
- Simulation mit GNU Toolchain [1]:



Ausführen mit QEMU User-Space-Emulator [13]



- ARMv5 [2] als Beispiel einer Befehlssatzarchitektur
- Schreiben von Assembler-Programme und Ausführung auf einer ARMv5 Architektur
- Simulation mit GNU Toolchain [1]:



- Ausführen mit QEMU User-Space-Emulator [13]
- Vereinfachung mit Skript und Ausführung über virtuelle Maschine oder WSL [11]



• Größter Zeitaufwand bei Fehlersuche im Programm



- Größter Zeitaufwand bei Fehlersuche im Programm
- Kann zusammen mit dem Gnu Debugger [12] verwendet werden:



- Größter Zeitaufwand bei Fehlersuche im Programm
- Kann zusammen mit dem Gnu Debugger [12] verwendet werden:

```
Register group: general
               0xfdbbf7af
                                 -38013009
                                                                              0xfdffffe5
                                                                                                -33554459
                                                                              0xffdfffd4
                                                                                                -2097196
               0x4c4d5b53
                                 1280138067
                                                                              0x8410de10
                                                                                                -2079269360
               0x37fefffe
                                 939458558
                                                              r9
                                                                              0xffedfffc
                                                                                                -1179652
r10
r12
                                                                             0x88cad3c4
                                 -72690594
                                                              r11
                                                                                                -1999973436
                                 -33882113
                                                                              0x0
                                                                                       0x0
                                                                              0x1c
                                                                                       0x1c <_start>
                                 16777216
```

Abbildung: Use GDB on an ARM assembly program [15]



- Größter Zeitaufwand bei Fehlersuche im Programm
- Kann zusammen mit dem Gnu Debugger [12] verwendet werden:

```
Register group: general
               0xfdbbf7af
                                                                             0xfdffffe5
                                                                                               -33554459
                                 -38013009
                                                                             0xffdfffd4
                                                                                               -2097196
               0x4c4d5b53
                                 1280138067
                                                                             0x8410de10
                                                                                               -2079269360
                                                             r9
                                 939458558
                                                                             0xffedfffc
                                                                                               -1179652
r10
                                 -72690594
                                                             r11
                                                                                               -1999973436
                                                                             0x88cad3c4
r12
                                 -33882113
                                                                                      0x0
                                                             рс
                                                                             0x1c
                                                                                      0x1c < start>
```

Abbildung: Use GDB on an ARM assembly program [15]

Arbeiten mit Debuggern im ersten Semester oft schwierig



- Größter Zeitaufwand bei Fehlersuche im Programm
- Kann zusammen mit dem Gnu Debugger [12] verwendet werden:

```
Register group: general
               0xfdbbf7af
                                                                             0xfdffffe5
                                                                                               -33554459
                                 -38013009
                                                                             0xffdfffd4
                                                                                               -2097196
               0x4c4d5b53
                                 1280138067
                                                                             0x8410de10
                                                                                               -2079269360
                                 939458558
                                                             r9
                                                                             0xffedfffc
                                                                                               -1179652
r10
                                 -72690594
                                                             r11
                                                                             0x88cad3c4
                                                                                               -1999973436
                                 -33882113
                                                                                      0x0
                                                             рс
                                                                             0x1c
                                                                                      0x1c < start>
                                 16777216
```

Abbildung: Use GDB on an ARM assembly program [15]

- Arbeiten mit Debuggern im ersten Semester oft schwierig
- Großer Zeitaufwand zusammen mit Aufsetzen der Toolchain



• Bachelorprojekt: Simuliere ARMv5 Entwicklungsumgebung und Debugger als Webanwendung



- Bachelorprojekt: Simuliere ARMv5 Entwicklungsumgebung und Debugger als Webanwendung
- ARMv5 Entwicklungsumgebung



- Bachelorprojekt: Simuliere ARMv5 Entwicklungsumgebung und Debugger als Webanwendung
- ARMv5 Entwicklungsumgebung
 - Simulierte CPU und Hauptspeicher



- Bachelorprojekt: Simuliere ARMv5 Entwicklungsumgebung und Debugger als Webanwendung
- ARMv5 Entwicklungsumgebung
 - Simulierte CPU und Hauptspeicher
 - Assembler-Code in Webanwendung schreiben und direkt im Browser ausführen



- Bachelorprojekt: Simuliere ARMv5 Entwicklungsumgebung und Debugger als Webanwendung
- ARMv5 Entwicklungsumgebung
 - Simulierte CPU und Hauptspeicher
 - Assembler-Code in Webanwendung schreiben und direkt im Browser ausführen
 - Dauerhafte Anzeige von Registern und Stacks



- Bachelorprojekt: Simuliere ARMv5 Entwicklungsumgebung und Debugger als Webanwendung
- ARMv5 Entwicklungsumgebung
 - Simulierte CPU und Hauptspeicher
 - Assembler-Code in Webanwendung schreiben und direkt im Browser ausführen
 - Dauerhafte Anzeige von Registern und Stacks
- Debugger



- Bachelorprojekt: Simuliere ARMv5 Entwicklungsumgebung und Debugger als Webanwendung
- ARMv5 Entwicklungsumgebung
 - Simulierte CPU und Hauptspeicher
 - Assembler-Code in Webanwendung schreiben und direkt im Browser ausführen
 - Dauerhafte Anzeige von Registern und Stacks
- Debugger
 - Breakpoints



- Bachelorprojekt: Simuliere ARMv5 Entwicklungsumgebung und Debugger als Webanwendung
- ARMv5 Entwicklungsumgebung
 - Simulierte CPU und Hauptspeicher
 - Assembler-Code in Webanwendung schreiben und direkt im Browser ausführen
 - Dauerhafte Anzeige von Registern und Stacks
- Debugger
 - Breakpoints
 - Zeilenweise Abarbeitung



Rechner mit reduziertem Befehlssatz (RISC [4]):



- Rechner mit reduziertem Befehlssatz (RISC [4]):
 - Load/Store-Architektur



- Rechner mit reduziertem Befehlssatz (RISC [4]):
 - Load/Store-Architektur
 - Datenverarbeitende Instruktionen arbeiten nur mit Inhalten der Register



Einleitung und

- Rechner mit reduziertem Befehlssatz (RISC [4]):
 - Load/Store-Architektur
 - Datenverarbeitende Instruktionen arbeiten nur mit Inhalten der Register
 - Einheitliche Form und Länge der Kodierung



Einleitung und

- Rechner mit reduziertem Befehlssatz (RISC [4]):
 - Load/Store-Architektur
 - Datenverarbeitende Instruktionen arbeiten nur mit Inhalten der Register
 - Einheitliche Form und Länge der Kodierung
- Zusätzlich bei ARM:



Einleitung und

- Rechner mit reduziertem Befehlssatz (RISC [4]):
 - Load/Store-Architektur
 - Datenverarbeitende Instruktionen arbeiten nur mit Inhalten der Register
 - Einheitliche Form und Länge der Kodierung
- Zusätzlich bei ARM:
 - Meiste Instruktionen haben Zugriff ALU und Barrel-Shifter



Einleitung und

- Rechner mit reduziertem Befehlssatz (RISC [4]):
 - Load/Store-Architektur
 - Datenverarbeitende Instruktionen arbeiten nur mit Inhalten der Register
 - Einheitliche Form und Länge der Kodierung
- Zusätzlich bei ARM:
 - Meiste Instruktionen haben Zugriff ALU und Barrel-Shifter
 - Adressierungsarten, die Adresse automatisch inkrementieren/dekrementieren



Einleitung und

- Rechner mit reduziertem Befehlssatz (RISC [4]):
 - Load/Store-Architektur
 - Datenverarbeitende Instruktionen arbeiten nur mit Inhalten der Register
 - Einheitliche Form und Länge der Kodierung
- Zusätzlich bei ARM:
 - Meiste Instruktionen haben Zugriff ALU und Barrel-Shifter
 - Adressierungsarten, die Adresse automatisch inkrementieren/dekrementieren
 - Instruktionen zum Laden/Speichern von mehreren Registern



ARMv5 Register

• 31 Universalregister mit einer Breite von 32 Bit



Theorie ARMv5

Implementation

Evaluation und Zusammenfassung

ARMv5 Register

- 31 Universalregister mit einer Breite von 32 Bit
 - 16 sichtbar, je nach Ausführungsmodus

Ausführungsmodi							
Privilegierte Ausführungsmodi —							
User	System	Supervisor	Abort	Undefined	Interrupt	Fast interrupt	
R0	R0	R0	R0	R0	R0	R0	
R1	R1	R1	R1	R1	R1	R1	
R2	R2	R2	R2	R2	R2	R2	
R3	R3	R3	R3	R3	R3	R3	
R4	R4	R4	R4	R4	R4	R4	
R5	R5	R5	R5	R5	R5	R5	
R6	R6	R6	R6	R6	R6	R6	
R7	R7	R7	R7	R7	R7	R7	
R8	R8	R8	R8	R8	R8	R8_fiq	
R9	R9	R9	R9	R9	R9	R9_fiq	
R10	R10	R10	R10	R10	R10	R10_fiq	
R11	R11	R11	R11	R11	R11	R11_fiq	
R12	R12	R12	R12	R12	R12	R12_fiq	
R13	R13	R13_svc	R13_abt	R13_und	R13_irq	R13_fiq	
R14	R14	R14_svc		R14_und	R14_irq	R14_fiq	
PC	PC	PC	PC	PC	PC	PC	
CPSR	CPSR	CPSR	CPSR	CPSR	CPSR	CPSR	
		SPSR_svc	SPSR_abt	SPSR_und	SPSR_irq	SPSR_fiq	

CPSR	CPSR	CPSR	CPSR	CPSR	CPSR	CPSR
			SPSR_abt			SPSR_fiq

zeigt an, dass normale Register aus User- und Systemmodus durch alternative Register spezifisch für den jeweiligen Ausnahmemodus ersetzt wurden



Theorie ARMv5

Implementation

Evaluation und Zusammenfassung

ARMv5 Register

- 31 Universalregister mit einer Breite von 32 Bit
 - 16 sichtbar, je nach Ausführungsmodus
 - R13 Stapelzeiger

Ausführungsmodi								
	Privilegierte Ausführungsmodi							
		-Ausnahmenmodi						
User	System	Supervisor	Abort	Undefined	Interrupt	Fast interrupt		
R0	R0	R0	R0	R0	R0	R0		
R1	R1	R1	R1	R1	R1	R1		
R2	R2	R2	R2	R2	R2	R2		
R3	R3	R3	R3	R3	R3	R3		
R4	R4	R4	R4	R4	R4	R4		
R5	R5	R5	R5	R5	R5	R5		
R6	R6	R6	R6	R6	R6	R6		
R7	R7	R7	R7	R7	R7	R7		
R8	R8	R8	R8	R8	R8	R8_fiq		
R9	R9	R9	R9	R9	R9	R9_fiq		
R10	R10	R10	R10	R10	R10	R10_fiq		
R11	R11	R11	R11	R11	R11	R11_fiq		
R12	R12	R12	R12	R12	R12	R12_fiq		
R13	R13	R13_svc	R13_abt	R13_und	R13_irq	R13_fiq		
R14	R14	R14_svc	R14_abt	R14_und	R14_irq	R14_fiq		
PC	PC	PC	PC	PC	PC	PC		
CPSR	CPSR	CPSR	CPSR	CPSR	CPSR	CPSR		
		SPSR_svc	SPSR_abt	SPSR_und	SPSR_irq	SPSR_fiq		

zeigt an, dass normale Register aus User- und Systemmodus durch alternative Register spezifisch für den jeweiligen Ausnahmemodus ersetzt wurden



Theorie ARMv5

Implementation

Evaluation und Zusammenfassung

ARMv5 Register

- 31 Universalregister mit einer Breite von 32 Bit
 - 16 sichtbar, je nach Ausführungsmodus
 - R13 Stapelzeiger
 - R14 Link-Register

Ausführungsmodi								
	Privilegierte Ausführungsmodi —							
User	System	Supervisor	Abort	Undefined	Interrupt	Fast interrupt		
R0	R0	R0	R0	R0	R0	R0		
R1	R1	R1	R1	R1	R1	R1		
R2	R2	R2	R2	R2	R2	R2		
R3	R3	R3	R3	R3	R3	R3		
R4	R4	R4	R4	R4	R4	R4		
R5	R5	R5	R5	R5	R5	R5		
R6	R6	R6	R6	R6	R6	R6		
R7	R7	R7	R7	R7	R7	R7		
R8	R8	R8	R8	R8	R8	R8_fiq		
R9	R9	R9	R9	R9	R9	R9_fiq		
R10	R10	R10	R10	R10	R10	R10_fiq		
R11	R11	R11	R11	R11	R11	R11_fiq		
R12	R12	R12	R12	R12	R12	R12_fiq		
R13	R13	R13_svc	R13_abt	R13_und	R13_irq	R13_fiq		
R14	R14			R14_und	R14_irq	R14_fiq		
PC	PC	PC	PC	PC	PC	PC		
CPSR	CPSR	CPSR	CPSR	CPSR	CPSR	CPSR		
		SPSR_svc	SPSR_abt	SPSR_und	SPSR_irq	SPSR_fiq		

zeigt an, dass normale Register aus User- und Systemmodus durch alternative Register spezifisch für den jeweiligen Ausnahmemodus ersetzt wurden



Theorie ARMv5

Implementation

Evaluation und Zusammenfassung

ARMv5 Register

- 31 Universalregister mit einer Breite von 32 Bit
 - 16 sichtbar, je nach Ausführungsmodus
 - R13 Stapelzeiger
 - R14 Link-Register
 - R15 Befehlszähler

Ausführungsmodi							
Privilegierte Ausführungsmodi ————————————————————————————————————							
User	System	Supervisor	Abort	Undefined	Interrupt	Fast interrupt	
R0	R0	R0	R0	R0	R0	R0	
R1	R1	R1	R1	R1	R1	R1	
R2	R2	R2	R2	R2	R2	R2	
R3	R3	R3	R3	R3	R3	R3	
R4	R4	R4	R4	R4	R4	R4	
R5	R5	R5	R5	R5	R5	R5	
R6	R6	R6	R6	R6	R6	R6	
R7	R7	R7	R7	R7	R7	R7	
R8	R8	R8	R8	R8	R8	R8_fiq	
R9	R9	R9	R9	R9	R9	R9_fiq	
R10	R10	R10	R10	R10	R10	R10_fiq	
R11	R11	R11	R11	R11	R11	R11_fiq	
R12	R12	R12	R12	R12	R12	R12_fiq	
R13	R13	R13_svc	R13_abt	R13_und	R13_irq	R13_fiq	
R14	R14	R14_svc	R14_abt	R14_und	R14_irq	R14_fiq	
PC	PC	PC	PC	PC	PC	PC	
CPSR	CPSR	CPSR	CPSR	CPSR	CPSR	CPSR	
		SPSR svc	SPSR abt	SPSR und	SPSR ira	SPSR fig	

zeigt an, dass normale Register aus User- und Systemmodus durch alternative Register spezifisch für den jeweiligen Ausnahmemodus ersetzt wurden




Theorie ARMv5

Implementation

Evaluation und Zusammenfassung

ARMv5 Register

- 31 Universalregister mit einer Breite von 32 Bit
 - 16 sichtbar, je nach Ausführungsmodus
 - R13 Stapelzeiger
 - R14 Link-Register
 - R15 Befehlszähler
- Status-Register (CPSR) mit Status-Flags NZCV:



zeigt an, dass normale Register aus User- und Systemmodus durch alternative Register spezifisch für den jeweiligen Ausnahmemodus ersetzt wurden



Theorie ARMv5

Implementation

Evaluation und Zusammenfassung

ARMv5 Register

- 31 Universalregister mit einer Breite von 32 Bit
 - 16 sichtbar, je nach Ausführungsmodus
 - R13 Stapelzeiger
 - R14 Link-Register
 - R15 Befehlszähler
- Status-Register (CPSR) mit Status-Flags NZCV:
 - N − Negativ


		Aus	führungsı	modi		
	-		Privilegierte A	Ausführungsmo	odi ————	-
		•		Ausnahmenmo	odi ————	
User	System	Supervisor	Abort	Undefined	Interrupt	Fast interrupt
R0	R0	R0	R0	R0	R0	R0
R1	R1	R1	R1	R1	R1	R1
R2	R2	R2	R2	R2	R2	R2
R3	R3	R3	R3	R3	R3	R3
R4	R4	R4	R4	R4	R4	R4
R5	R5	R5	R5	R5	R5	R5
R6	R6	R6	R6	R6	R6	R6
R7	R7	R7	R7	R7	R7	R7
R8	R8	R8	R8	R8	R8	R8_fiq
R9	R9	R9	R9	R9	R9	R9_fiq
R10	R10	R10	R10	R10	R10	R10_fiq
R11	R11	R11	R11	R11	R11	R11_fiq
R12	R12	R12	R12	R12	R12	R12_fiq
R13	R13	R13_svc	R13_abt	R13_und	R13_irq	R13_fiq
R14	R14	R14_svc	R14_abt	R14_und	R14_irq	R14_fiq
PC	PC	PC	PC	PC	PC	PC
CPSR	CPSR	CPSR	CPSR	CPSR	CPSR	CPSR
		SPSR_svc	SPSR_abt	SPSR_und	SPSR_irq	SPSR_fiq

zeigt an, dass normale Register aus User- und Systemmodus durch alternative Register spezifisch für den jeweiligen Ausnahmemodus ersetzt wurden



ARMv5 Register

- 31 Universalregister mit einer Breite von 32 Bit
 - 16 sichtbar, je nach Ausführungsmodus
 - R13 Stapelzeiger
 - R14 Link-Register
 - R15 Befehlszähler
- Status-Register (CPSR) mit Status-Flags NZCV:
 - N Negativ
 - Z Null (Zero)



zeigt an, dass normale Register aus User- und Systemmodus durch alternative Register spezifisch für den jeweiligen Ausnahmemodus ersetzt wurden



Theorie ARMv5

Implementation

Evaluation und Zusammenfassung

ARMv5 Register

- 31 Universalregister mit einer Breite von 32 Bit
 - 16 sichtbar, je nach Ausführungsmodus
 - R13 Stapelzeiger
 - R14 Link-Register
 - R15 Befehlszähler
- Status-Register (CPSR) mit Status-Flags NZCV:
 - N Negativ
 - Z Null (Zero)
 - C Übertrag (Carry)

		Aus	führungsn	nodi		
	•		Privilegierte Au	usführungsmo	odi ———	-
		•		Ausnahmenmo	odi ———	-
User	System	Supervisor	Abort	Undefined	Interrupt	Fast interrupt
R0	RO	R0	R0	R0	R0	R0
R1	R1	R1	R1	R1	R1	R1
R2	R2	R2	R2	R2	R2	R2
R3	R3	R3	R3	R3	R3	R3
R4	R4	R4	R4	R4	R4	R4
R5	R5	R5	R5	R5	R5	R5
R6	R6	R6	R6	R6	R6	R6
R7	R7	R7	R7	R7	R7	R7
R8	R8	R8	R8	R8	R8	R8_fiq
R9	R9	R9	R9	R9	R9	R9_fiq
R10	R10	R10	R10	R10	R10	R10_fiq
R11	R11	R11	R11	R11	R11	R11_fiq
R12	R12	R12	R12	R12	R12	R12_fiq
R13	R13	R13_svc	R13_abt	R13_und	R13_irq	R13_fiq
R14	R14	R14_svc	R14_abt	R14_und	R14_irq	R14_fiq
PC	PC	PC	PC	PC	PC	PC
CPSR	CPSR	CPSR	CPSR	CPSR	CPSR	CPSR
		SPSR_svc	SPSR_abt	SPSR_und	SPSR_irq	SPSR_fiq

zeigt an, dass normale Register aus User- und Systemmodus durch alternative Register spezifisch für den jeweiligen Ausnahmemodus ersetzt wurden




Theorie ARMv5

Implementation

Evaluation und Zusammenfassung

ARMv5 Register

- 31 Universalregister mit einer Breite von 32 Bit
 - 16 sichtbar, je nach Ausführungsmodus
 - R13 Stapelzeiger
 - R14 Link-Register
 - R15 Befehlszähler
- Status-Register (CPSR) mit Status-Flags NZCV:
 - N Negativ
 - Z Null (Zero)
 - C Übertrag (Carry)
 - V Überlauf (Overflow)




zeigt an, dass normale Register aus User- und Systemmodus durch alternative Register spezifisch für den jeweiligen Ausnahmemodus ersetzt wurden



• Instruktionen können nur unter bestimmten Bedingungen ausgeführt werden





- Instruktionen können nur unter bestimmten Bedingungen ausgeführt werden
- Höchste 4 Bits reserviert für Kodierung der Bedingung



- 31 28 27 0 cond |
- Instruktionen können nur unter bestimmten Bedingungen ausgeführt werden
- Höchste 4 Bits reserviert für Kodierung der Bedingung
- Geknüpft an die Status-Flags NZCV, werden vor Ausführung der Bedingung überprüft

Kodierung [31:28]	Mnemonik	Bedeutung	Status-Flags
0000	EQ	Gleichheit (Equal)	Z=1
0001	NE	Ungleichheit (Unequal)	Z=0
0010	CS/HS	Carry-Bit gesetzt (Carry set)/	C=1
		Vorzeichenlos größer oder gleich (unsigned higher or same)	
0011	CC/LO	Carry-Bit nicht gesetzt (Carry clear)/ Vorzeichenlos kleiner (unsigned lower)	C=0
0100	MI	Negativ (Minus)	N=1
0101	PL	Positiv (Plus)	N=0
0110	VS	Überlauf (Overflow/V set)	V=1
0111	VC	Kein Überlauf (No Overflow/V clear)	V=0
1000	HI	Vorzeichenlos größer (Unsigned higher)	C=1, Z=0
1001	LS	Vorzeichenlos kleiner oder gleich (Unsigned lower or same)	C=0, Z=1

Abbildungen: Beispiele für Bedingungen und Kodierung [2]



- 31 28 27 0 cond
- Instruktionen können nur unter bestimmten Bedingungen ausgeführt werden
- Höchste 4 Bits reserviert für Kodierung der Bedingung
- Geknüpft an die Status-Flags NZCV, werden vor Ausführung der Bedingung überprüft
- Mnemonik an Instruktion im Code anhängen

Kodierung [31:28]	Mnemonik	Bedeutung	Status-Flags
0000	EQ	Gleichheit (Equal)	Z=1
0001	NE	Ungleichheit (Unequal)	Z=0
0010	CS/HS	Carry-Bit gesetzt (Carry set)/	C=1
		Vorzeichenlos größer oder gleich	
		(unsigned higher or same)	
0011	CC/LO	Carry-Bit nicht gesetzt (Carry clear)/	C=0
		Vorzeichenlos kleiner (unsigned lower)	
0100	MI	Negativ (Minus)	N=1
0101	PL	Positiv (Plus)	N=0
0110	VS	Überlauf (Overflow/V set)	V=1
0111	VC	Kein Überlauf (No Overflow/V clear)	V=0
1000	HI	Vorzeichenlos größer (Unsigned higher)	C=1, Z=0
1001	LS	Vorzeichenlos kleiner oder gleich	C=0, Z=1
		(Unsigned lower or same)	

Abbildungen: Beispiele für Bedingungen und Kodierung [2]



• Arithmetische- und Vergleichsoperationen



- Arithmetische- und Vergleichsoperationen
- Instruktionen über Befehlscode unterschieden

Befehlscode [24:21]	Mnemonik	Operation	Aktion
0000	AND	Logisches Und	$Rd := Rn \text{ AND } shift_op$
0001	EOR	Logisches exklusives Oder	$Rd := Rn \text{ EOR } shift_op$
0010	SUB	Subtraktion	$Rd := Rn - shift_op$
0011	RSB	Umgekehrte Subtraktion	$Rd := shift_op - Rn$
0100	ADD	Addition	$Rd := Rn + shift_op$
0101	ADC	Addition mit Carry	$Rd := Rn + shift_op + C$
0110	SBC	Subtraktion mit Carry	$Rd := Rn - shift_op - NOT(C)$
0111	RSC	Umgekehrte Subtraktion mit Carry	$Rd := shift_op - Rn - NOT(C)$
1000	TST	Test	$Rn \text{ AND } shift_op \text{ und}$ aktualisiere Flags
1001	TEQ	Äquivalenztest	$Rn \text{ EOR } shift_op \text{ und}$ aktualisiere Flags

Abbildungen: Datenverarbeitende Instruktionen [2]



Einleitung und

Motivation

- Arithmetische- und Vergleichsoperationen
- Instruktionen über Befehlscode unterschieden
- Register-Operanden Rn und Rd

31	2	8	27	26	25	24 21	20	19	16	15 12	2 11	1	0
	cond		0	0	I	opcode	S		Rn	Rd		shifter_operand	

Befehlscode [24:21]	Mnemonik	Operation	Aktion
0000	AND	Logisches Und	$Rd := Rn \text{ AND } shift_op$
0001	EOR	Logisches exklusives Oder	$Rd := Rn \text{ EOR } shift_op$
0010	SUB	Subtraktion	$Rd := Rn - shift_op$
0011	RSB	Umgekehrte Subtraktion	$Rd := shift_op - Rn$
0100	ADD	Addition	$Rd := Rn + shift_op$
0101	ADC	Addition mit Carry	$Rd := Rn + shift_op + C$
0110	SBC	Subtraktion mit Carry	$Rd := Rn - shift_op - NOT(C)$
0111	RSC	Umgekehrte Subtraktion	$Rd := shift_op - Rn - NOT(C)$
		mit Carry	
1000	TST	Test	$Rn \text{ AND } shift_op \text{ und}$
			aktualisiere Flags
1001	TEQ	Äquivalenztest	$Rn \text{ EOR } shift_op \text{ und}$
			aktualisiere Flags

Abbildungen: Datenverarbeitende Instruktionen [2]



- Arithmetische- und Vergleichsoperationen
- Instruktionen über Befehlscode unterschieden
- Register-Operanden Rn und Rd
- Flexibler dritter Operand, der Zugriff auf Barrel-Shifter hat

31	28	27	26	25	24 2	21 2	20	19	16	15	12	11		0
cond		0	0	I	opcode		S		Rn		Rd		shifter_operand	

Befehlscode	Mnemonik	Operation	Aktion
[24:21]	Millemonik	Operation	Aktion
0000	AND	Logisches Und	$Rd := Rn \text{ AND } shift_op$
0001	EOR	Logisches exklusives Oder	$Rd := Rn \text{ EOR } shift_op$
0010	SUB	Subtraktion	$Rd := Rn - shift_op$
0011	RSB	Umgekehrte Subtraktion	$Rd := shift_op - Rn$
0100	ADD	Addition	$Rd := Rn + shift_op$
0101	ADC	Addition mit Carry	$Rd := Rn + shift_op + C$
0110	SBC	Subtraktion mit Carry	$Rd := Rn - shift_{-}op - NOT(C)$
0111	RSC	Umgekehrte Subtraktion	$Rd := shift_op - Rn - NOT(C)$
		mit Carry	
1000	TST	Test	$Rn \text{ AND } shift_op \text{ und }$
			aktualisiere Flags
1001	TEQ	Äquivalenztest	$Rn \text{ EOR } shift_op \text{ und}$
			aktualisiere Flags

Abbildungen: Datenverarbeitende Instruktionen [2]



- Arithmetische- und Vergleichsoperationen
- Instruktionen über Befehlscode unterschieden
- Register-Operanden Rn und Rd
- Flexibler dritter Operand, der Zugriff auf Barrel-Shifter hat
- S-Bit aktualisiert die Status-Flags

31 2	8 27	26	25	24 21	20	19	16	15	12	11	0
cond	0	0	I	opcode	s		Rn		Rd	shifter_operand	

Befehlscode [24:21]	Mnemonik	Operation	Aktion
0000	AND	Logisches Und	$Rd := Rn \text{ AND } shift_op$
0001	EOR	Logisches exklusives Oder	$Rd := Rn \text{ EOR } shift_op$
0010	SUB	Subtraktion	$Rd := Rn - shift_op$
0011	RSB	Umgekehrte Subtraktion	$Rd := shift_op - Rn$
0100	ADD	Addition	$Rd := Rn + shift_op$
0101	ADC	Addition mit Carry	$Rd := Rn + shift_op + C$
0110	SBC	Subtraktion mit Carry	$Rd := Rn - shift_op - NOT(C)$
0111	RSC	Umgekehrte Subtraktion	$Rd := shift_op - Rn - NOT(C)$
		mit Carry	
1000	TST	Test	$Rn \text{ AND } shift_op \text{ und }$
			aktualisiere Flags
1001	TEQ	Äquivalenztest	$Rn \text{ EOR } shift_op \text{ und}$
			aktualisiere Flags

Abbildungen: Datenverarbeitende Instruktionen [2]




• Immediate-Wert (8 Bit + Rotation)



- Immediate-Wert (8 Bit + Rotation)
- Register




- Immediate-Wert (8 Bit + Rotation)
- Register
- Verschiebeoperation






- Immediate-Wert (8 Bit + Rotation)
- Register
- Verschiebeoperation
 - Logische Linksverschiebung






- Immediate-Wert (8 Bit + Rotation)
- Register
- Verschiebeoperation
 - Logische Linksverschiebung
 - Arithmetische/Logische Rechtsverschiebung






- Immediate-Wert (8 Bit + Rotation)
- Register
- Verschiebeoperation
 - Logische Linksverschiebung
 - Arithmetische/Logische Rechtsverschiebung
 - Rechtsrotation





- Immediate-Wert (8 Bit + Rotation)
- Register
- Verschiebeoperation
 - Logische Linksverschiebung
 - Arithmetische/Logische Rechtsverschiebung
 - Rechtsrotation
 - Erweiterte Rechtsrotation






Sprunginstruktionen


Adressen im Hauptspeicher können Labels zugewiesen werden






- Adressen im Hauptspeicher können Labels zugewiesen werden
- Operationen können Sprünge zu diesen Labels durchführen






- Adressen im Hauptspeicher können Labels zugewiesen werden
- Operationen können Sprünge zu diesen Labels durchführen
 - Adresse des Labels wird in Register für Befehlszähler kopieren





- Adressen im Hauptspeicher können Labels zugewiesen werden
- Operationen können Sprünge zu diesen Labels durchführen
 - Adresse des Labels wird in Register für Befehlszähler kopieren
 - Abstand zu aktueller Adresse berechnet und in signed_immed_24 gespeichert





- Adressen im Hauptspeicher können Labels zugewiesen werden
- Operationen können Sprünge zu diesen Labels durchführen
 - Adresse des Labels wird in Register für Befehlszähler kopieren
 - Abstand zu aktueller Adresse berechnet und in signed_immed_24 gespeichert
 - L-Bit zum Hinterlegen der Rücksprungadresse im Link-Register



 Lädt Inhalt von Adresse im Hauptspeicher in Zielregister oder speichert Inhalt eines Registers in den Hauptspeicher

31	28	27	26	25	24	23	22	21	20	19		16	15	1	2	11		0
cond		0	1	I	P	U	В	W	L		Rn			Rd			addressing_mode_specific	

Abbildung: Kodierung Lade- und Speicherinstruktionen [2]



- Lädt Inhalt von Adresse im Hauptspeicher in Zielregister oder speichert Inhalt eines Registers in den Hauptspeicher
- Auch Laden/Speichern von Halbwörtern und Bytes möglich



Abbildung: Kodierung Lade- und Speicherinstruktionen [2]



- Lädt Inhalt von Adresse im Hauptspeicher in Zielregister oder speichert Inhalt eines Registers in den Hauptspeicher
- Auch Laden/Speichern von Halbwörtern und Bytes möglich
- Adressierungsart:





Abbildung: Kodierung Lade- und Speicherinstruktionen [2]





- Lädt Inhalt von Adresse im Hauptspeicher in Zielregister oder speichert Inhalt eines Registers in den Hauptspeicher
- Auch Laden/Speichern von Halbwörtern und Bytes möglich
- Adressierungsart:
 - Offset





Abbildung: Kodierung Lade- und Speicherinstruktionen [2]





- Lädt Inhalt von Adresse im Hauptspeicher in Zielregister oder speichert Inhalt eines Registers in den Hauptspeicher
- Auch Laden/Speichern von Halbwörtern und Bytes möglich
- Adressierungsart:
 - Offset
 - Pre- oder Post-indexed





Abbildung: Kodierung Lade- und Speicherinstruktionen [2]





- Lädt Inhalt von Adresse im Hauptspeicher in Zielregister oder speichert Inhalt eines Registers in den Hauptspeicher
- Auch Laden/Speichern von Halbwörtern und Bytes möglich
- Adressierungsart:
 - Offset
 - Pre- oder Post-indexed
 - Auto-Inkrement





Abbildung: Kodierung Lade- und Speicherinstruktionen [2]





 Register werden als Liste angegeben und dann ausgehend vom Basisregister Rn geladen oder geschrieben




Abbildung: Kodierung Lade- und Speicherinstruktionen für mehrere Register [2]



- Register werden als Liste angegeben und dann ausgehend vom Basisregister Rn geladen oder geschrieben
- Adressierungsarten IA/IB/DA/DB:




Abbildung: Kodierung Lade- und Speicherinstruktionen für mehrere Register [2]



 Register werden als Liste angegeben und dann ausgehend vom Basisregister Rn geladen oder geschrieben




Abbildung: Kodierung Lade- und Speicherinstruktionen für mehrere Register [2]

- Adressierungsarten IA/IB/DA/DB:
 - Increment/Decrement: Basisregister wird erhöht/verringert



Register werden als Liste angegeben und dann ausgehend vom Basisregister *Rn* geladen oder geschrieben



Abbildung: Kodierung Lade- und Speicherinstruktionen für mehrere Register [2]

- Adressierungsarten IA/IB/DA/DB:
 - Increment/Decrement: Basisregister wird erhöht/verringert
 - After/Before: Aktualisierung des Basisregister vor/nach Laden oder Speichern



Lade- und Speicherinstruktionen für mehrere Register

Register werden als Liste angegeben und dann ausgehend vom Basisregister *Rn* geladen oder geschrieben




Abbildung: Kodierung Lade- und Speicherinstruktionen für mehrere Register [2]

- Adressierungsarten IA/IB/DA/DB:
 - Increment/Decrement: Basisregister wird erhöht/verringert
 - After/Before: Aktualisierung des Basisregister vor/nach Laden oder Speichern
- Alternative Stack-Adressierungsarten FA/FD/EA/ED:



Lade- und Speicherinstruktionen für mehrere Register

Register werden als Liste angegeben und dann ausgehend vom Basisregister *Rn* geladen oder geschrieben




Abbildung: Kodierung Lade- und Speicherinstruktionen für mehrere Register [2]

- Adressierungsarten IA/IB/DA/DB:
 - Increment/Decrement: Basisregister wird erhöht/verringert
 - After/Before: Aktualisierung des Basisregister vor/nach Laden oder Speichern
- Alternative Stack-Adressierungsarten FA/FD/EA/ED:
 - Ascending/Descending: Basisregister wird erhöht/verringert



Lade- und Speicherinstruktionen für mehrere Register

Register werden als Liste angegeben und dann ausgehend vom Basisregister *Rn* geladen oder geschrieben




Abbildung: Kodierung Lade- und Speicherinstruktionen für mehrere Register [2]

- Adressierungsarten IA/IB/DA/DB:
 - Increment/Decrement: Basisregister wird erhöht/verringert
 - After/Before: Aktualisierung des Basisregister vor/nach Laden oder Speichern
- Alternative Stack-Adressierungsarten FA/FD/EA/ED:
 - Ascending/Descending: Basisregister wird erhöht/verringert
 - Full/Empty: Stapelzeiger weist auf gefüllte/leere Adresse



• Ungeordneter Alternativen-Operator | bei kontextfreien Grammatiken



- Ungeordneter Alternativen-Operator | bei kontextfreien Grammatiken
 - Ungeordnet Definition 1 und 2 gleichwertig



• Ungeordneter Alternativen-Operator | bei kontextfreien Grammatiken

- Ungeordnet Definition 1 und 2 gleichwertig
- Mehrdeutigkeiten Parser muss alle Alternativen betrachten



 Ungeordneter Alternativen-Operator | bei kontextfreien Grammatiken

- Ungeordnet Definition 1 und 2 gleichwertig
- Mehrdeutigkeiten Parser muss alle Alternativen betrachten
- Alternativen-Operator mit Priorität / bei Parsing Expression Grammatiken



• Ungeordneter Alternativen-Operator | bei kontextfreien Grammatiken

- Ungeordnet Definition 1 und 2 gleichwertig
- Mehrdeutigkeiten Parser muss alle Alternativen betrachten
- Alternativen-Operator mit Priorität / bei Parsing Expression Grammatiken
 - Alternativen mit absteigender Priorität geordnet



 Ungeordneter Alternativen-Operator | bei kontextfreien Grammatiken

- Ungeordnet Definition 1 und 2 gleichwertig
- Mehrdeutigkeiten Parser muss alle Alternativen betrachten
- Alternativen-Operator mit Priorität / bei Parsing Expression Grammatiken
 - Alternativen mit absteigender Priorität geordnet
 - Effizienter Parser kann nach gefundenem Match stoppen



• tsPEG [5] ist ein Parser-Generator für TypeScript [10]



```
start := helloChoice
helloChoice := hello planet='Planet[0-9]' | helloWorld
helloWorld := hello planet='World'
hello := 'Hello '
```

- tsPEG [5] ist ein Parser-Generator für TypeScript [10]
 - Definiere Regeln von PEGs mit :=



```
start := helloChoice
helloChoice := hello planet='Planet[0-9]' | helloWorld
helloWorld := hello planet='World'
hello := 'Hello '
```

- tsPEG [5] ist ein Parser-Generator für TypeScript [10]
 - Definiere Regeln von PEGs mit :=
 - Zuweisen von Variablen mit =



```
start := helloChoice
helloChoice := hello planet='Planet[0-9]' | helloWorld
helloWorld := hello planet='World'
hello := 'Hello '
```

- tsPEG [5] ist ein Parser-Generator für TypeScript [10]
 - Definiere Regeln von PEGs mit :=
 - Zuweisen von Variablen mit =
 - Reguläre Ausdrücke oder Strings zum Matchen



```
start := helloChoice
helloChoice := hello planet='Planet[0-9]' | helloWorld
helloWorld := hello planet='World'
hello := 'Hello '
```

- tsPEG [5] ist ein Parser-Generator für TypeScript [10]
 - Definiere Regeln von PEGs mit :=
 - Zuweisen von Variablen mit =
 - Reguläre Ausdrücke oder Strings zum Matchen
- Erfolgreiches Parsen:



```
start := helloChoice
helloChoice := hello planet='Planet[0-9]' | helloWorld
helloWorld := hello planet='World'
hello := 'Hello '
```

- tsPEG [5] ist ein Parser-Generator für TypeScript [10]
 - Definiere Regeln von PEGs mit :=
 - Zuweisen von Variablen mit =
 - Reguläre Ausdrücke oder Strings zum Matchen
- Erfolgreiches Parsen:
 - Generiert abstrakten Syntax-Baum aus zugewiesenen Variablen in TypeScript



Theorie

Implementation

Evaluation und Zusammenfassung

Aufbau

• Klassen für Operanden



Theorie

Implementation

- Klassen für Operanden
 - Instruktionen aufgebaut aus Operanden



- Klassen für Operanden
 - Instruktionen aufgebaut aus Operanden
- Einteilung:



- Klassen für Operanden
 - Instruktionen aufgebaut aus Operanden
- Einteilung:
 - CPU



- Klassen für Operanden
 - Instruktionen aufgebaut aus Operanden
- Einteilung:
 - CPU
 - Parser




- Klassen für Operanden
 - Instruktionen aufgebaut aus Operanden
- Einteilung:
 - CPU
 - Parser
 - Hauptspeicher




- Klassen für Operanden
 - Instruktionen aufgebaut aus Operanden
- Einteilung:
 - CPU
 - Parser
 - Hauptspeicher
 - Code-Ausführung









































Instruction

instruction: string condition: string

updateStatusRegister: boolean

ArithmeticInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

MultiplicationInstruction

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

op4: RegisterOperand | undefined

LogicInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

CopyInstruction

op1: RegisterOperand

op2: RegisterOperand |
Immediate-Operand |

ShifterOperand

JumpInstruction

op1: BranchOperand

SoftwareInterrupt

LoadStoreInstruction

format: string

op1: RegisterOperand

op2: LoadStoreOperand

SwapInstruction

format: string

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

LoadStoreMultipleInstruction

op1: RegisterOperand

op2: LoadStoreMultipleOperand

addressingMode: string



Instruction

instruction: string condition: string

updateStatusRegister: boolean

Instruktionen

ArithmeticInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

MultiplicationInstruction

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

op4: RegisterOperand | undefined

LogicInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

CopyInstruction

op1: RegisterOperand

op2: RegisterOperand |
Immediate-Operand |

ShifterOperand

JumpInstruction

op1: BranchOperand

SoftwareInterrupt

LoadStoreInstruction

format: string

op1: RegisterOperand

op2: LoadStoreOperand

SwapInstruction

format: string

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

LoadStoreMultipleInstruction

op1: RegisterOperand

op2: LoadStoreMultipleOperand

addressingMode: string



Instruction

instruction: string condition: string

updateStatusRegister: boolean

ArithmeticInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

MultiplicationInstruction

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

op4: RegisterOperand | undefined

LogicInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

CopyInstruction

op1: RegisterOperand

op2: RegisterOperand |
Immediate-Operand |

ShifterOperand

JumpInstruction

op1: BranchOperand

SoftwareInterrupt

LoadStoreInstruction

format: string

op1: RegisterOperand

op2: LoadStoreOperand

SwapInstruction

format: string

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

LoadStoreMultipleInstruction

op1: RegisterOperand

op2: LoadStoreMultipleOperand

addressingMode: string



Instruction

instruction: string condition: string

updateStatusRegister: boolean

ArithmeticInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

MultiplicationInstruction

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

op4: RegisterOperand | undefined

LogicInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-

Operand | ShifterOperand | undefined

CopyInstruction

op1: RegisterOperand

op2: RegisterOperand |
Immediate-Operand |

ShifterOperand

JumpInstruction

op1: BranchOperand

SoftwareInterrupt

LoadStoreInstruction

format: string

op1: RegisterOperand

op2: LoadStoreOperand

SwapInstruction

format: string

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

LoadStoreMultipleInstruction

op1: RegisterOperand

op2: LoadStoreMultipleOperand

addressingMode: string



Instruction

instruction: string condition: string

updateStatusRegister: boolean

ArithmeticInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

MultiplicationInstruction

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

op4: RegisterOperand | undefined

LogicInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

CopyInstruction

op1: RegisterOperand

op2: RegisterOperand |
Immediate-Operand |

ShifterOperand

JumpInstruction

op1: BranchOperand

SoftwareInterrupt

LoadStoreInstruction

format: string

op1: RegisterOperand

op2: LoadStoreOperand

SwapInstruction

format: string

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

LoadStoreMultipleInstruction

op1: RegisterOperand

op2: LoadStoreMultipleOperand

addressingMode: string



Instruction

instruction: string condition: string

updateStatusRegister: boolean

ArithmeticInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

MultiplicationInstruction

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

op4: RegisterOperand | undefined

LogicInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

CopyInstruction

op1: RegisterOperand

op2: RegisterOperand |
Immediate-Operand |

ShifterOperand

JumpInstruction

op1: BranchOperand

SoftwareInterrupt

LoadStoreInstruction

format: string

op1: RegisterOperand

op2: LoadStoreOperand

SwapInstruction

format: string

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

LoadStoreMultipleInstruction

op1: RegisterOperand

op2: LoadStoreMultipleOperand

addressingMode: string



Instruction

instruction: string condition: string

updateStatusRegister: boolean

Instruktionen

ArithmeticInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

MultiplicationInstruction

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

op4: RegisterOperand | undefined

LogicInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

CopyInstruction

op1: RegisterOperand

op2: RegisterOperand |
Immediate-Operand |

ShifterOperand

JumpInstruction

op1: BranchOperand

SoftwareInterrupt

LoadStoreInstruction

format: string

op1: RegisterOperand

op2: LoadStoreOperand

SwapInstruction

format: string

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

LoadStoreMultipleInstruction

op1: RegisterOperand

op2: LoadStoreMultipleOperand

addressingMode: string



Instruction

instruction: string condition: string

updateStatusRegister: boolean

ArithmeticInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

MultiplicationInstruction

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

op4: RegisterOperand | undefined

LogicInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

CopyInstruction

op1: RegisterOperand

op2: RegisterOperand |
Immediate-Operand |

ShifterOperand

JumpInstruction

op1: BranchOperand

SoftwareInterrupt

LoadStoreInstruction

format: string

op1: RegisterOperand

op2: LoadStoreOperand

SwapInstruction

format: string

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

LoadStoreMultipleInstruction

op1: RegisterOperand

op2: LoadStoreMultipleOperand

addressingMode: string



Instruction

instruction: string condition: string

updateStatusRegister: boolean

ArithmeticInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

MultiplicationInstruction

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

op4: RegisterOperand | undefined

LogicInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

CopyInstruction

op1: RegisterOperand

op2: RegisterOperand |
Immediate-Operand |

ShifterOperand

JumpInstruction

op1: BranchOperand

SoftwareInterrupt

LoadStoreInstruction

format: string

op1: RegisterOperand

op2: LoadStoreOperand

SwapInstruction

format: string

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

LoadStoreMultipleInstruction

op1: RegisterOperand

op2: LoadStoreMultipleOperand

addressingMode: string



Instruction

instruction: string condition: string

updateStatusRegister: boolean

ArithmeticInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

MultiplicationInstruction

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

op4: RegisterOperand | undefined

LogicInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

CopyInstruction

op1: RegisterOperand

op2: RegisterOperand |
Immediate-Operand |

ShifterOperand

JumpInstruction

op1: BranchOperand

SoftwareInterrupt

LoadStoreInstruction

format: string

op1: RegisterOperand

op2: LoadStoreOperand

SwapInstruction

format: string

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

LoadStoreMultipleInstruction

op1: RegisterOperand

op2: LoadStoreMultipleOperand

addressingMode: string



Instruction

instruction: string condition: string

updateStatusRegister: boolean

ArithmeticInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

MultiplicationInstruction

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand

op4: RegisterOperand | undefined

LogicInstruction

op1: RegisterOperand

op2: RegisterOperand | Immediate-

Operand | ShifterOperand

op3: RegisterOperand | Immediate-Operand | ShifterOperand | undefined

CopyInstruction

op1: RegisterOperand

op2: RegisterOperand |
Immediate-Operand |

ShifterOperand

JumpInstruction

op1: BranchOperand

SoftwareInterrupt

LoadStoreInstruction

format: string

op1: RegisterOperand

op2: LoadStoreOperand

SwapInstruction

format: string

op1: RegisterOperand

op2: RegisterOperand

op3: RegisterOperand


LoadStoreMultipleInstruction

op1: RegisterOperand


op2: LoadStoreMultipleOperand

addressingMode: string














































• Einteilung der Grammatik in Zeilen:



- Einteilung der Grammatik in Zeilen:
 - Direktiven



- Einteilung der Grammatik in Zeilen:
 - Direktiven
 - Instruktionen



- Einteilung der Grammatik in Zeilen:
 - Direktiven
 - Instruktionen
 - Kommentare



- Einteilung der Grammatik in Zeilen:
 - Direktiven
 - Instruktionen
 - Kommentare
- Optionales Label und Kommentar



- Einteilung der Grammatik in Zeilen:
 - Direktiven
 - Instruktionen
 - Kommentare
- Optionales Label und Kommentar
- Jede Zeile besitzt weitere Zeile, außer das Ende des Codes \$ ist erreicht



Weitere Einteilung je nach Art der Zeile



- Weitere Einteilung je nach Art der Zeile
- Instruktionen aufgeteilt in Typen



- Weitere Einteilung je nach Art der Zeile
- Instruktionen aufgeteilt in Typen
- Instruktion:



- Weitere Einteilung je nach Art der Zeile
- Instruktionen aufgeteilt in Typen
- Instruktion:
 - Name der Instruktion



- Weitere Einteilung je nach Art der Zeile
- Instruktionen aufgeteilt in Typen
- Instruktion:
 - Name der Instruktion
 - Bedingung



- Weitere Einteilung je nach Art der Zeile
- Instruktionen aufgeteilt in Typen
- Instruktion:
 - Name der Instruktion
 - Bedingung
 - Operanden



 Abarbeiten des abstrakten Syntax Baums Zeile für Zeile

```
1 let line = ast.start;
  while (line.kind !== ASTKinds.line_5) {
     let currentLine = line.currentLine;
     switch (currentLine.kind) {
        case ASTKinds.instruction_1: this.parseArithmeticInstruction(currentLine.instruction); break;
        case ASTKinds.instruction_2: this.parseLogicInstruction(currentLine.instruction); break;
        case ASTKinds.directive_1: this.addASCIIData(currentLine.directive.data); break;
10
        case ASTKinds.directive_2: this.addData(currentLine.directive.size, "0"); break;
11
12
13
14
     line = line.nextLine;
15
16
```



- Abarbeiten des abstrakten Syntax Baums Zeile für Zeile
- Zuweisen der aktuellen Zeile gefolgt von While-Loop:

```
1 let line = ast.start;
  while (line.kind !== ASTKinds.line_5) {
     let currentLine = line.currentLine;
     switch (currentLine.kind) {
         case ASTKinds.instruction_1: this.parseArithmeticInstruction(currentLine.instruction); break;
         case ASTKinds.instruction_2: this.parseLogicInstruction(currentLine.instruction); break;
        case ASTKinds.directive_1: this.addASCIIData(currentLine.directive.data); break;
10
        case ASTKinds.directive_2: this.addData(currentLine.directive.size, "0"); break;
11
12
13
14
     line = line.nextLine;
15
16
```



- Abarbeiten des abstrakten Syntax Baums Zeile für Zeile
- Zuweisen der aktuellen Zeile gefolgt von While-Loop:
 - Aufrufen der korrekten Funktion

```
1 let line = ast.start;
  while (line.kind !== ASTKinds.line_5) {
     let currentLine = line.currentLine;
     switch (currentLine.kind) {
         case ASTKinds.instruction_1: this.parseArithmeticInstruction(currentLine.instruction); break;
         case ASTKinds.instruction_2: this.parseLogicInstruction(currentLine.instruction); break;
         case ASTKinds.directive_1: this.addASCIIData(currentLine.directive.data); break;
10
        case ASTKinds.directive_2: this.addData(currentLine.directive.size, "0"); break;
11
12
13
14
     line = line.nextLine;
15
16
```



- Abarbeiten des abstrakten Syntax Baums Zeile für Zeile
- Zuweisen der aktuellen Zeile gefolgt von While-Loop:
 - Aufrufen der korrekten Funktion
 - Zuweisen der nächsten Zeile

```
1 let line = ast.start;
  while (line.kind !== ASTKinds.line_5) {
     let currentLine = line.currentLine;
     switch (currentLine.kind) {
         case ASTKinds.instruction_1: this.parseArithmeticInstruction(currentLine.instruction); break;
         case ASTKinds.instruction_2: this.parseLogicInstruction(currentLine.instruction); break;
         case ASTKinds.directive_1: this.addASCIIData(currentLine.directive.data); break;
10
        case ASTKinds.directive_2: this.addData(currentLine.directive.size, "0"); break;
11
12
13
14
     line = line.nextLine;
15
16
```



Klasse mit Funktionen zum Hinzufügen von Instruktionen,
 Daten und Labels mit Überprüfung auf Korrektheit



- Klasse mit Funktionen zum Hinzufügen von Instruktionen,
 Daten und Labels mit Überprüfung auf Korrektheit
- Anzeige des Hauptspeichers:

Address	Encoding	Instruction
	msg:	
00000000	6c6c6548	
00000004	6e49206f	
00000008	7262736e	
0000000c	216b6375	
00000010	0000000a	
	_start:	
00000014	e3a00001	mov r0, #1
00000018	e0000000	ldr r1, =msg
0000001c	e0000000	ldr r2, =len
00000020	e3a07004	mov r7, #4
00000024	ef000000	swi #0
00000028	e3a00000	mov r0, #0
0000002c	e3a07001	mov r7, #1
00000030	ef000000	swi #0



- Klasse mit Funktionen zum Hinzufügen von Instruktionen,
 Daten und Labels mit Überprüfung auf Korrektheit
- Anzeige des Hauptspeichers:
 - Breakpoints

•	Address	Encoding	Instruction
		msg:	
	00000000	6c6c6548	
	00000004	6e49206f	
	00000008	7262736e	
	0000000c	216b6375	
	00000010	0000000a	
		start:	
	00000014	e3a00001	mov r0, #1
	00000018	e0000000	ldr r1, =msg
	0000001c	e0000000	ldr r2, =len
	00000020	e3a07004	mov r7, #4
	00000024	ef000000	swi #0
	00000028	e3a00000	mov r0, #0
	0000002c	e3a07001	mov r7, #1
	00000030	ef000000	swi #0



- Klasse mit Funktionen zum Hinzufügen von Instruktionen,
 Daten und Labels mit Überprüfung auf Korrektheit
- Anzeige des Hauptspeichers:
 - Breakpoints
 - Adresse

Address	Encoding	Instruction
	msg:	
00000000	6c6c6548	
00000004	6e49206f	
00000008	7262736e	
0000000c	216b6375	
00000010	0000000a	
	start:	
00000014	e3a00001	mov r0, #1
00000018	e0000000	ldr r1, =msg
0000001c	e0000000	ldr r2, =len
00000020	e3a07004	mov r7, #4
00000024	ef000000	swi #0
00000028	e3a00000	mov r0, #0
0000002c	e3a07001	mov r7, #1
00000030	ef000000	swi #0



- Klasse mit Funktionen zum Hinzufügen von Instruktionen,
 Daten und Labels mit Überprüfung auf Korrektheit
- Anzeige des Hauptspeichers:
 - Breakpoints
 - Adresse
 - Kodierung bzw. Daten

Address	Encoding	Instruction
	msg:	
00000000	6c6c6548	
00000004	6e49206f	
00000008	7262736e	
0000000c	216b6375	
00000010	0000000a	
	start:	
00000014	- e3a00001	mov r0, #1
00000018	e0000000	ldr r1, =msg
0000001c	e0000000	ldr r2, =len
00000020	e3a07004	mov r7, #4
00000024	ef000000	swi #0
00000028	e3a00000	mov r0, #0
0000002c	e3a07001	mov r7, #1
00000030	ef000000	swi #0



- Klasse mit Funktionen zum Hinzufügen von Instruktionen, Daten und Labels mit Überprüfung auf Korrektheit
- Anzeige des Hauptspeichers:
 - Breakpoints
 - Adresse
 - Kodierung bzw. Daten
 - Instruktion

	Address	Encoding	Instruction
	00000000 00000004	msg: 6c6c6548 6e49206f	
	00000008 0000000c 00000010	7262736e 216b6375 0000000a	
	00000014	_start: e3a00001	mov r0, #1
•	00000018 0000001c	e0000000 e0000000	ldr r1, =msg ldr r2, =len
•	00000020 00000024 00000028	e3a07004 ef000000 e3a00000	mov r7, #4 swi #0 mov r0, #0
	0000002c	e3a07001 ef000000	mov r7, #1 swi #0



Hauptspeicher

- Klasse mit Funktionen zum Hinzufügen von Instruktionen,
 Daten und Labels mit Überprüfung auf Korrektheit
- Anzeige des Hauptspeichers:
 - Breakpoints
 - Adresse
 - Kodierung bzw. Daten
 - Instruktion
- Hervorheben der aktuellen Instruktion

•	Address	Encoding	Instruction
		msg:	
	00000000	6c6c6548	
	00000004	6e49206f	
	00000008	7262736e	
	0000000c	216b6375	
	00000010	0000000a	
		start:	
	00000014	e3a00001	mov r0, #1
	00000018	e0000000	ldr r1, =msg
	0000001c	e0000000	ldr r2, =len
	00000020	e3a07004	mov r7, #4
	00000024	ef000000	swi #0
	00000028	e3a00000	mov r0, #0
	0000002c	e3a07001	mov r7, #1
	00000030	ef000000	swi #0



Klasse zur Ausführung der Instruktionen im Hauptspeicher



- Klasse zur Ausführung der Instruktionen im Hauptspeicher
- Aufgeteilt in 3 Hauptfunktionen:



- Klasse zur Ausführung der Instruktionen im Hauptspeicher
- Aufgeteilt in 3 Hauptfunktionen:
- 1. continue()



- Klasse zur Ausführung der Instruktionen im Hauptspeicher
- Aufgeteilt in 3 Hauptfunktionen:
- 1. continue()
 - Asynchrone Funktion mit unterschiedlichen Debugger-Geschwindigkeiten



- Klasse zur Ausführung der Instruktionen im Hauptspeicher
- Aufgeteilt in 3 Hauptfunktionen:
- 1. continue()
 - Asynchrone Funktion mit unterschiedlichen Debugger-Geschwindigkeiten
 - Überprüft Abbruchbedingungen (Breakpoints, Ende einer Subroutine)



- Klasse zur Ausführung der Instruktionen im Hauptspeicher
- Aufgeteilt in 3 Hauptfunktionen:
- 1. continue()
 - Asynchrone Funktion mit unterschiedlichen Debugger-Geschwindigkeiten
 - Überprüft Abbruchbedingungen (Breakpoints, Ende einer Subroutine)
 - Ruft Funktion zum Ausführen der nächsten Instruktion auf



- Klasse zur Ausführung der Instruktionen im Hauptspeicher
- Aufgeteilt in 3 Hauptfunktionen:
- 1. continue()
 - Asynchrone Funktion mit unterschiedlichen Debugger-Geschwindigkeiten
 - Überprüft Abbruchbedingungen (Breakpoints, Ende einer Subroutine)
 - Ruft Funktion zum Ausführen der nächsten Instruktion auf
 - Aktualisierung der Benutzeroberfläche



• 2. executeNextInstruction()



- 2. executeNextInstruction()
 - Überprüft korrekt ausgerichtete Adresse



- 2. executeNextInstruction()
 - Überprüft korrekt ausgerichtete Adresse
 - Holt nächste Instruktion aus Hauptspeicher



- 2. executeNextInstruction()
 - Überprüft korrekt ausgerichtete Adresse
 - Holt nächste Instruktion aus Hauptspeicher
 - Aktualisiert Stacktrace



- 2. executeNextInstruction()
 - Überprüft korrekt ausgerichtete Adresse
 - Holt nächste Instruktion aus Hauptspeicher
 - Aktualisiert Stacktrace
- 3. executeInstruction()



- 2. executeNextInstruction()
 - Überprüft korrekt ausgerichtete Adresse
 - Holt nächste Instruktion aus Hauptspeicher
 - Aktualisiert Stacktrace
- 3. executeInstruction()
 - Überprüft Ausführungsbedingung




- 2. executeNextInstruction()
 - Überprüft korrekt ausgerichtete Adresse
 - Holt nächste Instruktion aus Hauptspeicher
 - Aktualisiert Stacktrace
- 3. executeInstruction()
 - Überprüft Ausführungsbedingung
 - Ruft korrekte Funktion, je nach Typ der Instruktion auf




- 2. executeNextInstruction()
 - Überprüft korrekt ausgerichtete Adresse
 - Holt nächste Instruktion aus Hauptspeicher
 - Aktualisiert Stacktrace
- 3. executeInstruction()
 - Überprüft Ausführungsbedingung
 - Ruft korrekte Funktion, je nach Typ der Instruktion auf
 - Aktualisiert Register, Hauptspeicher








 Header mit Download-Button und Dropdown-Menü zum Laden von Beispielen






- Header mit Download-Button und Dropdown-Menü zum Laden von Beispielen
- Aktuelle Register, Stacktrace und Breakpoints






- Header mit Download-Button und Dropdown-Menü zum Laden von Beispielen
- Aktuelle Register, Stacktrace und Breakpoints
- Debugger






- Header mit Download-Button und Dropdown-Menü zum Laden von Beispielen
- Aktuelle Register, Stacktrace und Breakpoints
- Debugger
- Optionen






- Header mit Download-Button und Dropdown-Menü zum Laden von Beispielen
- Aktuelle Register, Stacktrace und Breakpoints
- Debugger
- Optionen
- Feld für Benutzereingabe





- Header mit Download-Button und Dropdown-Menü zum Laden von Beispielen
- Aktuelle Register, Stacktrace und Breakpoints
- Debugger
- Optionen
- Feld für Benutzereingabe
- Terminal






Live Demo



 Korrektheit getestet mit Beispielen aus Vorlesung/ Proseminar – Verfügbar über Dropdown-Menü in der Webanwendung




 Korrektheit getestet mit Beispielen aus Vorlesung/ Proseminar – Verfügbar über Dropdown-Menü in der Webanwendung



• Benchmark für Ausführungszeit (i5-4450 @ 3.20 GHz):




 Korrektheit getestet mit Beispielen aus Vorlesung/ Proseminar – Verfügbar über Dropdown-Menü in der Webanwendung



- Benchmark für Ausführungszeit (i5-4450 @ 3.20 GHz):
 - Arithmetische Instruktionen (Divisions-Beispiel)
 - 507000 Inst/s (Firefox) bzw. 616000 Inst/s (Chrome)



 Korrektheit getestet mit Beispielen aus Vorlesung/ Proseminar – Verfügbar über Dropdown-Menü in der Webanwendung



- Benchmark für Ausführungszeit (i5-4450 @ 3.20 GHz):
 - Arithmetische Instruktionen (Divisions-Beispiel)
 - 507000 Inst/s (Firefox) bzw. 616000 Inst/s (Chrome)
 - Lade- und Speicherinstruktionen (Pascal-Beispiel)
 - 374000 Inst/s (Firefox) bzw. 506000 Inst/s (Chrome)



Zusammenfassung

• Simulator mit allen nötigen Teilen einer ARMv5 Entwicklungsumgebung um Assembler Programme schreiben, debuggen und analysieren zu können



Zusammenfassung

- Simulator mit allen nötigen Teilen einer ARMv5 Entwicklungsumgebung um Assembler Programme schreiben, debuggen und analysieren zu können
- Ausreichende Performance für die kleinen PS-Programme



Zusammenfassung

- Simulator mit allen nötigen Teilen einer ARMv5 Entwicklungsumgebung um Assembler Programme schreiben, debuggen und analysieren zu können
- Ausreichende Performance für die kleinen PS-Programme
- Aufteilung in Operanden, Instruktionen und Teile einer CPU um Erweiterung durch zusätzliche Funktionen zu erleichtern



Referenzen

- [1] ARM Limited. GNU Toolchain for ARM processors. Zugegriffen am: 29.09.2021. https://developer.arm.com/tools-and-software/open-source-software/developer-tools/gnu-toolchain.
- [2] ARM Limited. ARMv5 Architecture Reference Manual Issue I, 2005.
- [3] G. Bierman, M. Abadi, and M. Torgersen. Understanding TypeScript. In ECOOP 2014 Object-Oriented Programming, pages 257–281, 2014.
- [4] E. Blem, J. Menon, and K. Sankaralingam. Power struggles: Revisiting the RISC vs. CISC debate on contemporary ARM and x86 architectures. In 2013 IEEE 19th International Symposium on High Performance Computer Architecture (HPCA), 2013.
- [5] E. Davey. tsPEG: A PEG Parser Generator for TypeScript. Zugegriffen am: 29.09.2021. https://github.com/EoinDavey/tsPEG.
- [6] Facebook. React. Zugegriffen am: 29.09.2021. https://reactjs.org/.
- [7] B. Ford. Parsing Expression Grammars: A Recognition-Based Syntactic Foundation. SIGPLAN Not., 39(1):111–122, January 2004.
- [8] P. Knaggs. ARM Assembly Language Programming, 2016.
- [9] L. Lee. Fast context-free grammar parsing requires fast boolean matrix multiplication. J. ACM, 49(1), January 2002.
- [10] Microsoft. TypeScript. Zugegriffen am: 29.09.2021 . https://www.typescriptlang.org/.
- [11] Microsoft. Windows Subsystem for Linux. Zugegriffen am: 29.09.2021. https://docs.microsoft.com/en-us/windows/wsl/install-win10.
- [12] The GNU Project. GDB: The GNU Project Debugger. Zugegriffen am: 29.09.2021. https://www.gnu.org/software/gdb/.
- [13] The QEMU Project Developers. QEMU User Mode Emulation. Zugegriffen am: 29.09.2021. https://qemu.readthedocs.io/en/latest/user/index.html.
- [14] H. Wong. CPUlator: A CPU and I/O device simulator. Zugegriffen am: 29.09.2021. https://cpulator.01xz.net/?sys=arm.
- [15] J. Mossberg. Use GDB on an ARM assembly program. Zugegriffen am: 04.03.2021. https://jacobmossberg.se/posts/2017/01/17/use-gdb-on-arm-assembly-program.html



