

Shahid Beheshti University Faculty of CSE

Computer Aided Digital System Design Project No.5

هدف از این تمرین طراحی یک جمع کننده سری است. این جمع کننده شامل یک FullAdder است که در هر سیکل یک بیت از دو عدد ورودی را با هم جمع می کند. یعنی در سیکل نام بیت i از عدد اول با بیت i از عدد دوم با رقم نقلی طبقه قبل جمع می شو ند، به صورتی که جمع دو عدد i بیتی در i سیکل کلاک انجام می شود. هر گاه ورودی i start=1 شود عمل جمع شروع می شود و پس از i سیکل تنیجه محاسبه و خروجی i done=1 می شود. کد این جمع کننده را به صورت i Generic تبت نمایید.

ساختار ورودی/خروجی این سخت افزار در شکل زیر دیده میشود:

