携帯電話基地局用 高速高効率PWM時変電源回路


3大学合同修論発表会

2013 / 02 / 01 Fri.

豊橋技術科学大学 情報 • 知能工学専攻 波動工学研究室所属 谷村 晃太郎 指導教員: 大平 孝

- RF電力増幅器の技術動向
- EER方式
- 提案手法
- 回路設計, 計算機シミュレーションによる評価
- 回路試作, 測定による評価
- ●まとめ


RF電力増幅器の技術動向[1]



次世代RF電力増幅技術であるEER方式が注目されている

[1] 井上和孝他, "携帯電話基地局用窒化ガリウム電力増幅器(GaN HEMT)の開発," SEIテクニカルレビュー, 第177号, pp.97-102, July, 2010.

Envelope Elimination and Restoration (EER)方式[2]



高効率を達成するPWM時変電源回路の報告例は極めて少ない


目的:高速高効率PWM時変電源回路の設計

[2] Leonard R. Kahn, Proc.IRE, pp.803-806, July 1952.

1

提案手法

2ポートリアクタンスフィルタ挿入型PWM時変電源回路



PWM時変電源回路に求める性能

- ・電力効率が高い
- ・出力電圧の全高調波歪THDが低い
- ・出力電圧の振幅が理想通り出力される

性能を達成する手段

- PWM信号の f_{clk} 成分を除去, f_{sie} 成分を通過する
- ・高速スイッチング可能で高耐圧なJFETを採用


本研究では以下の2種類の回路を考える

- ① f_{clk} を除去する " f_{clk} 除去電源回路"
- ② f_{clk} とその2次高調波 $2f_{clk}$ を除去する " $2f_{clk} \cdot f_{clk}$ 除去電源回路"



TOYOHASHI UNIVERSITY OF TECHNOLOGY

f_{ck} 除去電源回路の設計




• f_{clk} しか決まっていない場合, L_{ij} や C_{ij} は一意に定まらない

$$f_{clk} = \frac{1}{2\pi\sqrt{L_{ij}C_{ij}}}[\text{Hz}]$$

 $f_{clk} = \frac{1}{2\pi\sqrt{L_{ij}C_{ij}}}$ [Hz] LCの比率を表すファクタとして $\sqrt{\frac{L}{C}}[\Omega]$ を提案 今回は $\sqrt{\frac{L}{C}}=1[\Omega]$ のフィルタを挿入




f_{clk} 除去電源回路の設計




f_{clk} 除去電源回路の設計




TOYOHASHI UNIVERSITY OF TECHNOLOGY






2つの回路の反射係数S₁₁ 計算値




計算機シミュレーションによる評価項目

● 電力効率η

TOYOHASHI UNIVERSITY OF TECHNOLOGY



$lacksymbol{\bullet}$ 出力電圧振幅比 η_{vos}





全高調波歪 THD

$$\eta_{vos} = \frac{V_{os}}{V_{dd} \times \frac{\Delta Duty}{100}} \quad \text{THD} = \frac{\sqrt{V_2^2 + V_3^2 + V_3^2 + V_9^2}}{V_1} \times 100[\%]$$

$$\left(V_1 = V\big|_{f_{sig}}, V_2 = V\big|_{2f_{sig}}, \dots\right)$$


計算機シミュレーションによる評価





	電力効率 η [%]	出力電圧振幅比 η_{vos} [%]	THD [%]
$f_{\it clk}$ 除去電源回路	68.5	94.0	10.70
2fclk·fclk除去電源回路	75.1	75.0	4.64
	6.6ポイント向上	19.0ポイント低下	6.06ポイント削減

回路試作




- ・試作後のフィルタ特性を調整するため、可変コンデンサを使用
- •フィルタ特性を最大限に引き出すため、シールドボックスを使用
- 損失がほとんど無い手巻きコイルを使用

f_{clk} 除去回路の試作

並列共振・直列共振 共に $\sqrt{(L_{ij}/C_{ij})}=50\Omega$)


※各素子値は設計値

TOYOHASHI UNIVERSITY OF TECHNOLOGY




TOYOHASHI UNIVERSITY OF TECHNOLOGY





TOYOHASHI UNIVERSITY OF TECHNOLOGY

PWM時変電源回路 導通実験のようす



試作回路の評価項目

評価項目

電力効率 η

$$\eta = \frac{\overline{P_{rl}}}{\overline{P_{vdd}}} \times 100[\%] \qquad \overline{P_{vdd}} = \overline{V_{DD}} \times \overline{I_{DD}} [W]$$

$$\overline{P_{rl}} = \frac{\overline{\left[V_{rl}(t)^2\right]}}{R_L} [W]$$


$$\overline{P_{vdd}} = \overline{V_{DD}} \times \overline{I_{DD}} [W]$$

・出力電圧の f_{sig} 成分の全高調波歪THD(5次高調波まで考慮)

THD =
$$\frac{\sqrt{V^{2}|_{400\text{kHz}} + V^{2}|_{600\text{kHz}} + V^{2}|_{800\text{kHz}} + V^{2}|_{1000\text{kHz}}}}{V|_{f_{sig} = 200\text{kHz}}} \times 100[\%]$$


• 出力電圧振幅比 η_{vos}


理想出力電圧振幅に対する実際の振幅の割合



$$\eta_{vos} = \frac{V_{os}}{V_{DD}} \times \frac{\Delta Duty}{100}$$
×100[%] V_{os} : 出力電圧の f_{sig} 成分 $\Delta Duty$: Duty比変化幅

実験による評価





	電力効率η [%]	出力電圧振幅比 η_{vos} [%]	THD [%]
f _{clk} 除去電源回路	71.95	83.72	12.65
2f _{clk} •f _{clk} 除去電源回路	72.62	84.91	10.30
	0.7ポイント向上	1.2ポイント向上	2.35ポイント削減

まとめ・今後の課題

- 目的
 - ・ 高速高効率PWM時変電源回路の設計及び試作
- 解析結果

	電力効率η [%]	出力電圧振幅比 η_{vos} [%]	THD [%]
f _{clk} 除去電源回路	68.5	94.0	10.70
2f _{clk} •f _{clk} 除去電源回路	75.1	75.0	4.64
	6.6ポイント向上	19.0ポイント低下	6.06ポイント削減

● 試作結果

		電力効率η [%]	出力電圧振幅比 η_{vos} [%]	THD [%]
	f _{clk} 除去電源回路	71.95	83.72	12.65
	2f _{clk} •f _{clk} 除去電源回路	72.62	84.91	10.30
i		27世ノンル 白 ト	1 2世 ノンル 白 ト	2.25世 ノンル 平形式

0.7ポイント向上


1.2ポイント向上

2.35ポイント削減


- ●今後の課題
 - SPICEによる解析結果で出力電圧振幅比 η_{vos} が下がった原因を究明
 - 様々な√(L/C)値のフィルタを解析,評価
 - 素子値や素子数をファクタとした全トポロジの解析、評価

YOHASHI

(付録) f_{clk} 除去回路の共振器がそれぞれ単体の場合



(付録) $2f_{clk} \cdot f_{clk}$ 除去回路の設計



● 入力と出力の関係

$$\begin{bmatrix} V_1 \\ I_1 \end{bmatrix} = \begin{bmatrix} A & B \\ C & D \end{bmatrix} \begin{bmatrix} V_2 \\ I_2 \end{bmatrix} \qquad A = \frac{V_1}{V_2} \Big|_{I_2 = 0} \qquad B = \frac{V_1}{I_2} \Big|_{V_2 = 0} \qquad I_1 = CV_2 + DI_2 \Leftrightarrow \mathcal{O}$$

$$\begin{cases} V_1 = AV_2 + BI_2 \\ I_1 = CV_2 + DI_2 \end{cases} \Leftrightarrow \mathcal{O} \qquad C = \frac{I_1}{V_2} \Big|_{I_2 = 0} \qquad D = \frac{I_1}{I_2} \Big|_{V_2 = 0} \qquad \therefore jX_4 = -\frac{D}{C}$$


jX₄のF行列表現


$$I_1 = CV_2 + DI_2 + O$$

$$0 = C(ZI_2) + DI_2$$

$$\therefore jX_4 = -\frac{D}{C}$$

(付録) $2f_{clk} \cdot f_{clk}$ 除去回路の設計 2/2





$$\mathbf{F} = \begin{bmatrix} 1 & 0 \\ \frac{1}{Z_1} & 1 \end{bmatrix} \begin{bmatrix} 1 & Z_2 \\ 0 & 1 \end{bmatrix} \begin{bmatrix} \frac{1}{Z_3} & 1 \end{bmatrix} = \begin{bmatrix} 1 + \frac{Z_2}{Z_3} & Z_2 \\ \frac{Z_1 + Z_2 + Z_3}{Z_1 Z_3} & \frac{Z_2}{Z_1} + 1 \end{bmatrix}$$

$$Z_1 = \frac{1}{j\omega_{clk}C_{21}}, \ Z_2 = j\omega_{clk}L_{21},$$

$$Z_3 = j\omega_{clk}L_{22} + \frac{1}{j\omega_{clk}C_{22}}, \ \omega_{clk} = 2\pi f_{clk}$$
 を考慮すると

$$Z = j\omega_{clk} \frac{5}{8} L_{21} = j\omega_{clk} L_{11}$$

