Ψηφιακά Ολοκληρωμένα Κυκλώματα VLSI-ASIC Μεγάλης Κλίμακας

ΕΡΓΑΣΤΗΡΙΑΚΕΣ ΑΣΚΗΣΕΙΣ

ΜΑΡΙΟΣ ΠΑΚΑΣ – ΔΙΠΛ. ΗΛ. ΜΗΧ. ΚΑΙ ΜΗΧ. ΥΠΟΛ. ΑΡΙΣΤΟΤΕΛΗΣ ΤΣΕΚΟΥΡΑΣ – ΔΙΠΛ. ΗΛ. ΜΗΧ. ΚΑΙ ΜΗΧ. ΥΠΟΛ. ΒΑΣΙΛΗΣ ΠΑΥΛΙΔΗΣ – ΑΝ. ΚΑΘΗΓΗΤΗΣ, ΤΗΜΜΥ ΑΠΘ | ΕΡΓΑΣΤΉΡΙΟ ΗΛΕΚΤΡΟΝΙΚΗΣ

Περιεχόμενα


ΕισαγωγήΕισαγωγή	2
Άσκηση 1	
Άσκηση 2	
Άσκηση 3	6
Άσκηση 4	7
Άσκηση 5	7
Άσκηση 6	7
Άσκηση 7	7
Άσκηση 8	8
Άσκηση 9	8
Παραδοτέα Ασκήσεων 1-9	11

Εισαγωγή

Το έγγραφο αυτό περιέχει υλικό σχετικά με τις ασκήσεις που καλείστε να ολοκληρώσετε στα πλαίσια του εργαστηρίου του μαθήματος. Θα πρέπει να χρησιμοποιηθεί σε συνδυασμό με το «Εγχειρίδιο του Εργαστηρίου». Σας προτείνετε να προχωρήσετε πέρα από την απλή ολοκλήρωση των ασκήσεων σε περισσότερη διερεύνηση των χαρακτηριστικών των εργαλείων ή/και να δοκιμάσετε τη ροή σχεδίασης σε κάποιο άλλο κύκλωμα που επιθυμείτε.

Κάθε κύκλωμα που σχεδιάζετε, βασίζεται σε ένα σύνολο βιβλιοθηκών που περιγράφουν διάφορα χαρακτηριστικά των κελιών και των τρανζίστορ που τα αποτελούν. Οι βιβλιοθήκες αυτές είναι συνάρτηση της τεχνολογίας καρασκευής που έχει επιλεγεί για το κύκλωμα αυτό. Για το μάθημα αυτό, έχει επιλεγεί η βιβλιοθήκη της διεργασίας κατασκευής (GPDK45 (Generic Process Design Kit 45)) που υποδεικνύει μία τεχνολογία κατασκευής (technology node ή process) στα 45 nm. Αν και η τεχνολογία αυτή δεν προέρχεται από κάποια συγκεκριμένη βιομηχανία κατασκευής ολοκληρωμένων κυκλωμάτων (μας απαλάσσει από τη διαδικασία υπογραφής άδειας χρήσης της τεχνολογία για καθέναν από εσάς!), μας επιτρέπει να ακολουθήσουμε όλα τα βήματα της ροής σχεδίασης ASIC κυκλωμάτων. Αποτελείται από δύο βιβλιοθήκες, μία για τα κελιά (standard cells) και μία για τις εισόδους/εξόδους του κυκλώματος, που ονοματίζονται ως gsclib45 και giolib45, αντίστοιχα.

Το κύκλωμα που σας δίνετε για να εργασθείτε σε αυτό είναι ένα κύκλωμα σε γλώσσα Verilog και υλοποιεί έναν πυρήνα επεξεργαστή αρχιτεκτονικής RISC-V. Μια υλοποίηση σε υλικό του αλγορίθμου αυτού φαίνεται στο Σχήμα 1. Το κύκλωμα αυτό περιγράφεται ολόκληρο στο αρχείο Verilog picory32.v.



Σχήμα 1. Υλοποίηση σε υλικό του επεξεργαστή PicoRV32.

Άσκηση 1

Σκοπός της άσκησης αυτής είναι να κατανοήσετε τη διαδικασία της σύνθεσης και φυσικής σχεδίασης ψηφιακών κυκλωμάτων, και να την εφαρμόσετε σε ένα απλό και επίπεδο (flat) κύκλωμα. Τα βήματα της διαδικασίας σύνθεσης ενός κυκλώματος με το εργαλείο genus που χρησιμοποιούμε στο μάθημα αυτό εικονίζονται στο Σχήμα 2. Σας δίνεται λοιπόν ένα απλό κύκλωμα και καλείστε, εφόσον κατανοήσετε τη λειτουργία του, (για το σκοπό αυτό μπορείτε να επισκεφτείτε το repository στο github να διαβάσετε περιγραφή του επεξεργαστή: και την https://github.com/YosysHQ/picorv32, καθώς και να τον τεστάρετε με χρήση κατάλληλων toolchains) να προχωρήσετε στη σύνθεση του κυκλώματος και έπειτα στη φυσική σχεδίαση του με τη διαδικασία που περιγράφεται στο Εγχειρίδιο του Εργαστηρίου.


Προσοχή: Στη σχεδίασή σας να χρησιμοποιηθεί το αρχείο του picorv32 που υπάρχει στο elearning. Σε περίπτωση που γίνει χρήση διαφορετικού αρχείου η εργασία δεν θα βαθμολογηθεί.

Βήμα 1: Για τη διαδικασία της σύνθεσης, θα πρέπει να ορίσετε τα μονοπάτια για τις βιβλιοθήκες χρονισμού (*.lib), φυσικών πληροφοριών (*.lef) και παρασιτικών (.tch). Οι βιβλιοθήκες αυτές βρίσκονται στο μονοπάτι

/mnt/apps/prebuilt/eda/designkits/GPDK/gsclib045/lan/flow/t1u1/reference_libs/**GPDK045**/gsclib 045_svt_v4.4/**gsclib045**

στο φάκελο timing, στο φάκελο lef και στο φάκελο qrc, αντίστοιχα.

Σημείωση: Αφιερώστε λίγο χρόνο να καταλάβετε κάποια χαρακτηριστικά των διαθέσιμων βιβλιοθηκών και το τί σημαίνουν τα ονόματά τους επίσης.



Σχήμα 2. Βήματα της βασικής διαδικασίας σύνθεσης με το εργαλείο genus®.

Στον φάκελο timing επιλέξτε μία βιβλιοθήκη καθυστέρησης που θέλετε να χρησιμοποιήσετε για τη σχεδίαση του κυκλώματος. Στον φάκελο lef πρέπει να επιλέξετε τα δύο αρχεία tech και macro, τα οποία περιέχουν φυσικές πληροφορίες σχετικά με τα επίπεδα μετάλλων και τα κελιά, αντίστοιχα. Στον φάκελο qrc επιλέξτε το αρχείο παρασιτικών (.tch) και εισάγετέ το στο innovus μαζί με τα υπόλοιπα αρχεία όταν φτάσετε στο κατάλληλο βήμα των ασκήσεων. Επίσης, πρέπει να θέσετε τα μονοπάτια όπου βρίσκονται τα αρχεία Verilog του κυκλώματος, καθώς και τα μονοπάτια από τα οποία μπορείτε να καλέσετε διάφορα scripts (π.χ. αρχεία περιορισμών sdc) για να καθοδηγήσετε τη διαδικασία της σύνθεσης.

Προσοχή: Να χρησιμοποιηθεί η βιβλιοθήκη χρονισμού με όνομα **fast_vdd1v2_basicCells.lib**, η οποία υποστηρίζει τάση κελιών στα **1.32 V**. <u>Χρήση διαφορετικής βιβλιοθήκης θα οδηγήσει σε μηδενισμό της συγκεκριμένης άσκησης</u>.

Αφού θέσετε τα μονοπάτια αυτά, πρέπει να διαβάσετε τις συγκεκριμένες βιβλιοθήκες. Προσέξτε τα μηνύματα που τυχόν παράγει το εργαλείο κατά τη διάρκεια ανάγνωσής τους. Τί παρατηρείτε;

- **Βήμα 2**: Έχοντας κάνει τις αρχικές ρυθμίσεις, στο βήμα αυτό διαβάζουμε τα αρχεία που περιγράφουν το κύκλωμα μας. Ως top-level module του κυκλώματος επιλέξτε το **picorv32_wb**, μέσω της εντολής elaborate. Σε περίπτωση που γίνει χρήση διαφορετικού top-level module η εργασία δεν θα βαθμολογηθεί.
- **Βήμα 3**: Αν έχετε υλοποιήσει τα προηγούμενα βήματα σωστά, στο βήμα αυτό γίνεται μία πρώτη ανάλυση του κυκλώματος (elaboration). Μετά την επιτυχή εκτέλεση του βήματος αυτού, προτείνεται ο έλεγχος του κυκλώματος/σχεδίασης για τυχόν προβλήματα (check_design). Ελέγξτε αν υπάρχουν τυχόν «unresolved references» και προσπαθήστε να τις επιλύσετε αν τυχόν υπάρχουν.
- **Βήμα 4**: Πριν προχωρήσουμε στη σύνθεση του κυκλώματος πρέπει να θέσουμε διάφορους περιορισμούς που θα καθοδηγήσουν τη διαδικασία αυτή. Το βήμα αυτό είναι ίσως το πιο σημαντικό βήμα για το αποτέλεσμα της σύνθεσης. Για το σκοπό αυτό πρέπει να δημιουργήσετε ένα αρχείο περιορισμών *.sdc, το οποίο και θα αποθηκεύσετε στο μονοπάτι των scripts που δημιουργήσατε στο Βήμα 1. Δε σας δίνονται οι εντολές αυτές αλλά σας παρέχονται παρακάτω οδηγίες για το είδος των περιορισμών που απαιτούνται (δεν είναι μοναδικοί, αλλά σας δίνεται ένας βασικός αριθμός περιορισμών επαρκής για να προχωρήσετε στη σύνθεση του κυκλώματος). Έχετε απόλυτη ελευθερία να αλλάζετε, προσθέσετε, αφαιρέσετε περιορισμούς. Σε αυτήν την περίπτωση θα πρέπει να εξηγήσετε στην αναφορά σας (πολύ σύντομα), τι στόχο έχουν οι αλλαγές ή προσθήκες αυτές. Επίσης, προτείνεται πριν από κάθε περιορισμό να προσφέρεται ένα σύντομο σχόλιο (θυμηθείτε ότι γραμμές σχολίων ξεκινούν με το χαρακτήρα '#').

Επιθυμητοί περιορισμοί για τη σύνθεση:

- 1) Ορίστε ένα ρολόι με **50%** duty cycle, συχνότητας **250 MHz**, και όνομα clk.
- 2) Ορίστε την καθυστέρηση (latency) του σήματος αυτού του ρολογιού στα 200 ps.
- 3) Ορίστε την αβεβαιότητα του σήματος ρολογιού στα 20 ps.
- 4) Ορίστε το χρόνο μετάβασης (ανόδου/καθόδου) του ρολογιού στο 1% της περιόδου του ρολογιού.
- 5) Ορίστε την καθυστέρηση των εξόδων (output delay) για όλες τις εξόδους του κυκλώματος για την ανάλυση χρονισμού setup στα **0.50 ns** όπου θα συμπεριλαμβάνεται και η καθυστέρηση του δικτύου διανομής του σήματος ρολογιού (clock network).

- 6) Ορίστε την καθυστέρηση των εξόδων (outputs) για όλες τις εξόδους του κυκλώματος για την ανάλυση χρονισμού hold στο **0.25 ns** όπου θα συμπεριλαμβάνεται και η καθυστέρηση του δικτύου διανομής του σήματος ρολογιού (clock network).
- 7) Ορίστε το φορτίο όλων των εξόδων για ανάλυση χρονισμού setup στα **0.3 pF.**
- 8) Ορίστε το φορτίο όλων των εξόδων για ανάλυση χρονισμού hold στα **0.04 pF.**
- 9) Ορίστε την καθυστέρηση των εισόδων (input delay) για όλες τις εισόδους του κυκλώματος για την ανάλυση χρονισμού setup στο **0.50 ns** όπου θα συμπεριλαμβάνεται και η καθυστέρηση του δικτύου διανομής του σήματος ρολογιού (clock network).
- 10) Ορίστε την καθυστέρηση των εισόδων (input delay) για όλες τις εισόδους του κυκλώματος για την ανάλυση χρονισμού hold στο **0.25 ns** όπου θα συμπεριλαμβάνεται και η καθυστέρηση του δικτύου διανομής του σήματος ρολογιού (clock network).
- 11) Ορίστε ένα κελί από τη βιβλιοθήκη που επιλέξατε στο Βήμα 1 για την οδήγηση όλων των εισόδων του κυκλώματος. Προτείνεται η χρήση του κελιού **BUFX2** για την ανάλυση setup και η χρήση του κελιού **BUFX8** για την ανάλυση hold.

Σημείωση: Οι μονάδες χρόνου και χωρητικότητας των αρχείων .sdc είναι ανάλογες με αυτές στο αρχείο χρονισμού (.lib) που χρησιμοποιούμε (για την περίπτωσή μας αυτές είναι nanosecond (ns) και picofarad (pF), αντίστοιχα). Το genus θα μετατρέψει τις μονάδες αυτές σε picosecond (ps) και femtofarad (fF), αντίστοιχα.

Αφού διαβάσετε το αρχείο περιορισμών και δεν αναφέρονται κάποια λάθη, προτείνεται ο έλεγχος των περιορισμών με τη χρήση της εντολής check_timing_intent. Δείτε τις σελίδες βοήθειας για τη χρήση και σκοπό της εντολής αυτής.

Προσοχή: Το εργαλείο σύνθεσης μερικές φορές χρησιμοποιεί σκαν φλιπ φλοπ (SDFF*) αντί για κανονικά φλιπ φλοπ (DFF*) χωρίς να υπάρχουν αλυσίδες ανίχνευσης ορισμένες από τον χρήστη. Αυτό δημιουργεί πρόβλημα κατά την τοποθέτηση με το innovus (το εργαλείο ζητάει να οριστούν αλυσίδες παρόλο που δεν υπάρχουν). Για να αποφευχθεί το συγκεκριμένο πρόβλημα, εφόσον δεν έχετε σκοπό να ορίσετε αλυσίδες ανίχνευσης στη σύνθεση, χρησιμοποιήστε την εντολή:

```
set_db / .use_scan_seqs_for_non_dft false
```

- **Βήμα 5**: Ορίστε τα μονοπάτια **I2O, I2R, R2O** και **R2R** μέσω των εντολών define_cost_group και path_group (σελ. 11-12 εγχειρίδιο, διαφορετικά χρησιμοποιήστε την εντολή help). Αν δεν υπάρχουν λάθη στους περιορισμούς και στα μονοπάτια που ορίσατε, είστε πλέον έτοιμοι να συνθέσετε το κύκλωμα σας. Εκτελέστε και τα τρία βήματα σύνθεσης (generic, mapping, optimization). Η σύνθεση θα πρέπει να διαρκέσει λιγότερο από 10 λεπτά.
- **Βήμα 6**: Έχοντας συνθέσει επιτυχώς το κύκλωμα σας, μπορείτε να αποτιμήσετε τα χαρακτηριστικά του κυκλώματος σας. Για το σκοπό αυτό θα πρέπει να συμπεριλάβετε στην αναφορά σας τα ακόλουθα: συνολικός αριθμός κελιών από κάθε τύπο (συνδυαστικά, ακολουθιακά, κλπ), συνολική επιφάνεια, slack για κάθε είδος μονοπατιού I2O, I2R, R2O και R2R, και ισχύ του κυκλώματος καθώς και τιμές από κάθε τύπο ισχύος (διαρροής, κλπ). Τα στοιχεία αυτά θα πρέπει να παρουσιαστούν με τη βοήθεια ενός πίνακα στην αναφορά σας. Επίσης, μπορείτε να δείτε μία περίληψη των αποτελεσμάτων της σύνθεσης και της ποιότητας των αποτελεσμάτων (quality of results (qor)). Μπορείτε να παράγετε τα σχετικά αρχεία μέσω των εντολών που σας δίνονται στο εγχειρίδιο του εργαστηρίου.

Προσοχή: Αφιερώστε λίγο χρόνο να διαβάσετε σωστά τις αναφορές και να ορίσετε σωστές μονάδες για κάθε μέγεθος στους πίνακες που θα δημιουργήσετε.

Βήμα 7: Παράγετε όλα τα απαραίτητα αρχεία για τα επόμενα στάδια της ροής σχεδίασης όπου θα χρησιμοποιηθεί το εργαλείο innovus. Αυτό μπορεί να γίνει με την εντολή write_design -innovus <top_level_module>, η οποία θα δημιουργήσει έναν φάκελο με το όνομα genus_invs_des που θα περιέχει όλα τα απαραίτητα αρχεία.

Βήμα 8: Εισάγετε τα αρχεία στο innovus και αρχικοποιήστε το design. Για αυτό το βήμα θα χρησιμοποιήσετε τα αρχεία netlist, sdc, mmmc.tcl που εξάχθηκαν από το genus, καθώς και τα .lef, .lib και .tch αρχεία που χρησιμοποιήσατε στα βήματα 1-6 για τη σύνθεση.

Βήμα 9: Εφαρμόστε τη χωροθέτηση στο design ορίζοντας τις διαστάσεις του **συνολικού die** στα **250**x**250 μm**. Επίσης, για το δίκτυο διανομής ισχύος, δημιουργήστε χώρο **20 μm** μέχρι τα Ι/Ο για τους δακτύλιους. <u>Πόσο είναι το Core Utilization (%) σε αυτή την περίπτωση</u>;

Βήμα 10: Δημιουργήστε το δίκτυο διανομής ισχύος, με τους δακτύλιους να χρησιμοποιούν τα δύο ανώτερα μέταλλα της τεχνολογίας. Οι δακτύλιοι πρέπει να έχουν πάχος 4 μm, κενό διάστημα ανάμεσα τους επίσης 4 μm, και να βρίσκονται κεντραρισμένοι στο διάκενο ανάμεσα στον πυρήνα και στα Ι/Ο. Όσον αφορά τις γραμμές, επιλέξτε παρόμοιο πάχος και κενό, και αριθμό σετ ίσο με τρία. Επίσης, δημιουργήστε τους ακροδέκτες Ι/Ο τροφοδοσίας και γείωσης κατάλληλα, έτσι ώστε να συνδέονται με τους δακτύλιους γύρω από τον πυρήνα. Τέλος, δημιουργήστε τα follow pins για τη σύνδεση των κελιών με το δίκτυο διανομής ισχύος.

Βήμα 11: Ρυθμίστε τη βελτιστοποίηση, επιλέγοντας **high effort** για το χρονισμό και χωρίς βελτιστοποίηση της ισχύος. Ύστερα, εκτελέστε την τοποθέτηση. Μετά το πέρας της, εξάγεται αναφορές για τα setup slack για κάθε είδος μονοπατιού, την κατανάλωση ισχύος ως προς τον κάθε τύπο ισχύος και για την συνολική επιφάνεια. Τα στοιχεία αυτά θα πρέπει επίσης να παρουσιαστούν με τη βοήθεια ενός πίνακα.

Υπόδειζη: Σε αυτό το βήμα <u>πρέπει</u> να ενεργοποιήσετε την τοποθέτηση των ΙΟ γύρω από το design, καθώς αν δεν το κάνετε το εργαλείο θα δημιουργήσει μόνο τα R2R μονοπάτια.

Βήμα 12: Να γίνει Early Power Rail Ανάλυση και να αποτιμηθεί η ικανότητα του δικτύου διανομής να τροφοδοτήσει κάθε κόμβο του κυκλώματος. Σχολιάστε γιατί ορισμένες περιοχές έχουν μεγαλύτερη πτώση τάσης από άλλες. Το συγκεκριμένο βήμα να ακολουθηθεί μόνο για την Άσκηση 1, ενώ για τις υπόλοιπες είναι στην ευχέρεια σας αν θέλετε να το επαναλάβετε.

Βήμα 13: Εφαρμόστε Early Global Routing με εύρος δρομολόγησης που να καλύπτει όλα τα μέταλλα (δηλαδή επιτρέψτε στο δρομολογητή να χρησιμοποιήσει όλα τα επίπεδα μετάλλου για τη διασύνδεση των κελιών του κυκλώματος). Δοκιμάστε δεύτερη φορά με εύρος από το πέμπτο (**M5**) έως το δέκατο μέταλλο (**M10**). Υπάρχει συμφόρηση σε κάποια από τις δύο περιπτώσεις στο design (reportCongestion –hotspot); Πόσοι πόροι (wirelength, vias) χρησιμοποιούνται σε καθεμιά από τις περιπτώσεις; Εξηγήστε γιατί στην περίπτωση που έχουμε δρομολόγηση ανάμεσα στα M5 - M10 υπάρχουν vias σε χαμηλά επίπεδα μετάλλου (π.χ. Via1). Το συγκεκριμένο βήμα να ακολουθηθεί μόνο για την Άσκηση 1.

Βήμα 14: Εκτελέστε τη σύνθεση του δέντρου ρολογιού. Για αυτή την περίπτωση δημιουργήστε ένα NDR (Non Default Rule) με διπλάσιο πάχος και default κενό με πριν για όλα τα μέταλλα (2W1S). Ύστερα δημιουργήστε έναν τύπο δρομολόγησης που να ακολουθεί το συγκεκριμένο NDR και έχει μέγιστο επίπεδο μετάλλου το αμέσως κατώτερο από το ελάχιστο επίπεδο που χρησιμοποιεί το δίκτυο διανομής της ισχύος. Επιλέξτε το ελάχιστο επίπεδο έτσι ώστε το εύρος μεταξύ ελάχιστου και μέγιστου επίπεδου μετάλλου για το δέντρο ρολογιού να περιέχει δύο επίπεδα μετάλλου. (π.χ. Αν το δίκτυο διανομής χρησιμοποιεί τα μέταλλα Μ7 και Μ8 τότε το ρολόι θα πρέπει να χρησιμοποιεί τα μέταλλα Μ5 - Μ6). Εφαρμόστε το συγκεκριμένο NDR μόνο στο trunk του δέντρου. Τα leaves θα πρέπει να έχουν default πάχος και κενό (1W1S). Προσθέστε shielding και από τις δύο μεριές στο ρολόι χρησιμοποιώντας το VSS net ως shield net. Το shielding να προστεθεί στα trunks και στα leaves.

Θέστε την επιθυμητή στρέβλωση στο 1 ns και το μέγιστο ρυθμό μετάβασης του ρολογιού ίσο με το 1% της περιόδου ρολογιού. Μετά το πέρας της σύνθεσης του δέντρου ρολογιού, εξάγετε τις αναφορές για τα setup & hold slack για κάθε είδος μονοπατιού, την κατανάλωση ισχύος για τον κάθε τύπο και την επιφάνεια αφού κάνετε βελτιστοποίηση του κυκλώματος (design), και να τα αναφέρετε σε έναν πίνακα όπως και στο βήμα 12.

- Πόσοι buffers ρολογιού χρησιμοποιούνται;
- Πόσα skew groups υπάρχουν στο design;
- Ικανοποιούνται ο στόχος για τη στρέβλωση και το μέγιστο ρυθμό μετάβασης που θέσαμε;
 (Ναι/όχι και γιατί;)
- Ποιό είναι το μέγιστο και το ελάχιστο βάθος του δέντρου ρολογιού;
- Ποιό είναι το μήκος δρομολόγησης για το trunk και ποιο για τα leaves ;

Βήμα 15: Εκτελέστε τη δρομολόγηση, επιλέγοντας τις ρυθμίσεις **Fix Antenna, SI Driven** και **Timing Driven** με **effort 5**, καθώς και **Medium Effort** για το **Via Optimization**, εξάγετε μετά τη βελτιστοποίηση τις αναφορές σχετικά με τα setup & hold slack για κάθε είδος μονοπατιού, την επιφάνεια και την κατανάλωση της ισχύος για κάθε τύπο, και αναφέρετε τα αποτελέσματα αυτά σε έναν πίνακα (όπως αυτό στο βήμα 12).

Βήμα 16: Εξετάστε το φυσικό σχέδιο για DRC παραβιάσεις και προσπαθήστε να τις επιλύσετε εάν υπάρχουν. Ελέγξτε αν όλες οι συνδέσεις και οι τοποθετήσεις των κελιών έχουν γίνει ορθά. Τέλος, εισάγετε τα Fillers σε όλα τα επίπεδα για να ικανοποιήσετε την πυκνότητα των μετάλλων (Σημαντικό: Θέστε το ελάχιστο όριο της πυκνότητας ως 10% για όλα τα μέταλλα). Οι υπόλοιπες ρυθμίσεις να παραμείνουν ίδιες.

Υπόδειζη: Σε περίπτωση που εμφανιστούν DRC παραβάσεις στο τέλος του βήματος 16, μπορείτε να δοκιμάσετε κάποιον από τους εξής τρόπους για να τις λύσετε: 1) τρέξτε την εντολή ecoRoute – fix_drc, η οποία θα προσπαθήσει να διορθώσει τις παραβάσεις στο ήδη υπάρχων routing προσπαθώντας να επηρεάσει όσο το δυνατόν λιγότερο την επίδοση του κυκλώματος 2) τρέξτε ξανά το Βήμα 15 από προηγούμενο save. Αν συνεχίσετε να έχετε παραβάσεις DRC, μπορείτε να τις αφήσετε και να γράψετε στην αναφορά σας το είδος των παραβάσεων (π.γ. Metal Loop).

Άσκηση 2

Εκτελέστε τα βήματα 1-15 της Άσκησης 1, αλλά σας ζητείται το τελικό κύκλωμα (μετά το βήμα 15) να έχει όσο το δυνατόν **μικρότερη δυναμική κατανάλωση ισχύος (dynamic power)** από αυτό της ΑΠΘ | Εργαστήριο Ηλεκτρονικής©– 2024/25

Ασκησης 1. Πως μπορείτε να το πετύχετε αυτό στο εκάστοτε εργαλείο; Αναφέρετε τι διαφορές υπάρχουν μετά την εκτέλεση των βημάτων 6, 11, 14, και 15 στην ισχύ, επίδοση για το εκάστοτε είδος μονοπατιού, και επιφάνεια συγκριτικά με τα αντίστοιχα βήματα της Άσκησης 1 και που μπορεί να οφείλονται. Προσθέστε τα αποτελέσματα της Άσκησης 1 και της Άσκησης 2 συγκριτικά σε έναν πίνακα και παρέχετε μία σύντομη συζήτηση γιατί παρατηρούνται οι διαφορές αυτές, καθώς και με ποιον τρόπο πετύχατε μικρότερη ισχύ (1 παράγραφος).

Άσκηση 3

Επαναλάβετε τα Βήματα 1-15 για μία συχνότητα ρολογιού **400 MHz**. <u>Προσαρμόστε κατάλληλα τους περιορισμούς των βημάτων 4 και 14.</u> Παράγετε τον πίνακα των αποτελεσμάτων της σύνθεσης που περιγράφεται στο Βήμα 6 (δεν είναι απαραίτητη η εξαγωγή περίληψης και ποιότητας αποτελεσμάτων από το genus για την άσκηση αυτή), καθώς και έναν πίνακα με τα αποτελέσματα (ισχύος για κάθε τύπο, επιφάνειας, επίδοσης για κάθε είδος μονοπατιού) για τα στάδια PreCTS, PostCTS, PostRoute, από τα βήματα 11, 14, και 15 αντίστοιχα. **Προσθέστε και τα αποτελέσματα της Άσκησης 1 συγκριτικά στους πίνακες.** Τί διαφορές υπάρχουν σε σχέση με τα αποτελέσματα της Άσκησης 1 και γιατί (1 παράγραφος);

Άσκηση 4

Επαναλάβετε τα Βήματα 1-15 της Άσκησης 1, με παρόμοιους περιορισμούς, εισάγοντας τη βιβλιοθήκη slow_vdd1v2_basicCells.lib αντί της fast_vdd1v2_basicCells.lib που χρησιμοποιήσατε. Παράγεται τον πίνακα αποτελεσμάτων της σύνθεσης που περιγράφεται στο Βήμα 6 (δεν είναι απαραίτητη η εξαγωγή περίληψης και ποιότητας αποτελεσμάτων από το genus για την άσκηση αυτή), καθώς και έναν πίνακα αποτελεσμάτων (όλοι οι τύποι ισχύος, επιφάνεια, επίδοση για κάθε είδος μονοπατιού) για τα στάδια PreCTS, PostCTS, και PostRoute, από τα βήματα 11, 14, και 15. Προσθέστε και τα αποτελέσματα της Άσκησης 1 συγκριτικά στους πίνακες. Τι διαφορές υπάρχουν σε σχέση με τα αποτελέσματα της Άσκησης 1 και γιατί (1 παράγραφος);

Άσκηση 5

Επαναλάβετε τα Βήματα 1-15 της Άσκησης 1 όπου θα πρέπει να ενεργοποιήσετε τη φραγή του ρολογιού στα αρχικά βήματα της σύνθεσης. Καλείστε (α) να εξάγετε τα στατιστικά της χρήσης φραγής του ρολογιού, παράγετε τον πίνακα των αποτελεσμάτων της σύνθεσης που περιγράφεται στο Βήμα 6 και να τα συγκρίνετε με εκείνα της Άσκησης 1 και (β) να εξάγετε τα αποτελέσματα (ισχύος, επιφάνειας, επίδοσης) για τα στάδια PreCTS, PostCTS, PostRoute από τα βήματα 11, 14, και 15 αντίστοιχα και να σημειώσετε τις διαφορές και τις παρατηρήσεις σας (1 παράγραφος). Προσθέστε και τα αποτελέσματα της Άσκησης 1 συγκριτικά στους πίνακες.

Υπόδειζη: Για την εξαγωγή των στατιστικών χρήσης, ενδείκνυται η εντολή report clock gating, που αναφέρεται και στο εγχειρίδιο χρήσης.

Άσκηση 6

Επαναλάβετε τα Βήματα 1-15 της Άσκησης 1 όπου θα πρέπει να **προσθέσετε λογική DFT** στο κύκλωμά σας (σελ. 24 - 27 στο εγχειρίδιο). Ακολουθήστε την διαδικασία προσθήκης των επιπλέον εντολών στο genus όπως περιγράφεται στο εγχειρίδιο και φορτώστε τα κατάλληλα αρχεία στο innovus. Θα πρέπει στο πέρας της σύνθεσης, καθώς και στο Signoff να έχετε μόνο registers με το

πρόθεμα **SDFF** στο κύκλωμα. Παράγεται τον πίνακα αποτελεσμάτων της σύνθεσης που περιγράφεται στο Βήμα 6 (δεν είναι απαραίτητη η εξαγωγή περίληψης και ποιότητας αποτελεσμάτων από το genus για την άσκηση αυτή), καθώς και έναν πίνακα αποτελεσμάτων (ισχύ, επιφάνεια, επίδοση) για τα στάδια PreCTS, PostCTS, και PostRoute, από τα βήματα 11, 14, και 15. **Προσθέστε και τα αποτελέσματα της Άσκησης 1 συγκριτικά στους πίνακες.** Τι διαφορές υπάρχουν σε σχέση με τα αποτελέσματα της Άσκησης 1 και γιατί; Ποιο είναι το trade-off πρόσθεσης scan chains στο κύκλωμά μας; (1 παράγραφος)

Άσκηση 7

Επαναλάβετε τα βήματα 1-7 της Άσκησης 1, δηλαδή ακολουθήστε τη διαδικασία της σύνθεσης μόνο. Αυτή τη φορά είναι σημαντικό να αποθηκεύσετε τα στιγμιότυπα μετά (i) το βήμα του elaboration, (ii) της generic, (iii) της mapped σύνθεσης, και (iv) της βελτιστοποίησης, προκειμένου να χρησιμοποιηθούν ως είσοδοι για το Conformal Equivalence Checking. Στη συνέχεια χρησιμοποιήστε το Conformal Logic Equivalence Checking πρόγραμμα της Cadence για να συγκρίνετε τα στιγμιότυπά σας. Αρχικά συγκρίνετε τον κώδικα RTL με το στιγμιότυπο που αποθηκεύσατε μετά το βήμα elaborate. Διαβάστε το output και κρατήστε την έξοδο της εντολής report_verification -hier -verbose. Επαναλάβετε την ίδια σύγκριση, αυτή τη φορά ανάμεσα στην RTL και στο στιγμιότυπο του syn_opt και κρατήστε την έξοδο της εντολής report_verification -verbose. Παραθέστε στην αναφορά σας τα αποτελέσματα των δύο αυτών συγκρίσεων και σχολιάστε αν ο κώδικας παρέμεινε λειτουργικά ίδιος ή όχι. Πόσα είναι τα equivalent points (EQ) και ποια φαίνεται να χρησιμοποιεί το Conformal (χρησιμοποιήστε την εντολή report statistics); (1 παράγραφος)

Άσκηση 8

Να επαναληφθούν τα Βήματα 8-15 της Άσκησης 1, αλλά αυτή τη φορά μετά το βήμα της σύνθεσης να τροποποιηθεί ο κώδικας που έχει πλέον συντεθεί και να προστεθούν pads. Θα πρέπει επίσης κατά την εισαγωγή του project στο Innovus να περιληφθεί το αρχείο .lef που περιλαμβάνει την περιγραφή των pads που θα χρησιμοποιήσετε, καθώς και το αρχείο "pads_SS_s1vg.lib" (θα πρέπει να το εισάγετε μέσω του ΜΜΜC). Για την προσθήκη των pads χρησιμοποιήστε το script σε python που σας δίνεται. Ζητείται ένα στιγμιότυπο οθόνης (screenshot) με το κύκλωμα μετά τη δρομολόγηση του Βήματος 15, καθώς επίσης και μια αναφορά (μετά το Βήμα 15) για την ισχύ, την επίδοση, την επιφάνεια ολόκληρου του κυκλώματος με τα pads, και, ξεχωριστά, την επιφάνεια που καταλαμβάνει ο πυρήνας. Τι παρατηρείτε σχετικά με την επιφάνεια, την ισχύ και την επίδοση ; (Δεν χρειάζεται να κρατήσετε αποτελέσματα για τα βήματα 11 και 14, μόνο για το Βήμα 15) Προσθέστε και τα αποτελέσματα της Άσκησης 1 συγκριτικά στους πίνακες.

Προσοχή: Τα στάδια από την τοποθέτηση μέχρι τη δρομολόγηση μπορεί να χρειαστούν αρκετό χρόνο μέχρι να ολοκληρωθούν.

Άσκηση 9 (Bonus)

Βάση των συμπερασμάτων σας από τις προηγούμενες ασκήσεις καλείστε να τρέξετε τα βήματα 1 - 16 της Άσκησης 1 με στόχο να πετύχετε όσο το δυνατόν μεγαλύτερο Figure of Merit (FoM), όπου το FoM ορίζεται ως:

$$FOM = rac{Normalized\ Clock\ Frequency}{Normalized\ Total\ Power\ *\ Normalized\ Total\ Die\ Area}\ ,$$
 $Normalized\ Clock\ Frequency = rac{Clock\ Frequency\ (MHz)}{400\ MHz}\ ,$
 $Normalized\ Total\ Power = rac{Total\ Power\ (mW)}{10\ mW}\ ,$
 $Normalized\ Total\ Die\ Area = rac{Total\ Die\ Area\ (\mu m2)}{50,000\ \mu m2}\ .$

Έχετε την ευχέρεια να αλλάξετε την περίοδο ρολογιού, καθώς και να συνδυάσετε, με οποιοδήποτε τρόπο θεωρείται εσείς καλύτερο, τις επιλογές των προηγούμενων ασκήσεων ή και να κάνετε δικές σας επιλογές που πιστεύεται βελτιώνουν το FoM (π.χ. χρήση multibits cells μαζί με clock gating). Δεν επιτρέπεται να προσαρμόσετε τους περιορισμούς του βήματος 4 που δεν αφορούν την περίοδο ρολογιού, και θα πρέπει να αλλάξετε κατάλληλα τους περιορισμούς μετάβασης και στρέβλωσης ανάλογα με το ρολόι που επιλέξατε. Είναι απαραίτητο να προσθέσετε DFT λογική στο κύκλωμά σας (προσοχή σε περίπτωση που επιλέξετε να χρησιμοποιήσετε και clock gating). Επίσης, θα πρέπει στο τέλος της δρομολόγησης να έχετε θετικά setup & hold slack. Παρέχετε τα αποτελέσματα της άσκησης μόνο για το τελευταίο βήμα στην αναφορά σας μαζί με οτιδήποτε επιλογές έχετε κάνει για να φτάσετε σε αυτά τα αποτελέσματα. Η υλοποίηση της άσκησης θα προσθέσει 0.5 μονάδες στον τελικό βαθμό της εργασίας, ενώ η εργασία με το μεγαλύτερο FoM θα λάβει 0.5 έξτρα μονάδες στον τελικό βαθμό με την προϋπόθεση ότι έχουν δοθεί κατάλληλες εξηγήσεις για τις επιλογές που οδήγησαν στα τελικά αποτελέσματα.

Παραδοτέα Ασκήσεων 1-9

Για τις παραπάνω ασκήσεις θα πρέπει να υποβάλετε τα ακόλουθα σε συμπιεσμένο φάκελο (.zip):

- 1) Όλα τα αρχεία περιορισμών .sdc που δημιουργήσατε.
- 2) Μια αναφορά σε .pdf που θα περιλαμβάνει τους πίνακες αποτελεσμάτων με κατάλληλες λεζάντες και επεξηγήσεις όπως περιγράφονται στις Ασκήσεις 1 έως 8. Τα ζητούμενα περιγράφονται πιο συγκεκριμένα και σε κάθε μία από αυτές τις ασκήσεις.
- 3) Τα αρχεία .cmd και .log από το genus και το innovus για την Άσκηση 1.
- 4) Τα .log αρχεία από τα runs που τρέξατε με το Conformal στην Άσκηση 7.
- 5) Ό,τι άλλο κρίνεται απαραίτητο το οποίο ανακαλύψατε ή προσθέσατε στην ενασχόλησή σας με τις ασκήσεις αυτές.
- 6) Σε περίπτωση υλοποίησης της Άσκησης 9, θα πρέπει μαζί με τις εξηγήσεις που θα δοθούν στην αναφορά, να συμπεριλάβετε σε έναν ξεχωριστό φάκελο τα αρχεία .cmd, .log από τα εργαλεία genus και Innovus, καθώς και το αντίστοιχο verilog αρχείο .v μετά από το τελικό βήμα του genus.

Η αναφορά πρέπει να υποβληθεί ως <u>1 αρχείο pdf</u> όπου θα αναφέρεται το όνομά σας και το ΑΕΜ σας. Σε διαφορετική περίπτωση δε θα δίνεται κανένας βαθμός στην εργασία.

Βαθμολόγηση: Η εργασία είναι ατομική και υποχρεωτική, βαθμολογείται με άριστα το 50 και ισοδυναμεί με το 50% του συνολικού βαθμού του μαθήματος (δηλ. μέχρι 5 βαθμούς). Μη υποβολή

ή εκπρόθεσμη υποβολή της εργασίας ισοδυναμεί με απώλεια πέντε βαθμών στο συνολικό βαθμό. Επίσης, η βαθμολόγηση γίνεται με βάση τη συνολική εικόνα της αναφοράς.

Η προθεσμία υποβολής της εργασίας είναι: **28 Φεβρουαρίου 2026 στις 23:59**, μόνο μέσω της πλατφόρμας elearning.