Laboratório de Sistemas Digitais Aula Teórico-Prática 6

Ano Letivo 2024/25

Resumo dos estilos de codificação adequados à síntese

Precauções fundamentais de projeto: sincronização de entradas, bouncing de contatos mecânicos, estrutura de um projeto típico



Conteúdo

- Sistematização da estrutura típica de processos relativos a circuitos combinatórios e sequenciais
 - Templates e estilos de codificação recomendados
 - Regras fundamentais e boas práticas
- Precauções fundamentais de projeto:
 - Sincronização de entradas
 - Debouncing
 - Estrutura de um projeto típico




Estrutura Típica de Processos Combinatórios

Estrutura geral:

begin

<atribuições a sinais/portos saídas devem especificadas para
todas as combinações dos vetores
de entrada - mesmo que sejam
don't care (para evitar latches)>

end process;



Exemplo (Codificador de prioridade $4\rightarrow 2$):

process(decodIn)


```
begin
     if (decodIn(3) = '1') then
         validOut <= '1';</pre>
         encodOut <= "11";</pre>
    elsif(decodIn(2) = '1') then
         validOut <= '1';</pre>
         encodOut <= "10";</pre>
    elsif(decodIn(1) = '1') then
         validOut <= '1';</pre>
         encodOut <= "01";</pre>
    elsif (decodIn(0) = '1') then
         validOut <= '1';</pre>
         encodOut <= "00";</pre>
    else
         validOut <= '0';</pre>
         encodOut <= "--";</pre>
    end if:
end process;
```

Estrutura Típica de Processos Sequenciais

Estrutrura Geral:

begin

end process;



Exemplo (contador binário up/down com enable e reset síncrono):

```
process(clk)
begin
   if (rising edge(clk)) then
      if (reset = '1') then
        s cnt <= (others => '0');
      elsif (enable = '1') then
         if (up = '1') then
            s cnt <= s cnt + 1;
         else
            s cnt <= s cnt - 1;
         end if:
      end if;
   end if:
end process;
```



Saídas não Completamente Especificadas (Inferência de Latches)

- Quando o valor de um sinal/porto não é especificado para um ou mais conjuntos de entradas
 - A ferramenta de síntese infere que esse sinal/porto deve corresponder à saída de um elemento de memória (porquê?)
 - Flip-flop
 - Latch
- Latches são pouco usados, MAS são frequentemente inferidos devido a "descrições combinatórias incompletas NÃO pretendidas"

Se a linha encodOut<="--" for removida, o sinal encodOut não está especificado para decodIn="0000", levando a ferramenta de síntese a inferir uma *latch* para este sinal!!!

```
Exemplo: Codificador de prioridade 4\rightarrow 2
process(decodIn)
begin
     if (\operatorname{decodIn}(3) = '1') then
          validOut <= '1';</pre>
          encodOut <= "11";</pre>
     elsif (decodIn(2) = '1') then
          validOut <= '1';</pre>
          encodOut <= "10";</pre>
     elsif (decodIn(1) = '1') then
          validOut <= '1';</pre>
          encodOut <= "01";</pre>
     elsif (decodIn(0) = '1') then
          validOut <= '1';</pre>
          encodOut <= "00";</pre>
     else
          validOut <= '0';</pre>
          encodOut <= "--";
     end if;
end process;
```

Múltiplas Atribuições a Sinais/Portos no Caminho de Execução de um Processo

- Boa prática
 - Realizar apenas uma atribuição a um sinal/porto ao longo do <u>caminho de</u> <u>execução</u> de um processo
- No entanto, se forem realizadas múltiplas atribuições, segundo a semântica de VHDL, prevalece a última
 - Utilizar esta facilidade para tornar o código mais compacto e se não afetar a legibilidade

Exemplo com o codificador de prioridade 4→2:

```
process (decodIn)
begin
    validOut <= '1';</pre>
     if (\operatorname{decodIn}(3) = '1') then
         encodOut <= "11";</pre>
     elsif(decodIn(2) = '1') then
          encodOut <= "10";</pre>
     elsif(decodIn(1) = '1') then
          encodOut <= "01";</pre>
     elsif(decodIn(0) = '1') then
         encodOut <= "00";</pre>
     else
         validOut <= '0';</pre>
         encodOut <= "--";</pre>
     end if;
end process;
```

Sobre as Atribuições a Sinais/Portos

end process;

Um sinal pode corresponder
à saída de um componente
combinatório ou sequencial
(tudo depende da forma
como for feita a atribuição)

```
process(enable, dataIn)
begin
  if (enable = '1') then
    dataOut <= dataIn;
  end if;
end process;

Sequencial(latch)</pre>
```

```
process(sel, dataIn0, dataIn1)
       begin
         if (sel = '0') then
           dataOut <= dataIn0;</pre>
         else
           dataOut <= dataIn1;</pre>
         end if;
                         Combinatório (mux)
       end process;
process (clk)
                     Sequencial (flip-flop)
begin
  if (rising edge(clk)) then
     dataOut <= dataIn;</pre>
  end if;
```

Erro "Multiple Drivers" / "Multisource"


- Em geral, apenas um processo/módulo pode controlar (to drive) um sinal/porto de saída
 - Não fazer atribuições a um dado sinal/porto em mais do que processo/atribuição concorrente
 e/ou
 - Não ligar um sinal/porto a mais do que um porto <u>de saída</u>
 - Exceção: sinais com múltiplos drivers com capacidade tri-state (alta impedância) – a abordar mais tarde...

Exemplo de erros de "multiple / conflict drivers / multisource":


```
p1 : process(...)
begin
  dataOut <= ...;</pre>
end process;
p2 : process(...)
begin
  dataOut <= ...;</pre>
end process;
dataOut <= ...;</pre>
dataOut <= ...;</pre>
         port map(... => dataOut);
         port map(... => dataOut);
```

Entradas Assíncronas

- Circuitos controlados por um sinal de clock são circuitos síncronos
- Circuitos síncronos podem ter entradas assíncronas




Sinais Assíncronos




Entradas Assíncronas


- Pequenas diferenças de atraso significam que os registros podem discordar no valor de entrada
- Problema de "valor inconsistente":
 - Dois caminhos da entrada para dois registos diferentes:



Solução do Problema

- Nunca usar diretamente entradas assíncronas => sincronizá-las
- A probabilidade de falha nunca pode ser nula!
- Para minimizar falhas, utilizar uma cascata de 2 ou mais registossincronizadores








Exemplo

 Exemplo (em VHDL e assumindo que o clock do sistema é o CLOCK 50): process(CLOCK 50) begin if (rising edge(CLOCK 50)) then s key <= not KEY; $s sw \le SW;$ end if; end process;




Bouncing de Contatos Mecânicos



E-learning:

Estrutura Típica de um Projeto



Exemplo de um Gerador de Pulsos Curtos (de sinais *enable*)


```
use IEEE.NUMERIC STD.ALL;
entity pulse gen is
  generic (MAX : positive := 50 000 000);
   port ( clk : in STD LOGIC;
           reset : in STD LOGIC;
           pulse : out STD LOGIC);
end pulse gen;
architecture Behavioral of pulse gen is
   signal s cnt : natural range 0 to MAX-1;
begin
process (clk)
begin
    if (rising edge(clk)) then
        pulse <= '0';
        if (reset = '1') then
            s cnt <= 0;
        else
            s cnt <= s cnt + 1;
            if (s cnt = MAX-1) then
                s cnt <= 0;
                pulse <= '1';
            end if;
        end if:
    end if;
end process;
end Behavioral;
```

library IEEE;

use IEEE.STD LOGIC 1164.ALL;

Qual é largura do pulso positivo na saída pulse?

Qual é frequência de saída pulse?



Exemplo de um Gerador de Pulsos Largos (para *blinking*)


```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.NUMERIC STD.ALL;
entity blink gen is
    generic(NUMBER STEPS : positive := 25 000 000);
    port ( clk : in STD LOGIC;
           reset : in STD LOGIC;
          blink: out STD LOGIC);
end blink gen;
architecture Behavioral of blink gen is
    signal s counter : natural range 0 to NUMBER STEPS-1;
begin
count proc: process(clk)
begin
    if rising edge(clk) then
        if (reset = '1') or (s counter >= NUMBER STEPS-1) then
            s counter <= 0;
        else
            s counter <= s counter + 1;
        end if;
end if;
end process;
        blink <= '1' when s counter >= (NUMBER STEPS/2) else '0';
end Behavioral;
```

Qual é largura do pulso na saída blink?

Qual é frequência de saída blink?

Simulation Waveform Editor - C:/Users/asilva/Desktop/Aulas/2022_2023,

File Edit View Simulation Help



Discussão de Estrutura de um Projeto

- Pretende-se construir um contador crescente módulo 12) cujo valor é visualizado em 4 LEDs e em displays de 7 segmentos (em decimal)
- O contador deve contar uma vez por segundo
- O valor nos displays é mostrado de modo contínuo e pode ser desligado por um SW
- O valor nos LEDs deve sempre piscar 4 vezes por segundo
- Os LEDs verdes devem estar todos ligados.
- <u>Todos os blocos devem funcionar à frequência de 50MHz</u>
- O reset sincrono deve ser efetuado por um Key.
- Top level de ser implementado em VHDL.
- Esboce um diagrama de blocos



Comentários Finais

- No final desta aula e do trabalho prático 6 de LSD, deverá ser capaz de:
 - Usar (ainda melhor) um subconjunto das construções de VHDL juntamente com estilos de codificação adequados para simulação e implementação
 - Sincronizar todas as entradas assíncronas
 - Resolver o problema de bouncing de contatos mecânicos
 - Construir corretamente projetos de um único domínio de relógio