Laboratório de Sistemas Digitais Aula Teórico-Prática 11

Ano Letivo 2024/25

Recomendações e boas práticas no projeto de sistemas digitais

Resumo dos tipos de dados em VHDL Macros/funções de conversão entre tipos



Recomendações Gerais

- Em projetos que usem <u>componentes sequenciais</u> recomendase que:
 - não sejam implementados ciclos combinatórios
 - sejam evitadas *latches*
 - latches são muito pouco usadas mas frequente e involuntariamente sintetizadas
 - passem todos os sinais de entrada por registos
 - usem apenas um sinal de relógio
 - tenham o devido cuidado com a inicialização (reset) do sistema
- Em todos os projetos recomenda-se que:
 - prestem atenção aos avisos (warnings) reportados pelo "Quartus Prime"
 - organizem o código de uma maneira visualmente bem estruturada
 - indentação adequada do código
 - comentem as partes menos óbvias do código



Não Implementar Ciclos Combinatórios

Ciclo Combinatório - PROBLEMA!

É sintetizada uma *latch* com *feedback*entre a saída e a entrada –
comportamento imprevisível!

Código OK!

É sintetizado um contador *positive* edge triggered


```
process(sysClk)
begin
  if (rising_edge(sysClk)) then
    counter <= counter + 1;
  end if;
end process;</pre>
```



Evitar a Inferência (involuntária) de Latches

- Recomendação: não escrever código VHDL que origine a inferência (síntese) de latches
- Razão: latches podem criar problemas temporais ou comportamentos inesperados
- Causa frequente: descrições combinatórias incompletas (involuntariamente, por não especificação de saídas para certas combinações das entradas <u>e/ou</u> encadeamentos incorretos de if...then...elsif...else...)
- Como evitar: num processo combinatório, garantir que é realizada a atribuição dos sinais/portos que dele dependem em todos os casos possíveis das entradas do processo
- Vamos ver um exemplo baseado na componente combinatória de uma FSM (parte do circuito que determina o estado seguinte e as saídas)...

Detetor de Sequência "1001" (Modelo de *Moore*)





```
📤 Text Editor - C:/Users/asroliveira/CloudStation/LSDig2016/Projects/Mi
                                                A deteção da
File Edit View Project Processing Tools Window Help
                                                sequência é
     realizada com ou
   library IEEE;
                                            sem sobreposição?
  use IEEE.STD LOGIC 1164.all:
 ⊟entity SegDetector1001 is
      port(reset : in std_logic;
                : in std_logic:
           xIn : in std_logic;
           yOut : out std_logic);
  end SegDetector1001;
 □architecture MooreArch of SeqDetector1001 is
      type TState is (ST_INIT, ST_1, ST_10, ST_100, ST_1001);
      signal s_currentState, s_nextState : TState;
 ⊟begin
      sync_proc : process(clk)
 begin
         if (rising_edge(clk)) then
  if (reset = '1') then
 s_currentState <= ST_INIT;</pre>
            else
                s_currentState <= s_nextState;</pre>
            end if:
         end if:
      end process;
III →
                                                               00:00:00
```

```
💠 Text Editor - C:/Users/asroliveira/CloudStation/LSDig2016/Projects/Mi.... 😐 😐 🔀
            Project Processing Tools Window >> Search altera.com
      comb_proc : process(s_currentState, xIn)
 beain
          case (s_currentState) is
          when ST_INIT =>
             yOut <= '0':
                                                  Qual o
             if (xIn = '1') then
                s_nextState <= ST_1;</pre>
                                              problema do
             end if;
                                                  código
          when ST_1 =>
             y0ut <= '0':
                                             apresentado?
             if (xIn = '0') then
             s_nextState <= ST_10;
elsif (xIn = '1') then
                                                Inferência
                s_nextState <= ST_1;
             end if:
                                               indevida de
         when ST 10 \Rightarrow
                                                 latches!
             v0ut <= '0':
             if (xIn = '1') then
                s_nextState <= ST_1;</pre>
                s_nextState <= ST_100;
             end if;
          when ST_100 =>
             y0ut <= '0';
             if (xIn = '1') then
                s nextState <= ST 1001:
             else
                s_nextState <= ST_INIT;</pre>
             end if:
         when ST_1001 =>
             yOut <= '1';
             if (xIn = '1') then
                s_nextState <= ST_1:
                s_nextState <= ST_10;</pre>
             end if:
          end case;
      end process;
  Lend MooreArch;
< _III
Ln 78 Col 1
                 VHDL File
                                                 00:00:00
                                            0%
```



Avisos na Síntese de um Circuito com Latches





```
🕒 Text Editor - C:/Users/asroliveira/CloudStation/LSDiq2016/Projects/Miscellaneous/Miscellaneous - Miscellaneous - [SeqDetector1001 S... 🖵 🐵 🔀
 File Edit View Project Processing Tools Window Help
                                                                            Search altera.com
      comb_proc : process(s_currentState, xIn)
         yOut <= '0'; -- Most frequent output value
          s_nextState <= s_currentState; -- Assume state is kept (no transition)</pre>
                                            -- override below (in case of transition)
          case (s_currentState) is
          when ST_INIT =>
             if (xIn = '1') then
                s_nextState <= ST_1:</pre>
             end if;
                                                             ST INIT
                                                   Reset
         when ST_1 =>
             if (xIn = '0') then
                s_nextState <= ST_10;
             end if:
         when ST_10 =>
             if (xIn = '1') then
                                                ST 1001
                                                                            ST 1
                                                                            Y<sub>out</sub>=0
                s_nextState <= ST_1;
                                                 Y_{out}=1
                s_nextState <= ST_100;</pre>
             end if:
         when ST_100 =>
             if (xIn = '1') then
                s_nextState <= ST_1001;</pre>
                                                      ST 100
                                                                      ST 10
                                                       Y_{out}=0
                s_nextState <= ST_INIT;</pre>
             end if;
          when ST_1001 =>
             yOut <= '1'; -- Override the above output assignment
             if (xIn = '1') then
                s_nextState <= ST_1;</pre>
                s_nextState <= ST 10:
             end if;
          end case;
      end process;
   end MooreArch;
    Duas soluções possíveis. Em ambas garante-se que
                                                                                      00:00:00
      é realizada a atribuição do estado seguinte e da
     saída em todos os casos possíveis do estado atual
              e da entrada, resultando num circuito
                  combinatório (como esperado)!
```

Registo de Todos os Sinais de Entrada da FPGA

- Recomendação: passar os sinais de entrada da FPGA por registos sincronizado pelo clock do sistema
- Razão: se isto não for feito e se um sinal de entrada mudar de nível lógico muito perto de uma transição ativa de relógio, então o estado do sistema pode ficar inconsistente (saídas de blocos combinatórios rápidos do circuito podem "ver" o novo valor lógico, mas saídas de partes mais lentas podem ainda "ver" o valor antigo)
- **Solução:** com o uso de registos à entrada, problemas deste tipo desaparecem, porque todos os blocos do circuito vêem o mesmo nível lógico durante (quase) todo o período do sinal de relógio
- Exemplo (em VHDL e assumindo que o clock do sistema é o CLOCK_50):

```
process(CLOCK_50)
begin
  if (rising_edge(CLOCK_50)) then
    s_key <= not KEY;
    s_sw <= SW;
  end if;
end process; (No resto do sistema devem ser usados os sinais s_key, s_sw, etc.)</pre>
```

• **Nota:** para evitar o esquecimento de algum sinal, é preferível que isto seja feito no *top-level* (em VHDL ou em diagrama lógico)

Utilização de Apenas um Sinal de Relógio

- **Problema:** a utilização de dois ou mais domínios de relógio num sistema pode levar a problemas temporais complexos
 - O domínio de um relógio é o subconjunto de componentes do sistema que é sincronizado por esse sinal de relógio
 - A abordagem, análise e resolução destes problemas está fora do âmbito de LSD!
- Solução: em projetos de LSD que usem componentes sequenciais recomenda-se a utilização de apenas um sinal de relógio
 - A complexidade típica e as interfaces dos projetos de LSD não justificam a utilização de mais do que um sinal de relógio
 - Usar apenas um sinal de relógio (CLOCK_50 <u>ou</u> outro derivado deste a partir de um divisor de frequência)
 - Nos casos em que 50 MHz é uma frequência de operação demasiado elevada
 - Usar em conjunto com o sinal de relógio, pulsos de ativação (enables) para sincronizar e sequenciar ações mais lentas
 - Usar um gerador de pulsos em vez de divisores de frequência
 - Todos os componentes s\(\tilde{a}\) o sincronizados pelo mesmo sinal de rel\(\tilde{g}\)io e cada um possui o(s) seu(s) enable(s)


Utilização de Apenas um Sinal de Relógio

```
entity counter_mod16 is
  Port (clk : in STD LOGIC;
        reset : in STD LOGIC;
        en 1Hz: in STD LOGIC;
        count : out STD LOGIC VECTOR (3 downto 0));
end counter mod16;
architecture Behavioral of counter mod16 is
  signal s count : unsigned(3 downto 0);
begin
process(clk)
begin
  if (rising edge(clk)) then
    if (reset = '1') then
      s count <= (others => '0');
    elsif (en _1Hz = '1') then
           s count <= s count + 1;
    end if:
  end if;
end process;
count <= std_logic_vector(s_count);</pre>
end Behavioral;
```


Precauções de Inicialização (Reset)

- A maior parte dos sistemas com componentes sequenciais requerem a inicialização dos seus elementos de memória (e.g. registo de estado de uma FSMs, contadores, acumuladores, etc.)
- A inicialização deve ser realizada
 - No arranque do sistema / após programação da FPGA
 - Sempre que for ativado um sinal de inicialização global (tipicamente uma entrada acessível externamente)
- Devem ser preferidos componentes com reset síncrono

Exemplo de um Módulo de Reset



Se após a programação da FPGA todos os FFs forem carregados com 0's, o módulo ativa inicialmente o reset de saída




Os componentes usados no circuito devem (preferencialmente) usar *resets* síncronos


O período do sinal de relógio e o número de *flip-flops* asseguram um tempo mínimo durante o qual o sinal de *reset* está garantidamente ativo




Exemplo de um Módulo de Reset



Simulação do Módulo de Reset






Outras Recomendações

- Recomendação: tomar em consideração os avisos emitidos pelo "Quartus Prime"
- Razão: alguns dos avisos (mensagens a azul ou violeta) assinalam problemas que devem ser corrigidos
- Quando fazer: deve-se "dar uma vista de olhos" pelas mensagens de aviso "de vez em quando", e deve-se certamente fazê-lo mesmo antes de dar um projeto como concluído
- Recomendação: organizar o código de uma maneira visualmente bem estruturada
- Razão: o código deve ser fácil de entender por terceiros (e pelo próprio alguns meses ou anos depois)
- Como fazer: indentar o código de uma maneira adequada e consistente
- Recomendação: comentar as partes menos óbvias do código
- Razão: o código deve ser fácil de entender por terceiros (e pelo próprio alguns meses ou anos depois)
- O que não fazer: comentar o óbvio

```
(e.g. count <= count + 1; -- incrementa "count")
```

std logic 1164 – Utilização de Tri-state



Modelação de linhas partilhadas (shared)

exemplo com atribuições condicionais)

Pode também ser usado com barramentos do tipo std_logic_vector



Portos Bidirecionais e Lógica Tri-state

```
entity EntityName
    port(...
                                                         enableSignal
          ioPort : inout std logic;
                                                                   Module
          . . . );
                                                ioPort
                                                         outSignal
                                                                   Internal
end EntityName;
                                                                    Logic
                                                         inSignal
architecture Behavioral of EntityName
    signal inSignal, outSignal, enableSignal : std logic;
begin
    ioPort <= outSignal when (enableSignal = '1') else
                \Z';
    inSignal <= ioPort;</pre>
end Behavioral;
Tipicamente usados com pinos externos da FPGA (portos da entidade top-level).
```

Podem também ser usados com barramentos do tipo std logic vector

Resumo dos Tipos de Dados em VHDL (mais frequentes)

• <u>integer</u>

Definição (na package STANDARD)

```
type integer is range -2147483647 to 2147483647;
```

- Utilização típica
 - Indexação de arrays e como segundo operando de deslocamentos (shifts) e rotações (rotates) – número de posições a deslocar

natural

Definição (na package STANDARD)

```
subtype natural is integer range 0 to integer high;
```

- Utilização típica
 - Semelhante ao tipo integer, mas para valores naturais
- positive
 - Definição (na package STANDARD)

```
subtype positive is integer range 1 to integer high;
```

- Utilização típica
 - Semelhante ao tipo integer, mas para valores positivos



Resumo dos Tipos de Dados em VHDL (mais frequentes)

unsigned

- Definição (na package NUMERIC_STD)
 type UNSIGNED is array (NATURAL range <>) of STD_LOGIC;
- Utilização típica
 - Operações aritméticas e lógicas em quantidades inteiras <u>sem</u> sinal

signed

- Definição (na package NUMERIC_STD)
 type SIGNED is array (NATURAL range <>) of STD_LOGIC;
- Utilização típica
 - Operações aritméticas e lógicas em quantidades inteiras com sinal

tipos enumerados

- Definição
 - Pelo utilizador num módulo ou package
- Utilização típica
 - Definição dos estados simbólicos de uma FSM



Outros Tipos de Dados

boolean

— Definição (na package STANDARD) type boolean is (false, true);

- Utilização típica
 - Resultado de condições e expressões booleanas
- character / string
 - Definição (na package STANDARD)
 - Utilização típica
 - Manipulação de carateres e arrays de carateres
- real
 - Definição (na package STANDARD)

```
type real is range -1.0E308 to 1.0E308;
```

- Utilização típica
 - Operações aritméticas em quantidades reais apenas em simulação ou na síntese, mas quando os valores são estáticos

Outros Tipos de Dados

time

```
Definição (na package STANDARD)
type time is range -2147483648 to 2147483647
    units
        fs;
        ps = 1000 fs;
        ns = 1000 ps;
        us = 1000 \text{ ns};
            = 1000 us;
        sec = 1000 ms;
        min = 60
                  sec;
        hr = 60 min;
    end units;
```

- Utilização típica
 - Simulação e construção de testbenches

bit e bit vector

Definição (na *package* STANDARD) type bit is ('0', '1'); Type bit vector is array (natural range <>) of bit; Pouco usado devido à existência do tipo std logic (vector)



Macros/Funções de Conversão entre Tipos

- Para simplificar a interface entre módulos deve-se utilizar sempre portos do tipo std_logic ou std_logic_vector
- Se necessário, as conversões são efetuadas dentro dos módulos para os tipos requeridos pelas operações a realizar
- Macros de conversão (un) signed <-> std_logic_vector
 - unsigned(parâmetro do tipo std_logic_vector)
 - macro/operador de conversão de std_logic_vector para unsigned
 - signed(parâmetro do tipo std_logic_vector)
 - macro/operador de conversão de std_logic_vector para signed
 - std_logic_vector(parâmetro do tipo signed/unsigned)
 - macro/operador de conversão de signed ou unsigned para std_logic_vector

Macros/Funções de Conversão entre Tipos

Funções de conversão integer <-> (un) signed

- Consoante a conversão pretendida, pode ser necessário uma ou duas conversões em cascata
 - e.g. std_logic_vector->integer
 - to_integer(unsigned(Vetor_de_Bits_a_Conv))



Comentários Finais

- No final desta aula deverá ser capaz de aplicar as recomendações e boas práticas de projeto apresentadas e discutidas em LSD
 - Fundamentais (sempre), incluindo o desenvolvimento e avaliação do projeto final!
 - Avaliada a sua aplicação no projeto final
- Também deverá ser capaz de:
 - Usar adequadamente os principais tipos de dados suportados pelo VHDL
 - Modelar sinais e portos tri-state
 - Utilizar corretamente as macros e funções de conversão entre tipos