
Computer Architecture - Computer Assignment 4

RISC-V Pipeline Implementation

Full Name	Student ID		
Arshia Motaghian	810101503		
Kourosh Alinaghi	810101476		

Datapath Design



Controller Design (Combinational)

ор	f3	f7	ResultSrcD	MemWriteD	ALUSrcD	ImmSrcD	RegWriteD	ALU0p	LUIInstr	JumpD	BranchD
Load Word	_	_	2'b01	1'b0	1'b0	I_TYPE_ImmSrc	1'b1	2'b00	1'b1	2'b00	3'b000
I-Type	_	_	2'b00	1'b0	1'b1	I_TYPE_ImmSrc	1'b1	2'b10	1'b0	2'b00	3'b000
S-Type	_	_	2'b00	1'b1	1'b1	S_TYPE_ImmSrc	1'b0	2'b00	1'b0	2'b00	3'b000
В-Туре	BEQ	_	2'b00	1'b1	1'b0	B_TYPE_ImmSrc	1'b0	2'b01	1'b0	2'b00	branchEq
В-Туре	BNE	_	2'b00	1'b1	1'b0	B_TYPE_ImmSrc	1'b0	2'b01	1'b0	2'b00	branchNEq
В-Туре	BLT	_	2'b00	1'b1	1'b0	B_TYPE_ImmSrc	1'b0	2'b01	1'b0	2'b00	branchLEq
В-Туре	BGE	_	2'b00	1'b1	1'b0	B_TYPE_ImmSrc	1'b0	2'b01	1'b0	2'b00	branchGEq
R-Type	_	_	2'b00	1'b0	1'b0	_	1'b1	2'b10	1'b0	2'b00	3'b000
U-Type	_	_	2'b11	1'b0	1'b0	U_TYPE_ImmSrc	1'b1	2'b00	1'b1	2'b00	3'b000
JALR	_	_	2'b10	1'b0	1'b1	I_TYPE_ImmSrc	1'b1	2'b00	1'b0	jumpRegister	notBranch
JAL	_	_	2'b10	1'b0	1'b1	J_TYPE_ImmSrc	1'b1	2'b00	1'b0	jump	notBranch

ALUControl

ALUOp	ор	f3	f7	ALUControl
2'b00	_	_	_	ALU_ADD
2'b01	-	_	_	ALU_SUB
2'b10	I-Type	ADDI_F3	_	ALU_ADD
2'b10	_	ADD_F3	ADD_F7	ALU_ADD
2'b10	_	SUB_F3	SUB_F7	ALU_SUB
2'b10	-	XOR_F3	_	ALU_XOR
2'b10	_	AND_F3	_	ALU_AND
2'b10	_	OR_F3	-	ALU_OR
2'b10	_	SLT_F3	_	ALU_SLT
2'b10	_	SLTU_F3	_	ALU_SLTU

PCSrcE

BranchE	ZeroE	ResSignE	jumpE	PCSrcE
branchEq	1'b1	-	_	2'b01
branchNEq	1'b0	_	_	2'b01

BranchE	ZeroE	ResSignE	jumpE	PCSrcE
branchLEq	_	1'b1	_	2'b01
branchGEq	_	1'b0	_	2'b01
notBranch	_	_	jump	2'b01
notBranch	_	_	jumpRegister	2'b10
_	_	_	_	2'b00