Raport z Laboratorium Układy programowalne 2

Tytuł ćwiczenia: Licznik częstotliwości

Data wykonania: 11 kwietnia 2025

Autor: Patryk Kowalski 267671

Spis treści

5	Wnioski	6
4	Wynik	5
3	Kod VHDL 3.1 Moduł główny - FrequencyCounter 3.2 Moduł dzielnika zegara - ClockDivider 3.3 Moduł sterownika wyświetlacza - DisplayClockDivider	4
2	Przebieg ćwiczenia	2
1	Cel ćwiczenia	2

1 Cel ćwiczenia

Celem ćwiczenia jest zaprojektowanie licznika częstotliwości z akwizycją co 1000 ms.

2 Przebieg ćwiczenia

Do wykonania ćwiczenia wykorzystano do tego płytkę Xilinx NEXYS A7, środowisko Vivado, język programowania VHDL. Do przetestowania działania wykorzystano zewnętrzny generator analog discovery 2 wraz z oprogramowaniem Waveforms.

Zaprojektowany licznik składa się z trzech głównych modułów:

- Dzielnik częstotliwości 100 MHz do generowania sygnału 1-sekundowego (ClockDivider)
- Dzielnik częstotliwości do obsługi wyświetlacza (DisplayClockDivider)
- Główny moduł licznika częstotliwości (FrequencyCounter)

Sygnał wejściowy dostarczany jest na pin JB(1) z zewnętrznego generatora. Licznik zlicza impulsy przez 1 sekundę, a następnie wyświetla wartość na 7-segmentowym wyświetlaczu płytki NEXYS A7.

3 Kod VHDL

Poniżej przedstawiono kod VHDL zaprojektowanego licznika.

3.1 Moduł główny - FrequencyCounter

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  use IEEE.STD_LOGIC_ARITH.ALL;
  use IEEE.STD_LOGIC_UNSIGNED.ALL;
  entity FrequencyCounter is
      Port (
          CLK100MHZ : in STD_LOGIC;
          JB : in STD_LOGIC_VECTOR(1 to 10);
9
          SEG : out STD_LOGIC_VECTOR(6 downto 0);
10
              : out STD_LOGIC_VECTOR(7 downto 0)
11
      );
12
  end FrequencyCounter;
13
  architecture Behavioral of FrequencyCounter is
      signal one_sec : STD_LOGIC := '0';
      signal disp_clk : STD_LOGIC := '0';
      signal pulse_cnt : INTEGER := 0;
18
      signal display_value : INTEGER := 0;
19
      signal digit_index : INTEGER range 0 to 7 := 0;
20
      signal current_digit_value : INTEGER range 0 to 9 := 0;
      signal JB1_sync1, JB1_sync2 : STD_LOGIC := '0';
      signal JB1_prev : STD_LOGIC := '0';
24
      component ClockDivider
25
          Port (CLK100MHZ : in STD_LOGIC; ONE_SEC : out STD_LOGIC);
26
      end component;
27
28
      component DisplayClockDivider
29
          Port (CLK100MHZ : in STD_LOGIC; DISP_CLK : out STD_LOGIC);
30
      end component;
31
32
33
      ClockDiv_Inst : ClockDivider port map (CLK100MHZ => CLK100MHZ, ONE_SEC =>
          one_sec);
```

```
DispClk_Inst : DisplayClockDivider port map (CLK100MHZ => CLK100MHZ, DISP_CLK =>
           disp_clk);
       process (CLK100MHZ)
37
38
       begin
           if rising_edge(CLK100MHZ) then
39
                JB1\_sync1 \le JB(1);
40
                JB1_sync2 <= JB1_sync1;</pre>
41
           end if;
42
       end process;
43
44
       process (CLK100MHZ)
46
       begin
           if rising_edge(CLK100MHZ) then
47
                if JB1_prev = '0' and JB1_sync2 = '1' then
                    pulse_cnt <= pulse_cnt + 1;</pre>
49
                end if;
50
                JB1_prev <= JB1_sync2;</pre>
52
                if one_sec = '1' then
                    display_value <= pulse_cnt;</pre>
54
                    pulse_cnt <= 0;</pre>
55
                end if;
56
           end if;
57
       end process;
58
59
       process (CLK100MHZ)
60
       begin
61
           if rising_edge(CLK100MHZ) then
62
                if disp_clk = '1' then
63
64
                    digit_index <= (digit_index + 1) mod 8;</pre>
65
           end if;
       end process;
       process (digit_index)
       begin
70
           case digit_index is
71
                when 0 => AN <= "11111110";
72
                when 1 => AN <= "11111101";
73
                when 2 => AN <= "11111011";
74
                when 3 => AN <= "11110111";
                when 4 => AN <= "11101111";
76
                when 5 => AN <= "11011111";
                when 6 => AN <= "10111111";
                when 7 => AN <= "01111111";
79
80
           end case;
       end process;
81
82
       process (digit_index, display_value)
83
       begin
84
           case digit_index is
85
                when 0 => current_digit_value <= display_value mod 10;</pre>
86
                when 1 => current_digit_value <= (display_value / 10) mod 10;</pre>
                when 2 => current_digit_value <= (display_value / 100) mod 10;</pre>
                when 3 => current_digit_value <= (display_value / 1000) mod 10;</pre>
                when 4 => current_digit_value <= (display_value / 10000) mod 10;</pre>
                when 5 => current_digit_value <= (display_value / 100000) mod 10;</pre>
91
                when 6 => current_digit_value <= (display_value / 1000000) mod 10;</pre>
92
                when 7 => current_digit_value <= (display_value / 10000000) mod 10;</pre>
93
           end case;
94
       end process;
95
```

```
process (current_digit_value)
97
98
           case current_digit_value is
                when 0 => SEG <= "1000000";
                when 1 => SEG <= "1111001";
101
                when 2 => SEG <= "0100100";
102
                when 3 => SEG <= "0110000";
                when 4 => SEG <= "0011001";
104
                when 5 => SEG <= "0010010";
                when 6 => SEG <= "0000010";
106
                when 7 => SEG <= "1111000";
107
                when 8 => SEG <= "0000000";
108
                when 9 => SEG <= "0010000";
                when others => SEG <= "11111111";
           end case;
       end process;
112
   end Behavioral;
```

Listing 1: Kod modułu głównego licznika częstotliwości

3.2 Moduł dzielnika zegara - ClockDivider

```
library IEEE;
  use IEEE.STD_LOGIC_1164.ALL;
  entity ClockDivider is
       Port (
           CLK100MHZ : in STD_LOGIC;
           ONE_SEC : out STD_LOGIC
  end ClockDivider;
  architecture Behavioral of ClockDivider is
       signal clk_div : INTEGER := 0;
12
  begin
13
       process (CLK100MHZ)
14
       begin
           if rising_edge(CLK100MHZ) then
16
                if clk_div = 99999999 then
17
                    clk_div <= 0;</pre>
18
                    ONE_SEC <= '1';
19
                else
                    clk_div <= clk_div + 1;</pre>
                    ONE_SEC <= '0';
                end if;
23
           end if;
24
       end process;
25
  end Behavioral;
```


Listing 2: Kod modułu dzielnika zegara (1-sekundowy)

3.3 Moduł sterownika wyświetlacza - DisplayClockDivider


```
end DisplayClockDivider;
   architecture Behavioral of DisplayClockDivider is
        signal clk_div : INTEGER := 0;
12
  {\tt begin}
13
        process (CLK100MHZ)
14
        begin
15
               \  \  \, \textbf{if} \  \  \, \textbf{rising\_edge(CLK100MHZ)} \  \  \, \textbf{then} \\
16
                   if clk_div = 99999 then
17
                         clk_div <= 0;</pre>
18
                        DISP_CLK <= '1';</pre>
19
                   else
                         clk_div <= clk_div + 1;</pre>
21
                        DISP_CLK <= '0';</pre>
22
                   end if;
23
              end if;
24
        end process;
25
   end Behavioral;
```

Listing 3: Kod modułu sterownika wyświetlacza

4 Wynik



Rysunek 1: Zrzut ekranu z programu WaveForms prezentujący sygnał testowy



Rysunek 2: Test z płytką NEXYS A7 i generatorem Analog Discovery 2

5 Wnioski

Zrealizowany układ poprawnie zlicza impulsy zewnętrznego sygnału i wyświetla częstotliwość (liczbę impulsów na sekundę) na wyświetlaczu 7-segmentowym płytki NEXYS A7.