Lab 4: Finite State Machines

Group 21: 陳克盈 (112062205)、蔡明斯 (112062224)

Table of Contents

1	Basic Question: LFSR	2
2	Q1: Content-addressable memory (CAM)	2
	2.1 Implement	2
	2.2 Testbench	6
3	Q2: Scan chain design	6
	3.1 Implement	6
	3.2 Testbench	8
4	Q3: Built-in self test (BIST)	8
	4.1 Implement	9
5	Q4: Mealy machine sequence detector	9
	5.1 State Diagram	10
	5.2 Implement	12
	5.3 Testbench	12
6	FPGA: Implementation of advanced question 3	12
	6.1 Implement	13
7	Other	15
	7.1 What we have learned	15
	7.2 八丁	15

1 Basic Question: LFSR

Linear-Feedback Shift Register (LFSR),是一種透過種子(初始值)來生成一系列數字序列的偽隨機產生器。 LFSR 會透過狀態內數值的互相 XOR,達到產生新隨機值的效果。又可根據內部架構的不同,分為Many-to-one LFSR 與 One-to-many LFSR。

- Many-to-one LFSR: 以 Basic Question 的架構為例,下一個狀態的 DFF[0] 會受到前一個狀態中, DFF[1], DFF[2], DFF[3], DFF[7] 互相 XOR 後的值影響。因為是多個 bit 影響一個 bit,所以稱為 Many-to-one LFSR。
- One-to-many LFSR: 同樣以 Basic Question 的架構為例,下一個狀態的 DFF[2], DFF[3], DFF[4] 會分別受到上個狀態中,其前一位與 DFF[7] XOR 後的值影響。因為是一個 bit 影響多個 bit,所以稱為 One-to-many LFSR。

這兩種架構都有一個共通點,就是一開始的種子不能全為0,否則就會因為 $0 \oplus 0 = 0$ 的特性,導致輸出值永遠都不會改變。

2 Q1: Content-addressable memory (CAM)

• input clk: clock

• input wen: write enable

• input ren: read enable

• input [3:0] addr: address

• output [3:0] dout: output data

• output hit: hit signal

這題需要我們用 16 個 8-bit 組成的 data line,實作出一個 Content Addressable Memory (CAM)。基本操作有兩種:

- Read: 當 read enable 訊號為 1 時,找到在記憶體中,與 din 一樣的記憶體位址,並將其輸出到 dout,並將 hit 設定為 1。如果有多個記憶體位置的值與 din 一樣,則輸出最大的位址。若記憶體中沒有對應的資料,則輸出 0 並將 hit 設定為 0。
- Write: 當 write enable 訊號為 1 且 read enable 訊號為 0 時,將 din 寫入到記憶體中的 addr 位址。

2.1 Implement

整體架構主要由三個部分組成: Stored data line, Comparator Array, Priority Encoder。

Stored data line

每個 Data line 用 8 個 DFF 來儲存資料, 共有 16 個 Data line。

當要寫入時,會直接將資料寫入至第 addr 個 Data line。而讀取時則是會將 16 筆資料輸入至下個部分的 Comparator Array。

由於 DFF 在初始化前會是 X,所以在判斷是否有 hit 的時候,使用 === 運算子來避免 X 對於 hit 的影響。

Comparator Array

這部分會直接將 16 筆資料中,enable bit 為 1 的位址與 din 進行比較,並將 16 個比較結果輸入至 Priority Encoder。下圖是一個單位的 Comparator Array,實際應用時會有 16 個這樣的單位,用來比較所有的 Data line




Fig. 1 Comparator Array

Priority Encoder




Fig. 2 Priority Encoder

Overall

將三個部分組合在一起,架構就會如下圖所示:




Fig. 3 Q1 Overall

2.2 Testbench




Fig. 4 Q1 Testbench

3 Q2: Scan chain design

• input clk: clock

• input rst_n: not reset

• input scan_in: scan input

• input scan_en: scan enable

· output scan_out: scan output

這題要實作一個用來測試 4-bit 乘法器的 Scan chain,由一個 4-bit 乘法器以及 8 個 Scan-DFF 組成,執行時會有三種階段(操作):

- (1) Scan in: 當 $scan_en$ 為 1 時,SDFF 的資料會右移一位,空出來的 SDFF [7] (最左側的 SDFF) 則會接收 $scan_in$ 的值。這個階段若經過了 8 個 clock cycle,就能夠將要放入乘法器的兩筆 4-bit 資料 a,b 讀入 SDFF 中。
- (2) Capture: 當 $scan_en$ 為 0 時,SDFF 會停止接收資料,並將 SDFF[7:4] 作為 a, SDFF[3:0] 作為 b, 傳入乘法器中進行運算。經過了一個 clock 後,乘法器的結果就會被寫入至 SDFF 中。
- (3) Scan out: 呼應 Scan in 階段,當 $scan_en$ 為 1 時,SDFF 的資料會右移一位,被 pop 出來的 SDFF[0] 就會作為 $scan_out$ 被輸出出來。此階段若經過了 8 個 clock cycle,就會將前一個階段的乘法器結果,以 $p[0], p[1], \ldots, p[7]$ 的順序全部輸出出來。

直得注意的是,Scan in 與 Scan out 是可以同步進行的,也就是說,當 $scan_en=1$ 時, SDFF 們會接收 $scan_in$,並將舊的資料輸出至 $scan_out$ 。

3.1 Implement

SDFF

首先介紹 Scan-DFF,這是基於基礎的 DFF 加上兩個 MUX 得來。第一個 MUX 利用 $scan_en$ 控制資料輸入來源為 $scan_in$ ($scan_en=1$) 或是乘法器 ($scan_en=0$),另一個則是利用 rst_n 控制 DFF 是要接收上一個 MUX 的輸出結果 ($rst_n=1$),還是初始化為 0 ($rst_n=0$)




Fig. 5 Scan-DFF

Overall

接著將 8 個 SDFF 以及 4-bit 乘法器組合在一起,SDFF 的輸出將會被作為乘法器以及下一個 SDFF 的輸入,而乘法器的輸出則會作為 SDFF 的 data 輸入。

用這樣的方式,電路就會在 $scan_en$ 為 True 的時候從 $scan_in$ 讀入資料,並在 $scan_en$ 為 False 的時候將乘法器的結果紀錄至 SDFF。




Fig. 6 Q2 Overall

3.2 Testbench

這邊展示了 $5 \times 5 = 25$ 的例子:




Fig. 7 Q2 Testbench

4 Q3: Built-in self test (BIST)

• input clk: clock

• input rst_n: not reset

• input scan_en: scan enable

• output scan_in: scan input

• output scan_out: scan output

既然我們已經在 Basic 中實作了一個偽隨機產生器,那麼我們就能夠將其運用在 Scan chain 的測試中。 而這也是這題的要求,我們需要將 LFSR 產生的偽隨機序列,作為 Scan chain 的輸入,實現一個 Built-in self test (BIST)。

4.1 Implement

將 Basic 中實現的 Many-to-one LFSR 作為 BIST 的輸入,並將其輸出接至 Scan chain 的 scan_in 即可。




Fig. 8 LFSR




Fig. 9 Q3 Overall

5 Q4: Mealy machine sequence detector

• input clk: clock

• input rst_n: not reset

• input In: input

• output Dec: output

這題要實作一個 Mealy machine,用來偵測輸入是不是 0111,1001,1110 這三個序列中的其中一個。且 每四個 Bit 就要重新偵測。也就是說,在偵測到地 4 個 bit 後,如果符合其中一個序列,就會輸出 1 ,否則輸出 0 。

5.1 State Diagram

我們需要先畫出 Mealy machine 的狀態圖。首先,我們先將 0111,1001,1110 這三種序列的狀態圖給畫出來,如下圖所示,紅色代表 1110,綠色代表 0111,藍色代表 1001。




Fig. 10 Step 1

接著,我們可以發現, $State\ 3$ 與 $State\ 8$ 一樣,都是當輸入為 1 時,輸出 1 並進到狀態 0。因此我們可以將這兩個狀態合併:




Fig. 11 Step 2

最後,由於剩下的可能全都不是我們要的,因此將沒畫到的可能全部都指向 State 0 並輸出 0 即可。




Fig. 12 Step 3

5.2 Implement

在實作上還有一個細節要注意,因為每 4 個 bit 需要重置狀態,因此我們額外使用了一個 counter,每次 counter 數到第四個的時候,就強制回到 $State\ 0$ 。




Fig. 13 Q4 Overall

5.3 Testbench




Fig. 14 Q4 Testbench

6 FPGA: Implementation of advanced question 3

最後的 FPGA 題需要將 Advanced Question 3 的 BIST 實作在 FPGA 上。透過開關控制 $scan_en$ 以及 LFSR 的種子,並透過七段顯示器由左到右分別顯示出: $scan_in, SDFF[7:4](a), SDFF[3:0](b), scan_out$,以及使用 LED 顯示出 $SDFF[7], SDFF[6], \ldots, SDFF[0]$ 。

6.1 Implement

首先,因為 LFSR 的初始值會經 FPGA 上的 Switch 控制,因此我們修改了 SDFF,使其能夠接收一個 rst_d 的訊號來初始化。

接著,由於需要讓人眼能更辨識並控制操作,題目規範了 LFSR 以及 SDFF 的操作必須由按鈕控制,按下後才能夠進行下一步操作。因此我們在 BIST, LFSR, Scan chain 都加上了一個 d_clk 的輸入訊號,只有當 $d_clk=1$ 的 clk posedge 才會改變狀態。按下按鈕後,訊號會先經過上次 Lab 提到的 debounce 以及 onepulse 電路,最後進到 BIST 中驅動狀態轉移。




Fig. 15 FPGA SDFF




Fig. 16 FPGA LFSR




Fig. 17 FPGA Scan chain design




Fig. 18 FPGA BIST

7 Other

7.1 What we have learned

- 偽隨機產生器:隨機產生器的實現方式有很多種,以偽隨機產生器來說,mt19937是一個非常可靠的例子,但是其實現方式較為複雜,因此在一些簡單的情境中,LFSR就是一個很適合的選擇。透過硬體電路的方式來產生偽隨機序列,有時也會比軟體來得可靠,至少不會受到軟體環境,如 vivado 的影響而產生當機等狀況。
- CAM: 目前電腦系統中,比較主流的儲存方式是 RAM,但是如果要進行資料搜尋,在未排序的情況下,就需要 $\mathcal{O}(n)$ 的時間複雜度來實現比較。而 CAM 由於其每個單元都有自己的比較器,因此可以實現在 $\mathcal{O}(n)$ 的時間複雜度之下,找到對應的資料。雖然其硬體成本較高,不適合用在通用型的裝置當中,但是在網路裝置如路由器中,由於需要快速的查找路由表,因此 CAM 就會是一個很好的選擇。
- Moore vs Mealy machine: 在這次 Lab 中,我們實作了兩種的 Finite State Machine, Moore machine 的輸出只跟狀態有關,而 Mealy machine 的輸出則是跟輸入以及狀態有關。用時脈的角度來觀察,Moore 的輸出會類似於 Sequential Circuit,每個時脈週期只會改變一次輸出,而 Mealy 因為輸入會直接影響輸出,因此具備 Combinational Circuit 的特性,只要輸入改變,輸出就會馬上改變。這點在程式碼上也能看出明顯的差異,Moore 的輸出只需要在判下一個狀態時一起判斷即可,但 Mealy 就需要額外拉一條線出來判斷輸出。

7.2 分工

• 陳克盈: Q2, Q3, FPGA

• 蔡明圻: Q1, Q4