Лекция 3 Оптимизация доступа к памяти (memory access optimization)

Курносов Михаил Георгиевич

E-mail: mkurnosov@gmail.com WWW: www.mkurnosov.net


Курс «Высокопроизводительные вычислительные системы» Сибирский государственный университет телекоммуникаций и информатики (Новосибирск) Осенний семестр, 2015

Организация подсистемы памяти (история)

- 1. Load v[i] from memory
- 2. Add 2 operands
- 3. Write result to memory

Время доступа к памяти (load/store) для многих программ является критически важным

(memory bound application, memory intensive application)



Доступ к памяти


```
int a[100];
int sum = 0;
for (int i = 0; i < 100; i++) {
   sum += a[i];
}</pre>
```

\$ gcc -o prog ./prog.c --save-temps



```
movl $0, -4(%rbp)
                                    // sum = 0
       movl $0, -8(%rbp)
                                   // i = 0
       jmp
              .L2
.L3:
       mov1
              -8(%rbp), %eax
       cltq
                                     // Convert Long To Quad
              -416(%rbp,%rax,4), %eax // a[i] -> %eax
       movl
       addl %eax, -4(%rbp)
                           // sum = sum + %eax
              $1, -8(%rbp)
                                  // i++
       addl
.L2:
       cmpl $99, -8(%rbp)
       jle
              .L3
```

Стена памяти (memory wall)



[1] Hennessy J.L., Patterson D.A. Computer Architecture: A Quantitative Approach (5th ed.). – Morgan Kaufmann, 2011. – 856 p.

Латентность памяти (memory latency)


	VAX-11/750 1980 г.	Modern CPU 2004 г.	Improvement since 1980
Clock speed (MHz)	6	3000	+500x
Memory size (MiB)	2	2000	+1000x
Memory bandwidth (MiB/s)	13	7000 (read) 2000 (write)	+540x +150x
Memory latency (ns)	225	70	+3x
Memory latency (cycles)	1.4	210	-150x

Herb Sutter. Machine Architecture: Things Your Programming Language Never Told You // http://www.nwcpp.org/Downloads/2007/Machine_Architecture_- NWCPP.pdf

Локальность ссылок

- Локальность ссылок (locality of reference) —
 свойство программ повторно (часто) обращаться к одним
 и тем же адресам в памяти (данным, инструкциям)
- Формы локальности ссылок:
 - □ Временная локализация (temporal locality) повторное обращение к одному и тому же адресу через короткий промежуток времени (например, в цикле)
 - □ Пространственная локализация ссылок (spatial locality) свойство программ повторно обращаться через короткий промежуток времени к адресам близко расположенным в памяти друг к другу

Локальность ссылок




Локальность ссылок

Структура (шаблон) доступа к массиву (reference pattern)

```
int sumvec1(int v[N])
{
    int i, sum = 0;
    for (i = 0; i < N; i++)
        sum += v[i];
    return sum;
}</pre>
```

Address	0	4	8	12	16	20
Value	v[0]	v[1]	v[2]	v[3]	v[4]	v[5]
Step	1	2	3	4	5	6

stride-1 reference pattern (good locality)



Address	0	24	48	72	96	120
Value	v[0]	v[6]	v[12]	v[18]	v[24]	v[30]
Step	1	2	3	4	5	6

stride-6 reference pattern

Иерархическая организация памяти

Регистры процессора

(Processor registers)

Кэш-память

(Cache memory)

Время **доступа**

TLBs caches, paging-structure caches
L1 Cache
L2 Cache
•••
L _n Cache

Оперативная память

(Random Access Memory)

Внешняя память (HDD, SSD, ...)


Размер
памяти

Стена памяти (memory wall)

Как минимизировать латентность (задержку) доступа к памяти?


- Внеочередное выполнение (out-of-order execution) динамическая выдача инструкций на выполнение по готовности их данных
- **Вычислительный конвейер** (pipeline) совмещение (overlap) во времени выполнения инструкций
- Суперскалярное выполнение (superscalar) выдача и выполнение нескольких инструкций за такт (CPI < 1)
- Одновременная многопоточность
 (simultaneous multithreading, hyper-threading)

Страничная организация памяти




Vol. 3A Intel 64 and IA-32 Architectures Software Developer's Manual Chapter 3 Protected Mode Memory Management (Intel 64, IA-32e mode)

Logical address (SegSel : Offset) --> Linear address (48 bits)



Vol. 3A Intel 64 and IA-32 Architectures Software Developer's Manual Chapter 3 Protected Mode Memory Management (Intel 64, IA-32e mode)


Logical address (SegSel: Offset) --> Linear address (48 bits)



Vol. 3A Intel 64 and IA-32 Architectures Software Developer's Manual Chapter 4 Paging (Intel 64, IA-32e mode)

Linear address (48 bits) --> Physical address (52 bits)


Linear address (48 bits)



Vol. 3A Intel 64 and IA-32 Architectures Software Developer's Manual Chapter 4 Paging (Intel 64, IA-32e mode)

Linear address (48 bits) --> Physical address (52 bits)





Vol. 3A Intel 64 and IA-32 Architectures Software Developer's Manual 4.10 Caching translation information (Intel 64, IA-32e mode)

Linear address (48 bits)

47	39	38 30	29 21	20 12	11 0
	PML4 index	PDPT index	PDT index	Page table index	Offset

TLB (ITLB/DTLB, levels 1, 2, ...)

Page number	PCID	Physical address	Access rights	Attributes
(bits 47-12)	(12 bits)	(40 bits)	(R/W, U/S,)	(Dirty, memory type)

Linear address (48 bits)

PML4 cache

PML4 index	Physical address	Flags
(bits 47-39)	(PML4E.Addr, 40 bits)	(R/W, U/S,)

PDPTE cache

PML4 ind. PDPT ind.	Physical address	Flags
(bits 47-30)	(PDPTE.Addr, 40 bits)	(R/W, U/S,)

PDE cache

PML4 ind. PDPT ind. PDT ind. (bits 47-21)	Physical address (PDE.Addr, 40 bits)	Flags (R/W, U/S,)


- 1. Search in TLB by page number (bits 47-12)
 If found, return address & rights, attrs
- 2. Search in PDE cache by bits [47-21] If found, return PDE.Addr & flags
- 3. Search in PDPTE cache by bits [47-30] If found, return PDPTE.Addr & flags
- 4. Search in PML4 cache by bits [47-39] If found, return PML4E.Addr & flags
- 5. Traverse paging-structure hierarchy CR3 -> PML4E -> PDPTE -> PDE -> PTE

Physical address (52 bits)

Vol. 3A Intel 64 and IA-32 Architectures Software Developer's Manual **4.10 Caching translation information** (Intel 64, IA-32e mode)



(52 bits)




Invalidation of TLBs and Paging-Structure Caches

- Процессор создает записи в TLB и paging-structure caches (PSC)
 при трансляции линейных адресов
- Записи из TLB и PSC могут использоваться даже, если таблицы PML4T/PDPT/PDT/PT изменились в памяти
- Операционная систем должна делать недействительными (invalidate) записи в TLB и PSC, информация о которых изменилась в таблицах PML4T/PDPT/PDT/PT
- Инструкции аннулирования записей в TLB и PCS:
 - INVLPG <u>LinearAddress</u>
 - INVPCID
 - MOV to CR0 invalidates all TLB & PCS entries
 - MOV to CR3 invalidates all TLB & PCS entries (if CR4.PCIDE = 0)
 - MOV to CR4
 - Task switch
 - VMX transitions

Поиск записи в кеш-памяти процессора


Physical address

- Поиск записи в L1: нашли запись (L1 cache hit) возвращаем данные
- [L1 cache miss] L1 кеш обращается в L2
 и замещает полученной строкой одну их своих
 записей (replacement), данные передаются ниже
- Поиск записи в L2: нашли запись (L2 cache hit) возвращаем запись в L1
- [L2 cache miss] L2 кеш обращается в L3
 и замещает полученной строкой одну их своих
 записей (replacement), запись передается в L1
- **-** ...
- Поиск записи в LN: нашли запись (LN cache hit) возвращаем запись в L{N-1}
- [L{N-1} cache miss] LN кеш обращается в DRAM и замещает одну из своих строк (replacement), запись передается в L{N-1}



Структурная организация кеш-памяти


Phys. addr.




Множественно-ассоциативная кеш-память

- Кеш содержит S = 2^s
 множеств (sets)
- Каждое множество содержит
 Е строк/записей (cache lines)
- Каждая строка содержит поля valid bit, tag (t бит) и блок данных (B = 2^b байт)
- Данные между кеш-памятью и оперативной памятью передаются <u>блоками по В байт</u> (cache lines)
- "Полезный" размер кеш-памяти

$$C = S * E * B$$




Методы отображения адресов (mapping)




- Метод отображения адресов (mapping method) —
 метод сопоставления физическому адресу записи в кеш-памяти
- Виды методов отображения (параметры кеш-памяти *S, E, B*):
 - **□ Множественно-ассоциативное отображение** (set-associative mapping)
 - Прямое отображение (direct mapping) в каждом мужестве (set) по одной записи (E = 1, поле Tag не требуется, только Set index)
 - Полностью ассоциативное отображение (full associative mapping) одно множество (S = 1, поле Set index не требуется, только Tag)

Загрузка данных из памяти (Load/read)



```
if <Блок с адресом ADDR в кеш-памяти> then
    /* Cache hit */
    <Bepнуть значение из кеш-памяти>
else
    /* Cache miss */
    <3агрузить блок данных из кеш-памяти следующего уровня (либо DRAM)>
    <Pазместить загруженный блок в одной из строк кеш-памяти>
    <Bepнуть значение из кеш-памяти (загруженное)>
end if
```

Загрузка данных из памяти (Load/read)



- 1. Выбирается одно из *S* множеств (по полю *Set index*)
- 2. Среди *E* записей множества отыскивается строка с требуемым полем *Tag* и установленным битом *Valid* (нашли cache hit, не нашли cache miss)
- 3. Данные из блока считываются с заданным смещением *Block offset*

Замещение записей кеш-памяти

2-way set associative cache:

Set0	٧	Tag	Word0	Word1	Word2	Word3
Seto						
Set1						
2611						
Set2	1	0001	15	20	35	40
Setz	1	0011	1234	1222	3434	896
Set3						
3613						

Промах при загрузке данных

// Load from memory to register
movl (40), %eax

- В какую строку (way) множества 2 загрузить блок с адресом 40?
- Какую запись вытеснить (evict) из кеш-памяти в DRAM?

Memory:

	iviemory:							
	0-3	Word0	Word1	Word2	Word3			
	4-7							
	8-11							
	12-15							
	16-19							
	20-23							
	24-27	15	20	35	40			
	28-31							
	32-35							
	36-39							
•	40-43	12	2312	342	7717			
	44-47							
	48-51							
	52-55							
1	56-59	1234	1222	3434	896			
	60-63							
	64-67							
	68-71							

Address 40:

Tag: 000010 ₂	Index: 10 ₂	Offset: 00,
_	_	-

Address 24:


Tag: 000001 ₂	Index: 10 ₂	Offset:	00 ₂
--------------------------	------------------------	---------	-----------------

Алгоритмы замещения записей кеш-памяти

- Алгоритмы замещения (Replacement policy)
 требуют хранения вместе с каждой строкой
 кеш-памяти специализированного поля флагов/истории
- Алгоритм L. Belady вытесняет запись, которая с большой вероятностью не понадобиться в будущем
- LRU (Least Recently Used) вытесняется строку неиспользованную дольше всех
- MRU (Most Recently Used) вытесняет последнюю использованную строку
- RR (Random Replacement) вытесняет случайную строку

•

Запись данных в память (store/write)



- Политики записи (Write policy) определяют:
 - Когда данные должны быть переданы из кеш-памяти в оперативную память
 - Как должна вести себя кеш-память при событии "write miss" запись отсутствует в кеш-памяти

Алгоритмы записи в кеш (write policy)

Политика поведения кеш-памяти в ситуации "write hit" (запись имеется в кеш-памяти)

- Политика Write-through (сквозная запись) каждая запись в кешпамять влечет за собой обновление данных в кеш-памяти и оперативной памяти (кеш "отключается" для записи)
- Политика Write-back (отложенная запись, сору-back) первоначально данные записываются только в кеш-память
- Все измененные строки кеш-памяти помечаются как "грязные" (Dirty)
- Запись в память "грязных" строк осуществляется при их замещении или специальному событию (lazy write)
- Внимание: чтение может повлечь за собой запись в память
 - При чтении возник cache miss, данные загружаются из кеш-памяти верхнего уровня (либо DRAM)
 - Нашли строку для замещения, если флаг dirty = 1, записываем её данные в память
 - Записываем в строку новые данные

Алгоритмы записи в кэш (write policy)

Политика поведения кеш-памяти в ситуации "write miss" (записи не оказалось в кеш-памяти)

Write-Allocate

- 1. В кеш-памяти выделяется запись (это может привести к выгрузке в память старой записи)
- 2. Данные загружаются в выделенную строку (при необходимости запись помечается как "dirty")
- No-Write-Allocate (Write around)
 - Данные не записываются в кеш-память, сразу передаются в оперативную память (кеш работает только для операция чтения)

Часто используются следующие комбинации:

- Write-back + Write-allocate
- ☐ Write-through + No-write-allocate

Показатели эффективности кеш-памяти

- Cache latency время доступа к данным в кеш-памяти (clocks)
- Cache bandwidth количество байт передаваемых за такт между кеш-памятью и вычислительным ядром процессора (byte/clock)
- Cache hit rate отношения числа успешных чтений данных из кеш-памяти (без промахов) к общему количеству обращений к кеш-памяти

$$HitRate = \frac{N_{CacheHit}}{N_{Access}}$$

$$0 \le HitRate \le 1$$

Пример: 4-way set associative cache

- Рассмотрим 4-х канальный (4-way) множественно-ассоциативный L1-кеш размером 32 KiB с длиной строки 64 байт (cache line)
- В какой записи кеш-памяти будут размещены данные для физического адреса длиной 52 бит: 0x00000FFFFAB64?
- Количество записей в кеш-памяти (Cache lines): 32 KiB / 64 = 512
- Количество множеств (Sets): 512 / 4 = 128
- Каждое множество содержит 4 канала (4-ways, 4 lines per set)
- Поле смещения (Offset): log₂(64) = 6 бит
- Поле номер множества (Index): log₂(128) = 7 бит
- Поле Tag: 52 7 6 = 35 бит

Tag: 39 бит Set Index: 7 бит Offset: 6 бит

Пример: 4-way set associative cache

Physical Address (52 bits):

Tag (39 bit)	Set Index (7 bit)	Offset (6 bit)
--------------	--------------------------	----------------

Cache (4-way set associative):

Set 0	Tag0	Cache line (64 bytes)		
	Tag1	Cache line (64 bytes)		
	Tag2	Cache line (64 bytes)		
	Tag3	Cache line (64 bytes)		
Set 1	Tag0	Cache line (64 bytes)		
	Tag1	Cache line (64 bytes)		
	Tag2	Cache line (64 bytes)		
	Tag3	Cache line (64 bytes)		
•••				
Cot 127	Tag0	Cache line (64 bytes)		
	Tag1	Cache line (64 bytes)		
Set 127	Tag2	Cache line (64 bytes)		
	Tag3	Cache line (64 bytes)		

Пример: 4-way set associative cache

Address: 0x00000FFFFAB64 = 111111111111111111110101011101100100₂

: 1111111111111111111111111111111111111	Set Index: 0101101 = 45 ₁₀	Offset: 100100 = 36 ₁₀
---	---------------------------------------	-----------------------------------

Cache (4-way set associative):

		•••
Set 45	Tag0	Cache line (64 bytes)
	Tag1	Cache line (64 bytes)
	111111111111111111111	[Start from byte 36,
	Tag3	Cache line (64 bytes)
•••		•••

Пример: чтение из памяти

В программе имеется массив int v[100] Обратились к элементу v[17], физический адрес которого: $0x00000FFFFAB64 = 1111111111111111111111110101011101100100_2$

Tag: 1111111111111111 | Set Index: $0101101 = 45_{10}$ | Offset: $100100 = 36_{10}$

- В кеш-память будет загружен блок из 64 байт с начальным адресом:
 0x00000FFFFAB40 = 1111111111111111110101010101000000₂
- В строке кеш-памяти будут размещены 16 элементов по 4 байта (int):
 v[8], v[9], v[10], v[11], ..., v[17], ..., v[23]

Cache (4-way set associative):

Set 45	Tag0	Cache line (64 bytes)	
		Tag1	Cache line (64 bytes)
		111111111111111111111111111111111111111	v[8], v[9],, v[17],, v[23]
		Tag3	Cache line (64 bytes)

Cache line split access

Что будет если прочитать 4 байта начиная с адреса

Address: 0x00000FFFFAB64 = 111111111111111111101010111111110₂

Tag: 1111111111111111101	Set Index: 0101101 = 45 ₁₀	Offset: 111110 = 62 ₁₀
--------------------------	---------------------------------------	-----------------------------------

Cache (4-way set associative):

•••		•••
Set 45	Tag0	Cache line (64 bytes)
	Tag1	Cache line (64 bytes)
	111111111111111111111	[0, 1,, 62, 63]
	Tag3	Cache line (64 bytes)
Set 46		
	1111111111111111111111	[0, 1,, 63]

2 байта находятся в другой строке кеш-памяти (set = 0101110_2 = 46, offset = 0)

Cache line split access (split load)

Многоуровневая кеш-память

- Inclusive caches данные, присутствующие в кеш-памяти L1, обязательно должны присутствовать в кеш-памяти L2
- Exclusive caches те же самые данные в один момент времени могут располагаться только в одной из кешпамяти – L1 или L2 (например, AMD Athlon)
- Некоторые процессоры допускают одновременное нахождение данных и в L1 и в L2 (например, Pentium 4)


Intel Nehalem:
 L1 not inclusive with L2; L1 & L2 inclusive with L3

Intel Nehalem

- L1 Instruction Cache: 32 KiB, 4-way set associative, cache line 64 байта, один порт доступа, разделяется двумя аппаратными потоками (при включенном Hyper-Threading)
- **L1 Data Cache:** 32 KiB, 8-way set associative, cache line 64 байта, один порт доступа, разделяется двумя аппаратными потоками (при включенном Hyper-Threading)
- **L2 Cache:** 256 KiB, 8-way set associative, cache line 64 байта, unified cache (для инструкций и данных), write policy: write-back, non-inclusive
- L3 Cache: 8 MiB, 16-way set associative, cache line 64 байта, unified cache (для инструкций и данных), write policy: write-back, inclusive (если данные/инструкции есть в L1 или L2, то они будут находится и в L3, 4-bit valid vector)


Cache-Coherence Protocols

 ■ Когерентность кеш-памяти (cache coherence) — свойство кеш-памяти, означающее согласованность данных, хранящихся в локальных кешах, с данными в оперативной памяти



- Протоколы поддержки когерентности кешей
 - □ MSI
 - **☐** MESI
 - □ MOSI
 - MOESI (AMD Opteron)
 - MESI+F (Modified, Exclusive, Shared, Invalid and Forwarding): Intel Nehalem (via QPI)

Intel Core i7 address translation



Intel Nehalem


L1 Cache:

32 КіВ кеш инструкций, 32 КіВ кеш данных

■ **L2 Cache**: 256 KiB кеш

L3 Cache: 8 MiB,


общий для всех ядер процессора



Nehalem Caches (Latency & Bandwidth)										
L1 Cache Latency	4 cycles (16 b/cycle)									
L2 Cache Latency	10 cycles (32 b/cycle to L1)									
L3 Cache Latency	52 cycles									


Intel Sandy Bridge

- L0 Cache: кеш для 1500 декодированных микроопераций (uops)
- L1 Cache: 32 KiB кеш инструкций, 32 KiB кеш данных (4 cycles, load 32 b/cycle, store 16 b/cycle)
- L2 Cache: 256 KiB (11 cycles, 32 b/cycle to L1)
- LLC Cache (Last Level Cache, L3): 8 МіВ, общий для всех ядер
 процессора и ядер интегрированного GPU! (25 cycles, 256 b/cycle)



Intel Haswell

- L1 Cache: 32 КіВ кеш инструкций, 32 КіВ кеш данных
 (4 cycles, load 64 b/cycle, store 32 b/cycle)
- L2 Cache: 256 КіВ кеш (11 cycles, 64 b/cycle to L1)
- LLC Cache (Last Level Cache, L3): 8 МіВ,
 общий для всех ядер процессора и ядер интегрированного GPU




AMD Bulldozer

■ **L1d:** 16 KiB per cluster; **L1i**: 64 KiB per core

L2: 2 MiB per module

L3: 8 MiB




AMD Bulldozer Cache/Memory Latency

	L1 Cache (clocks)	L2 Cache (clocks)	L3 Cache (clocks)	Main Memory (clocks)
AMD FX-8150 (3.6 GHz)	4	21	65	195
AMD Phenom II X4 975 BE (3.6 GHz)	3	15	59	182
AMD Phenom II X6 1100T (3.3 GHz)	3	14	55	157
Intel Core i5 2500K (3.3 GHz)	4	11	25	148

http://www.anandtech.com/show/4955/the-bulldozer-review-amd-fx8150-tested

Windows CPU Cache Information (CPU-Z)



- L1 Data:32 KB, 8-way
- **L2** 256 KB, 8-way

Информация о структуре кеш-памяти может быть получена инструкцией **CPUID**

GNU/Linux CPU Cache Information (/proc)

```
$ cat /proc/cpuinfo
processor : 0
model name : Intel(R) Core(TM) i5-2520M CPU @ 2.50GHz
stepping : 7
microcode : 0x29
cpu MHz : 2975.000
cache size : 3072 KB
physical id : 0
siblings : 4
core id : 0
cpu cores : 2
apicid : 0
initial apicid: 0
bogomips : 4983.45
clflush size : 64
cache_alignment : 64
address sizes : 36 bits physical, 48 bits virtual
```

GNU/Linux CPU Cache Information (/sys)

```
/sys/devices/system/cpu/cpu0/cache
    index0/
        coherency line size
        number of sets
        shared_cpu_list size
        ways_of_associativity
        level
        physical_line_partition
        shared_cpu_map
        type
    index1/
    index2/
```

GNU/Linux CPU Cache Information (SMBIOS)

```
# dmidecode -t cache
SMBIOS 2.6 present.
Handle 0x0002, DMI type 7, 19 bytes
Cache Information
        Socket Designation: L1-Cache
        Configuration: Enabled, Not Socketed, Level 1
        Operational Mode: Write Through
        Location: Internal
        Installed Size: 64 kB
        Maximum Size: 64 kB
        Supported SRAM Types:
                 Synchronous
        Installed SRAM Type: Synchronous
        Speed: Unknown
        Error Correction Type: Single-bit ECC
        System Type: Data
        Associativity: 8-way Set-associative
Handle 0x0003, DMI type 7, 19 bytes
Cache Information
        Socket Designation: L2-Cache
        Configuration: Enabled, Not Socketed, Level 2
        Operational Mode: Write Through
```

CPU Cache Information

```
// Microsoft Windows
BOOL WINAPI GetLogicalProcessorInformation(
    Out PSYSTEM LOGICAL PROCESSOR INFORMATION Buffer,
   Inout PDWORD ReturnLength
// GNU/Linux
#include <unistd.h>
long sysconf(int name); /* name = _SC_CACHE_LINE */
// CPUID
```

Программные симуляторы кеш-памяти

- SimpleScalar (http://www.simplescalar.com)
 - Симулятор суперскалярного процессора с внеочередным выполнением команд
 - □ cache.c реализации логики работы кеш-памяти (функция int cache_access(...))
- MARSSx86 (Micro-ARchitectural and System Simulator for x86-based Systems, http://marss86.org)
- PTLsim cycle accurate microprocessor simulator and virtual machine for the x86 and x86-64 instruction sets (<u>www.ptlsim.org</u>)
- MARS (MIPS Assembler and Runtime Simulator)
 http://courses.missouristate.edu/kenvollmar/mars/
- CACTI an integrated cache access time, cycle time, area, leakage, and dynamic power model for cache architectures http://www.cs.utah.edu/~rajeev/cacti6/

Суммирование элементов массива

```
int sumarray3d_def(int a[N][N][N])
{
    int i, j, k, sum = 0;

    for (i = 0; i < N; i++) {
        for (j = 0; j < N; j++) {
            for (k = 0; k < N; k++) {
                sum += a[k][i][j];
            }
        }
    }
    return sum;
}</pre>
```

Массив a[3][3][3] хранится в памяти строка за строкой (row-major order)

Reference pattern: stride-(N*N)

Address 0	a[0][0][0]	a[0][0][1]	a[0][0][2]	a[0][1][0]	a[0][1][1]	a[0][1][2]	a[0][2][0]	a[0][2][1]	a[0][2][2]
36	a[1][0][0]	a[1][0][1]	a[1][0][2]	a[1][1][0]	a[1][1][1]	a[1][1][2]	a[1][2][0]	a[1][2][1]	a[1][2][2]
72	a[2][0][0]	a[2][0][1]	a[2][0][2]	a[2][1][0]	a[2][1][1]	a[2][1][2]	a[2][2][0]	a[2][2][1]	a[2][2][2]

Суммирование элементов массива

```
int sumarray3d_def(int a[N][N][N])
{
   int i, j, k, sum = 0;

   for (i = 0; i < N; i++) {
       for (j = 0; j < N; j++) {
            for (k = 0; k < N; k++) {
                sum += a[i][j][k];
            }
       }
    }
   return sum;
}</pre>
```

Массив a[3][3][3] хранится в памяти строка за строкой (row-major order)

Reference pattern: stride-1


Address 0	a[0][0][0]	a[0][0][1]	a[0][0][2]	a[0][1][0]	a[0][1][1]	a[0][1][2]	a[0][2][0]	a[0][2][1]	a[0][2][2]
36	a[1][0][0]	a[1][0][1]	a[1][0][2]	a[1][1][0]	a[1][1][1]	a[1][1][2]	a[1][2][0]	a[1][2][1]	a[1][2][2]
72	a[2][0][0]	a[2][0][1]	a[2][0][2]	a[2][1][0]	a[2][1][1]	a[2][1][2]	a[2][2][0]	a[2][2][1]	a[2][2][2]

Умножение матриц (DGEMM) v1.0

```
for (i = 0; i < N; i++) {
    for (j = 0; j < N; j++) {
        for (k = 0; k < N; k++) {
            c[i][j] += a[i][k] * b[k][j];
        }
    }
}</pre>
```

DGEMM -

Double precision GEneral Matrix Multiply



Умножение матриц (DGEMM) v1.0

a

0, 0	0, 1	0, 2		0, N-1								
1, 0	1, 1	1, 2		1, N-1								
<i>i</i> , 0	i, 1	i, 2	•••	i, N-1								
		•••										

- Read a[i, 0] cache miss
- Read b[0, j] cache miss
- Read a[i, 1] cache hit
- Read b[1, j] cache miss
- Read a[i, 2] cache hit
- Read b[2, j] cache miss


b

0, 0	0, 1	0, j	
1, 0	1, 1	1, j	
2, 0	2, 1	 1, j	•••
•••	•••	•••	
N-1, 0	N-1, 1	N-1, j	

c[i][j] += a[i][k] * b[k][j];

53

Умножение матриц (DGEMM) v2.0



Умножение матриц (DGEMM)

- Процессор Intel Core i5 2520M (2.50 GHz)
- GCC 4.8.1
- CFLAGS = -00 Wall -g
- N = 512 (double)

	DGEMM v1.0	DGEMM v2.0
Time (sec.)	1.0342	0.7625
Speedup	-	1.36

Умножение матриц (DGEMM) v3.0

```
for (i = 0; i < n; i += BS) {
    for (j = 0; j < n; j += BS) {
        for (k = 0; k < n; k += BS) {
            for (i0 = 0, c0 = (c + i * n + j),
                  a0 = (a + i * n + k); i0 < BS;
                  ++i0, c0 += n, a0 += n)
                 for (k0 = 0, b0 = (b + k * n + j);
                      k0 < BS; ++k0, b0 += n)
                     for (j0 = 0; j0 < BS; ++j0) {
                         c0[j0] += a0[k0] * b0[j0];
                    Блочный алгоритм умножения матриц
                   Подматрицы могут поместит в кеш-память
                          (Cache-oblivious algorithms)
```

Умножение матриц

- Процессор Intel Core i5 2520M (2.50 GHz)
- GCC 4.8.1
- CFLAGS = -00 Wall g
- N = 512 (double)

	DGEMM v1.0	DGEMM v2.0	DGEMM v3.0
Time (sec.)	1.0342	0.7625	0.5627
Speedup	-	1.36	1.84



DGEMM v4.0: Loop unrolling, SIMD (SSE, AVX), OpenMP, ... 57

Профилирование DGEMM v1.0

Профилирование DGEMM v3.0

```
struct data {
   int a; /* 4 байта */
   int b; /* 4 байта */
   int c; /* 4 байта */
   int d; /* 4 байта */
};
struct data *p;
for (i = 0; i < N; i++) {
   p[i].a = p[i].b; // Используются только а и b
```

Cache line (64 байта) после чтения p[0].b:

b	С	d	a	b	С	d	a	b	С	d	a	b	С	d	a
															1

```
// Split into 2 structures
struct data {
    int a; /* 4 байта */
    int b; /* 4 байта */
struct data *p;
for (i = 0; i < N; i++) {
   p[i].a = p[i].b;
```

Cache line (64 байта) после чтения p[0].b:

b	a	b	a	b	a	b	a	b	a	b	a	b	a	b	a


```
// Split into 2 structures
struct data {
    int a; /* 4 байта */
    int b; /* 4 байта */
struct data *p;
                                     Speedup 1.37
for (i = 0; i < N; i++) {
    p[i].a = p[i].b;
                             ■ N = 10 * 1024 * 1024
                             GCC 4.8.1 (Fedora 19 x86_64)
                             ■ CFLAGS = -00 -Wall -g
                             Intel Core i5 2520M
```

Cache line (64 байта) после чтения p[0].b:

b	a	b	a	b	a	b	a	b	a	b	a	b	a	b	a

```
struct data {
                                             Компилятор
    char a;
                                        выравнивает структуру:
    /* padding 3 bytes */
                                        sizeof(struct data) = 12
    int b;
    char c;
    /* padding: 3 bytes */
};
struct data *p;
for (i = 0; i < N; i++) {
    p[i].a++;
```

Cache line (64 байта):



Выравнивание структур на х86

x86

- char (one byte) will be 1-byte aligned.
- short (two bytes) will be 2-byte aligned.
- int (four bytes) will be 4-byte aligned.
- long (four bytes) will be 4-byte aligned.
- float (four bytes) will be 4-byte aligned.
- double (eight bytes) will be 8-byte aligned on Windows and 4-byte aligned on Linux.
- pointer (four bytes) will be 4-byte aligned.

x86_64

- long (eight bytes) will be 8-byte aligned.
- double (eight bytes) will be 8-byte aligned.
- pointer (eight bytes) will be 8-byte aligned.

Размер структуры должен быть кратен размеру самого большого поля

```
struct data {
                                         Компилятор
    int b;
                                   выравнивает структуру:
    char a;
                                    sizeof(struct data) = 8
    char c;
    /* padding 2 bytes */
};
struct data *p;
for (i = 0; i < N; i++) {
    p[i].a++;
```

Cache line (64 байта):

```
struct data {
    int b;
    char a;
    char c;
    /* padding 2 bytes */
};
struct data *p;
for (i = 0; i < N; i++) {
    p[i].a++;
```

Компилятор выравнивает структуру:

sizeof(struct data) = 8

Speedup 1.21

- N = 10 * 1024 * 1024
- GCC 4.8.1 (Fedora 19 x86 64)
- CFLAGS = -00 -Wall -g
- Intel Core i5 2520M


Cache line (64 байта):

b b b a c	b b b b	ас
-----------	---------	----

```
#define SIZE 65
                                  sizeof(struct point) = 288
                                   (4 байта выравнивания)
struct point {
   double x; /* 8-byte aligned */
   double y; /* 8-byte aligned */
   double z; /* 8-byte aligned */
    int data[SIZE]; /* 8-byte aligned */
struct point *points;
for (i = 0; i < N; i++) {
   d[i] = sqrt(points[i].x * points[i].x +
               points[i].y * points[i].y);
```

```
Cache line (64 байта)
                   data[0], data[1], ..., data[9]
              Z
  X
        У
   aouble y; /* &-byte aligned */
             /* 8-byte aligned */
   double z;
   int data[SIZE]; /* 8-byte aligned */
struct point *points;
for (i = 0; i < N; i++) {
   d[i] = sqrt(points[i].x * points[i].x +
               points[i].y * points[i].y);
```

```
struct point1 {
    double x;
    double y;
    double z;
struct point2 {
    int data[SIZE];
struct point1 *points1;
struct point2 *points2;
for (i = 0; i < N; i++) {
    d[i] = sqrt(points1[i].x * points1[i].x +
                points1[i].y * points1[i].y);
```



Записная книжка v1.0

```
#define NAME_MAX 16
                                    Записи хранятся
                                      в односвязном списке
struct phonebook {
                                    Размер структуры
    char lastname[NAME MAX];
                                      136 байт
    char firstname[NAME MAX];
    char email[16];
    char phone[10];
    char cell[10];
    char addr1[16];
    char addr2[16];
    char city[16];
    char state[2];
    char zip[5];
    struct phonebook *next;
};
```

Записная книжка v1.0

```
struct phonebook *phonebook_lookup(
     struct phonebook *head, char *lastname)
    struct phonebook *p;
    for (p = head; p != NULL; p = p->next) {
        if (strcmp(p->lastname, lastname) == 0) {
            return p;
    return NULL;
```

Записная книжка v1.0

```
struct phonebook *phonebook_lookup(
     struct phonebook *head, char *lastname)
    struct phonebook *p;
    for (p = head; p != NULL; p = p->next) {
        if (strcmp(p->lastname, lastname) == 0) {
            return p;
```

- При обращении к полю **p->lastname** в кеш-память загружаются поля: **firstname**, **email**, **phone**, ...
- На каждой итерации происходит "промах" (cache miss)
 при чтении поля p->lastname

Записная книжка v2.0

```
struct phonebook {
    char firstname[NAME_MAX];
    char email[16];
    char phone[10];
    char cell[10];
    char addr1[16];
    char addr2[16];
                                   Последовательное
    char city[16];
                                   размещение в памяти
    char state[2];
                                   полей lastname
    char zip[5];
                                  Массив можно сделать
    struct phonebook *next;
                                  динамическим
};
char lastnames[SIZE_MAX][NAME_MAX];
struct phonebook phonebook [SIZE MAX];
int nrecords;
```

Записная книжка v2.0

```
struct phonebook *phonebook_lookup(char *lastname)
    int i;
    for (i = 0; i < nrecords; i++) {</pre>
        if (strcmp(lastnames[i], lastname) == 0) {
            return &phonebook[i];
    return NULL;
```

Записная книжка (lookup performance)

- Intel Core i5 2520M (2.50 GHz)
- GCC 4.8.1
- CFLAGS = -00 -Wall
- Количество записей: 10 000 000 (random lastname[16])

	PhoneBook Lookup Performance		
	Linked list (v1.0)	1D array (v2.0)	
Cache misses (Linux perf)	1 689 046	622 152	
Time (sec)	0.017512	0.005457	
Speedup		3.21	

Литература

- Randal E. Bryant, David R. O'Hallaron. Computer Systems: A Programmer's Perspective. Addison-Wesley, 2010
- Drepper Ulrich. What Every Programmer Should Know About Memory // http://www.akkadia.org/drepper/cpumemory.pdf
- Ричард Гербер, Арт Бик, Кевин Смит, Ксинмин Тиан. **Оптимизация ПО. Сборник рецептов.** СПб.: Питер, 2010
- Agner Fog. Optimizing subroutines in assembly language: An optimization guide for x86
 platforms // http://www.agner.org/optimize/optimizing assembly.pdf
- Intel 64 and IA-32 Architectures Optimization Reference Manual
- Herb Sutter. Machine Architecture: Things Your Programming Language Never Told You // http://www.nwcpp.org/Downloads/2007/Machine Architecture - NWCPP.pdf
- David Levinthal. Performance Analysis Guide for Intel Core i7 Processor and Intel Xeon
 5500 Processors //
 http://software.intel.com/sites/products/collateral/hpc/vtune/performance_analysis_guide.

 pdf
- System V Application Binary Interface (AMD64 Architecture Processor Supplement) // http://www.x86-64.org/documentation/abi.pdf