Лекция 4 Векторизация кода (code vectorization: SSE/AVX)

Курносов Михаил Георгиевич

E-mail: mkurnosov@gmail.com WWW: www.mkurnosov.net

Курс «Высокопроизводительные вычислительные системы» Сибирский государственный университет телекоммуникаций и информатики (Новосибирск) Осенний семестр, 2015

Instruction Level Parallelism

Архитектурные решения для обеспечения параллельного выполнения коротких последовательностей инструкций

- Вычислительный конвейер (Pipeline) совмещение (overlap) во времени выполнения инструкций
- Суперскалярное выполнение (Superscalar) выдача и выполнение нескольких инструкций за такт (CPI < 1)
- Внеочередное выполнение (Out-of-order execution) динамическая выдача инструкций на выполнение по готовности их данных

Instruction Level Parallelism

Архитектурные решения для обеспечения параллельного выполнения коротких последовательностей инструкций


- Вычислительный конвейер (Pipeline) совмещение (overlap) во времени выполнения инструкций
- Суперскалярное выполнение (Superscalar) выдача и выполнение нескольких инструкций за такт (CPI < 1)
- Внеочередное выполнение (Out-of-order execution) динамическая выдача инструкций на выполнение по готовности их данных

Каждый подход имеет свои плюсы и минусы Существует ли альтернатива этим подходам?

Векторные процессоры


■ Векторный процессор (Vector processor) —
 это процессор, поддерживающий на уровне системы команд операции для работы с одномерными массивами — векторами (vector)

Скалярный процессор (Scalar processor)



add Z, X, Y

Векторный процессор (Vector processor)



add.v Z[0:n-1], X[0:n-1], Y[0:n-1]

Vector CPU vs. Scalar CPU

Поэлементное суммирование двух массивов из 10 чисел

Скалярный процессор (Scalar processor)

```
for i = 1 to 10 do
    IF - Instruction Fetch (next)
    ID - Instruction Decode
    Load Operand1
    Load Operand2
    Add Operand1 Operand2
    Store Result
end for
```

Векторный процессор (Vector processor)

```
IF - Instruction Fetch
ID - Instruction Decode
Load Operand1[0:9]
Load Operand2[0:9]
Add Operand1[0:9] Operand2[0:9]
Store Result
```

Vector CPU vs. Scalar CPU

Поэлементное суммирование двух массивов из 10 чисел

Скалярный процессор (Scalar processor)

```
for i = 1 to 10 do
    IF - Instruction Fetch (next)
    ID - Instruction Decode
    Load Operand1
    Load Operand2
    Add Operand1 Operand2
    Store Result
end for
```

Векторный процессор (Vector processor)

```
IF - Instruction Fetch
ID - Instruction Decode
Load Operand1[0:9]
Load Operand2[0:9]
Add Operand1[0:9] Operand2[0:9]
Store Result
```

- Меньше преобразований адресов
- Меньше IF, ID
- Меньше конфликтов конвейера, ошибок предсказания переходов
- Эффективнее доступ к памяти (2 выборки vs. 20)
- Операция над операндами выполняется параллельно
- Уменьшился размер кода

Производительность векторного процессора

Факторы влияющие на производительность векторного процессора

- Доля кода, который может быть выражен в векторной форме (с использованием векторных инструкций)
- Длина вектора (векторного регистра)
- Латентность векторной инструкции (Vector startup latency) начальная задержка конвейера при обработке векторной инструкции
- Количество векторных регистров
- Количество векторных модулей доступа к памяти (load-store)

•

Виды векторных процессоров

■ Векторные процессоры память-память

(Memory-memory vector processor) — векторы размещены
в оперативной памяти, все векторные операции память-память

■ Примеры:

- □ CDC STAR-100 (1972, вектор 65535 элементов)
- ☐ Texas Instruments ASC (1973)

Векторные процессоры регистр-регистр

(Register-vector vector processor) — векторы размещены в векторных регистрах, все векторные операции выполняются между векторными регистрами

 Примеры: практически все векторные системы начиная с конца 1980-х: Cray, Convex, Fujitsu, Hitachi, NEC, ...

Векторные вычислительные системы

- Cray 1 (1976) 80 MHz, 8 regs, 64 elems
- Cray XMP (1983) 120 MHz 8 regs, 64 elems
- Cray YMP (1988) 166 MHz 8 regs, 64 elems
- Cray C-90 (1991) 240 MHz 8 regs, 128 elems
- Cray T-90 (1996) 455 MHz 8 regs, 128 elems
- Conv. C-1 (1984) 10 MHz 8 regs, 128 elems
- Conv. C-4 (1994) 133 MHz 16 regs, 128 elems
- Fuj. VP200 (1982 133 MHz 8-256 regs, 32-1024 elems
- Fuj. VP300 (1996) 100 MHz 8-256 regs, 32-1024 elems
- NEC SX/2 (1984) 160 MHz 8+8K regs, 256+var elems
- NEC SX/3 (1995) 400 MHz 8+8K regs, 256+var elems

Модули векторного процессора

Векторные функциональные устройства
 (Vector Functional Units): полностью конвейеризированы,
 FP add, FP mul, FP reciprocal (1/x), Int. add, Int. mul, ...


- Векторные модули доступа к памяти (Vector Load-Store Units)
- **Векторные регистры** (Vector Registers): регистры фиксированной длины (как правило, 64-512 бит)

SIMD-инструкции современных процессоров

- Intel MMX: 1997, Intel Pentium MMX, IA-32
- AMD 3DNow!: 1998, AMD K6-2, IA-32
- Apple, IBM, Motorola AltiVec: 1998, PowerPC G4, G5, IBM Cell/POWER
- Intel SSE (Streaming SIMD Extensions): 1999, Intel Pentium III
- Intel **SSE2**: 2001, Intel Pentium 4, IA-32
- Intel SSE3: 2004, Intel Pentium 4 Prescott, IA-32
- Intel **SSE4**: 2006, Intel Core, AMD K10, x86-64
- AMD SSE5 (XOP, FMA4, CVT16): 2007, 2009, AMD Buldozzer
- Intel AVX: 2008, Intel Sandy Bridge
- ARM Advanced SIMD (NEON): ARMv7, ARM Cortex A
- MIPS SIMD Architecture (MSA): 2012, MIPS R5
- Intel AVX2: 2013, Intel Haswell
- Intel AVX-512: 2013, Intel Xeon Skylake (2015), Intel Xeon Phi

CPUID (CPU Identification): Microsoft Windows

Windows CPU-Z



CPUID (CPU Identification): GNU/Linux

- Файл /proc/cpuinfo: в поле flags хранится информация о процессоре
- Файл /sys/devices/system/cpu/cpuX/microcode/processor_flags
- Устройство /dev/cpu/CPUNUM/cpuid: чтение выполняется через lseek
 и pread (требуется загрузка модуля ядра cpuid)

```
$ cat /proc/cpuinfo
processor : 0
vendor_id : GenuineIntel
cpu family : 6
model name : Intel(R) Core(TM) i5-2520M CPU @ 2.50GHz
flags : fpu vme de pse tsc msr pae mce cx8 apic sep
mtrr pge mca cmov pat pse36 clflush dts acpi mmx fxsr sse sse2
ss ht tm pbe syscall nx rdtscp lm constant_tsc arch_perfmon
pebs bts nopl xtopology nonstop_tsc aperfmperf pni pclmulqdq
dtes64 ds_cpl vmx smx est tm2 ssse3 cx16 xtpr pdcm pcid sse4_1
sse4_2 x2apic popcnt tsc_deadline_timer xsave avx lahf_lm ida
arat epb xsaveopt pln pts dtherm tpr_shadow vnmi flexpriority
ept vpid
```

CPUID (CPU Identification): Microsoft Windows


```
#include <intrin.h>
int isAVXSupported()
    bool AVXSupported = false;
    int cpuInfo[4];
    __cpuid(cpuInfo, 1);
    bool osUsesXSAVE_XRSTORE = cpuInfo[2] & (1 << 27) || false;</pre>
    bool cpuAVXSuport = cpuInfo[2] & (1 << 28) || false;</pre>
    if (osUsesXSAVE XRSTORE && cpuAVXSuport) {
        // Check if the OS will save the YMM registers
        unsigned long long xcrFeatureMask =
                                _xgetbv(_XCR_XFEATURE_ENABLED_MASK);
        AVXSupported = (xcrFeatureMask & 0x6) | false;
    return AVXSupported;
```

CPUID (CPU Identification): GNU/Linux

```
inline void cpuid(int fn, unsigned int *eax, unsigned int *ebx,
                   unsigned int *ecx, unsigned int *edx)
{
    asm volatile("cpuid"
        : "=a" (*eax), "=b" (*ebx), "=c" (*ecx), "=d" (*edx)
        : "a" (fn));
int is avx supported()
    unsigned int eax, ebx, ecx, edx;
    cpuid(1, &eax, &ebx, &ecx, &edx);
    return (ecx & (1 << 28)) ? 1 : 0;
}
int main()
                                              Intel 64 and IA-32 Architectures
    printf("AVX supported: %d\n",
                                               Software Developer's Manual
           is avx supported());
                                                       (Vol. 2A)
    return 0;
```


Intel MMX

- 1997, Intel Pentium MMX
- MMX набор SIMD-инструкции обработки целочисленных векторов длиной 64 бит




- Типы векторов: 8 x 1 char, 4 x short int, 2 x int
- MMX-инструкции разделяли x87 FPU
 с FP-инструкциями требовалось оптимизировать
 поток инструкций (отдавать предпочтение
 инструкциям одного типа)





Intel SSE

- 1999, Pentium III
- 8 векторных регистров шириной 128 бит: %xmm0, %xmm1, ..., %xmm7
- Типы данных: float (4 элемента на вектор)
- 70 инструкций: команды пересылки, арифметические команды, команды сравнения, преобразования типов, побитовые операции
- Инструкции явной предвыборки данных, контроля кэширования данных и контроля порядка операций сохранения



XMM0 XMM1 XMM2 XMM3 XMM4 XMM5 XMM6 XMM7

127

MXCSR 31 C

Intel SSE

- Один из разработчиков расширения SSE –
 В.М. Пентковский (1946 2012 г.)
- До переход в Intel являлся сотрудником Новосибирского филиала
 ИТМиВТ (программное обеспечение многопроцессорных комплексов
 Эльбрус 1 и 2, язык Эль-76, процессор Эль-90, ...)
- Jagannath Keshava and Vladimir Pentkovski: **Pentium III Processor Implementation Tradeoffs**. // Intel Technology Journal. 1999. T. 3. № 2.
- Srinivas K. Raman, Vladimir M. Pentkovski, Jagannath Keshava: Implementing Streaming SIMD Extensions on the Pentium III Processor. // IEEE Micro, Volume 20, Number 1, January/February 2000: 47-57 (2000)

Intel SSE2

- 2001, Pentium 4, IA32, x86-64 (Intel 64, 2004)
- **16** векторных регистров шириной 128 бит: %xmm0, %xmm1, ..., %xmm7; %xmm8, ..., %xmm15
- Добавлено 144 инструкции к 70 инструкциям SSE
- По сравнению с SSE сопроцессор FPU (x87) обеспечивает
 более точный результат при работе с вещественными числами

16 x char	char	char	char	cha	ar	char		•••	char
8 x short int	short int		short int					short int	
4 x float int	float		float		float			flo	at
2 x double	double				double				
1 x 128-bit int	128-bit integer								


Intel SSE3 & SSE4

- Intel SSE3: 2003, Pentium 4 Prescott, IA32, x86-64 (Intel 64, 2004)
- Добавлено 13 новых инструкции к инструкциям SSE2
- Возможность <u>горизонтальной</u> работы с регистрами команды сложения и вычитания нескольких значений, хранящихся в одном регистре

Intel SSE4: 2006, Intel Core, AMD Bulldozer


- Добавлено 54 новых инструкции:
 - SSE 4.1: 47 инструкций,
 Intel Penryn
 - SSE 4.2: 7 инструкций,
 Intel Nehalem

Horizontal instruction





haddps %xmm1, %xmm0



Intel AVX

- 2008, Intel Sandy Bridge (2011), AMD Bulldozer (2011)
- Размер векторов увеличен до 256 бит
- <u>Векторные регистры переименованы</u>: ymm0, ymm1, ..., ymm15
- Регистры xmm# это младшие 128 бит регистров ymm#
- Трехоперандный синтаксис AVX-инструкций: C = A + B
- Использование утт регистров требует поддержки со стороны операционной системы (для сохранения регистров при переключении контекстов)
 - Linux ядра >= 2.6.30
 - Apple OS X 10.6.8
 - Windows 7 SP 1
- Поддержка компиляторами:
 - o GCC 4.6
 - Intel C++ Compiler 11.1
 - Microsoft Visual Studio 2010
 - Open64 4.5.1

:	255	128	0
YMM0			XMM0
YMM1			XMM1
YMM2			XMM2
YMM3			XMM3
YMM4			XMM4
YMM5			XMM5
YMM6			XMM6
YMM7			XMM7
YMM8			XMM8
YMM9			XMM9
YMM10			XMM10
YMM11			XMM11
YMM12			XMM12
YMM13			XMM13
YMM14			XMM14
YMM15			XMM15

Формат SSE-инструкций

ADDPS

Название инструкции

- Тип инструкции
 - **S** над скаляром (scalar)
 - P над упакованным вектором (packed)


- ADDPS add 4 packed single-precision values (float)
- ADDSD add 1 scalar double-precision value (double)

- Тип элементов вектора/скаляра
 - S single precision (float, 32-бита)
 - D double precision (double, 64-бита)

Скалярные SSE-инструкции

- Скалярные SSE-инструкции (scalar instruction) —
 в операции участвуют только младшие элементы данных (скаляры)
 в векторных регистрах/памяти
- ADDSS, SUBSS, MULSS, DIVSS, ADDSD, SUBSD, MULSD, DIVSD, SQRTSS, RSQRTSS, RCPSS, MAXSS, MINSS, ...

Scalar Single-precision (float)



- Результат помещается в младшее двойное слово (32-bit) операнда-назначения (xmm1)
- Три старших двойных слова из операндаисточника (xmm0) копируются в операндназначение (xmm1)


Scalar Double-precision (double)

XMMØ	8.0	6.0
XMM1	7.0	7.0
	addsd %xm	m0, %xmm1
XMM1	8.0	13.0

- Результат помещается в младшие 64 бита операнда-назначения (xmm1)
- Старшие 64 бита из операнда-источника (xmm0) копируются в операнд-назначение (xmm1)

Инструкции над упакованными векторами

- **SSE-инструкция над упакованными векторами** (packed instruction) в операции участвуют все элементы данных векторных регистров/памяти
- ADDPS, SUBPS, MULPS, DIVPS, ADDPD, SUBPD, MULPD, DIVPD, SQRTPS, RSQRTPS, RCPPS, MAXPS, MINPS, ...



Инструкций SSE

■ Операции копирования данных (mem-reg/reg-mem/reg-reg)

Scalar: MOVSS

Packed: MOVAPS, MOVUPS, MOVLPS, MOVHPS, MOVLHPS, MOVHLPS

Арифметические операции

 Scalar: ADDSS, SUBSS, MULSS, DIVSS, RCPSS, SQRTSS, MAXSS, MINSS, RSQRTSS

 Packed: ADDPS, SUBPS, MULPS, DIVPS, RCPPS, SQRTPS, MAXPS, MINPS, RSQRTPS

Операции сравнения

Scalar: CMPSS, COMISS, UCOMISS

Pacled: CMPPS

Поразрядные логические операции

Packed: ANDPS, ORPS, XORPS, ANDNPS


-


SSE-инструкции копирования данных


- MOVSS: Copy a single floating-point data
- MOVLPS: Copy 2 floating-point data (low packed)
- MOVHPS: Copy 2 floating-point data (high packed)
- MOVAPS: Copy aligned 4 floating-point data (fast)
- MOVUPS: Copy unaligned 4 floating-point data (slow)
- MOVHLPS: Copy 2 high elements to low position
- MOVLHPS: Copy 2 low elements to high position

При копировании данных из памяти в векторный регистр (и наоборот) рекомендуется чтобы адрес был выровнен на границу в 16 байт

SSE-инструкции копирования данных







Арифметические SSE-инструкции

Arithmetic	Scalar Operator	Packed Operator
y = y + x	addss	addps
y = y - x	subss	subps
$y = y \times x$	mulss	mulps
$y = y \div x$	divss	divps
$y = \frac{1}{x}$	rcpss	rcpps
$y = \sqrt{x}$	sqrtss	sqrtps
$y = \frac{1}{\sqrt{x}}$	rsqrtss	rsqrtps
$y = \max(y, x)$	maxss	maxps
$y = \min(y, x)$	minss	minps

Использование инструкций SSE

Ассемблерные вставки

Встроенные функции компилятора (Intrinsic)

С++ классы

Автоматическая векторизация компилятора

Лучшая управляемость (полный контроль)

Простота использования

Автовекторизация компилятором

Clang (LLVM) — векторизация включена по умолчанию

```
$ clang -mllvm -force-vector-width=8 ...
$ opt -loop-vectorize -force-vector-width=8 ...
$ clang -fslp-vectorize-aggressive ./prog.c
```

- Visual C++ 2012 векторизация включена по умолчанию (при использовании опции /О2, подробный отчет формируется опцией /Qvec-report)
- Intel C++ Compiler векторизация включена по умолчанию (при использовании опции /O2, -O2, подробный отчет формируется опцией /Qvec-report, -vec-report)
- Oracle Solaris Studio векторизация включается совместным использованием опций -xvector=simd и -xO3

Автовекторизация компилятором

- GNU GCC векторизация включается при использовании опции
 -O3 или -ftree-vectorize
- Векторизация для PowerPC (набор инстуркций AltiVec)
 включается опцией –maltivec
- Векторизация для ARM NEON: -mfpu=neon -mfloat-abi=softfp
 или -mfloat-abi=hard

http://gcc.gnu.org/projects/tree-ssa/vectorization.html

Автовекторизация компилятором

```
#define N 100
int main()
    int i, a[N];
    for (i = 0; i < N; i++) {
        a[i] = a[i] >> 2;
    return 0;
```

Автовекторизация компилятором GCC 5.1.1

```
$ gcc -02 -ftree-vectorize -msse4
    --save-temps /prog.c
```

```
.L2:
    movdqa (%rax), %xmm0
    addq $16, %rax
    psrad $2, %xmm0
    movaps %xmm0, -16(%rax)
             %rbp, %rax
    cmpq
    jne
            .L2
```

Автовекторизация компилятором Intel

```
$ icc -xP -o prog ./prog.c
```

```
#if defined (__INTEL_COMPILER)
#pragma vector always
#endif
for (i = 0; i < 100; i++) {
    k = k + 10;
    a[i] = k;
}</pre>
```

C++ классы SSE (Intel Compiler only)

```
void add(float *a, float *b, float *c)
{
   int i;

   for (i = 0; i < 4; i++) {
      c[i] = a[i] + b[i];
   }
}</pre>
```


C++ классы SSE (Intel Compiler only)

```
#include <fvec.h> /* SSE classes */
void add(float *a, float *b, float *c)
    F32vec4 *av = (F32vec4 *)a;
    F32vec4 *bv = (F32vec4 *)b;
    F32vec4 *cv = (F32vec4 *)c;
    *cv = *av + *bv;
```

■ **F32vec4** — класс, представляющий массив из 4 элементов типа float

Intel C++ Class Libraries for SIMD Operations User's Guide

C++ классы SSE (Intel Compiler only)



Classes Quick Reference

https://software.intel.com/en-us/node/524434

Вставки на ассемблере

```
void add sse asm(float *a, float *b, float *c)
     _asm__ volatile
       "movaps (%[a]), %%xmm0 \n\t"
       "movaps (%[b]), %%xmm1 \n\t"
       "addps %%xmm1, %%xmm0 \n\t"
       "movaps %%xmm0, %[c] \n\t"
       : [c] "=m" (*c)
                              /* output */
       : [a] "r" (a), [b] "r" (b) /* input */
       : "%xmm0", "%xmm1" /* modified regs */
    );
```

SSE Intrinsics (builtin functions)

- Intrinsics набор встроенных функций и типов данных, поддерживаемых компилятором, для предоставления высокоуровневого доступа к SSE-инструкциям
- Компилятор самостоятельно распределяет XMM/YMM регистры, принимает решение о способе загрузки данных из памяти (проверяет выравнен адрес или нет) и т.п.

Заголовочные файлы:

```
#include <mmintrin.h> /* MMX */
#include <xmmintrin.h> /* SSE, нужен также mmintrin.h */
#include <emmintrin.h> /* SSE2, нужен также xmmintrin.h */
#include <pmmintrin.h> /* SSE3, нужен также emmintrin.h */
#include <smmintrin.h> /* SSE4.1 */
#include <nmmintrin.h> /* SSE4.2 */
#include <immintrin.h> /* AVX */
```

SSE Intrinsics: типы данных

Названия Intrinsic-функций

mm<intrinsic_name>_<suffix>

```
void main()
{
    float v[4] = {1.0, 2.0, 3.0, 4.0};
    __m128 t1 = _mm_load_ps(v); // v must be 16-byte aligned

__m128 t2 = _mm_set_ps(4.0, 3.0, 2.0, 1.0);
}
```

```
void add(float *a, float *b, float *c)
{
   int i;

   for (i = 0; i < 4; i++) {
      c[i] = a[i] + b[i];
   }
}</pre>
```

```
#include <xmmintrin.h> /* SSE */
void add(float *a, float *b, float *c)
    m128 t0, t1;
    t0 = _mm_load_ps(a);
    t1 = _mm_load_ps(b);
    t0 = mm \ add \ ps(t0, t1);
   mm store ps(c, t0);
```

Выравнивание памяти: Microsoft Windows

Выравнивание памяти

Хранимые в памяти операнды SSE-инструкций должны быть размещены по адресу выровненному на границу в 16 байт

```
/* Определение статического массива */
 _declspec(align(16)) float A[N];
/*
 * Динамическое выделение памяти
 * с заданным выравниванием адреса
 */
#include <malloc.h>
void *_aligned_malloc(size_t size, size_t alignment);
void aligned free(void *memblock);
```

Выравнивание памяти: GNU/Linux

Выравнивание памяти

Хранимые в памяти операнды SSE-инструкций должны быть размещены по адресу выровненному на границу в 16 байт

```
/* Определение статического массива */
float A[N] __attribute__((aligned(16)));
 * Динамическое выделение памяти
 * с заданным выравниванием адреса
 */
#include <malloc.h>
void *_mm_malloc(size_t size, size_t align)
void _mm_free(void *p)
#include <stdlib.h>
int posix_memalign(void **memptr, size_t alignment,
                   size t size);
```

Функции копирования данных

#include <xmmintrin.h> /* SSE */

Intrinsic Name	Operation	Corresponding Intel® SSE Instruction
m128 _mm_load_ss(float * p)	Load the low value and clear the three high values	MOVSS
m128 _mm_load1_ps(float * p)	Load one value into all four words	MOVSS + Shuffling
m128 _mm_load_ps(float * p)	Load four values, address aligned	MOVAPS
m128 _mm_loadu_ps(float * p)	Load four values, address unaligned	MOVUPS
m128 _mm_loadr_ps (float * p)	Load four values in reverse	MOVAPS + Shuffling

Функции копирования данных

#include <emmintrin.h> /* SSE2 */

Intrinsic Name	Operation	Corresponding Intel® SSE Instruction
m128d _ mm_load_pd (double const *dp)	Loads two DP FP values	MOVAPD
m128d _mm_load1_pd(double const *dp)	Loads a single DP FP value, copying to both elements	MOVSD + shuffling
m128d _mm_loadr_pd(double const *dp)	Loads two DP FP values in reverse order	MOVAPD + shuffling
m128d _mm_loadu_pd(double const *dp)	Loads two DP FP values	MOVUPD
m128d _ mm_load_sd (double const *dp)	Loads a DP FP value, sets upper DP FP to zero	MOVSD

Функции копирования данных

```
t = _{mm\_set\_ps}(4.0, 3.0, 2.0, 1.0);
t
   4.0
          3.0
                2.0
                      1.0
                             t = _{mm\_set1\_ps(1.0)};
t
   1.0
         1.0
                1.0
                      1.0
t
                                       t = _mm_set_ss(1.0);
   0.0
         0.0
                0.0
                      1.0
t
   0.0
         0.0
                0.0
                      0.0
                                       t = _mm_setzero_ps();
```

Арифметические операции

#include <xmmintrin.h> /* SSE */

Intrinsic Name	Operation	Corresponding SSE Instruction
m128 _mm_add_ss(m128 a,m128 b)	Addition	ADDSS
_mm_add_ps	Addition	ADDPS
_mm_sub_ss	Subtraction	SUBSS
_mm_sub_ps	Subtraction	SUBPS
_mm_mul_ss	Multiplication	MULSS
_mm_mul_ps	Multiplication	MULPS
_mm_div_ss	Division	DIVSS
_mm_div_ps	Division	DIVPS
_mm_sqrt_ss	Squared Root	SQRTSS
_mm_sqrt_ps	Squared Root	SQRTPS
_mm_rcp_ss	Reciprocal	RCPSS
_mm_rcp_ps	Reciprocal	RCPPS
_mm_rsqrt_ss	Reciprocal Squared Root	RSQRTSS
_mm_rsqrt_ps	Reciprocal Squared Root	RSQRTPS
_mm_min_ss	Computes Minimum	MINSS
_mm_min_ps	Computes Minimum	MINPS
_mm_max_ss	Computes Maximum	MAXSS
_mm_max_ps	Computes Maximum	MAXPS 49

Арифметические операции

#include <emmintrin.h> /* SSE2 */

Intrinsic Name	Operation	Corresponding Intel® SSE Instruction
m128d _mm_add_sd(m128d a, m128d b)	Addition	ADDSD
	A . I . P. P	40000
_mm_add_pd	Addition	ADDPD
_mm_sub_sd	Subtraction	SUBSD
_mm_sub_pd	Subtraction	SUBPD
_mm_mul_sd	Multiplication	MULSD
_mm_mul_pd	Multiplication	MULPD
_mm_div_sd	Division	DIVSD
_mm_div_pd	Division	DIVPD
_mm_sqrt_sd	Computes Square Root	SQRTSD
_mm_sqrt_pd	Computes Square Root	SQRTPD
_mm_min_sd	Computes Minimum	MINSD
_mm_min_pd	Computes Minimum	MINPD
_mm_max_sd	Computes Maximum	MAXSD
_mm_max_pd	Computes Maximum	MAXPD

- Intel® C++ Compiler XE 13.1 User and Reference Guide (Intrinsics for SSE{2, 3, 4}), AVX // http://software.intel.com/sites/products/documentation/doclib/iss/2013/compiler/cpp-lin/GUID-712779D8-D085-4464-9662-B630681F16F1.htm
- GCC 4.8.1 Manual (X86 Built-in Functions) // http://gcc.gnu.org/onlinedocs/gcc-4.8.1/gcc/X86-Built_002din-Functions.html#X86-Built_002din-Functions
- Clang API Documentation // http://clang.llvm.org/doxygen/emmintrin-8h-source.html

Пример 1

Пример 1 (SSE)

```
void fun sse(float *a, float *b, float *c, int n)
    int i, k;
    m128 x, y, z;
    m128 *aa = ( m128 *)a;
    m128 *bb = ( m128 *)b;
    m128 *cc = ( m128 *)c;
    /* Предполагаем, что n кратно 4 */
    k = n / 4;
    z = mm set ps1(0.5f);
    for (i = 0; i < k; i++) {
        x = _{mm_mul_ps(*aa, *aa)};
        y = mm \ mul \ ps(*bb, *bb);
        x = _mm_add_ps(x, y);
        x = _{mm\_sqrt\_ps(x)};
        *cc = _mm_add_ps(x, z);
        aa++;
        bb++;
        CC++;
```

Пример 1 (Benchmarking)

```
enum { N = 1024 * 1024, NREPS = 10 };
/* Implementation ... */
int main(int argc, char **argv)
{
   int i;
    float *a, *b, *c;
    double t;
    a = (float *) mm malloc(sizeof(float) * N, 16);
    b = (float *) mm malloc(sizeof(float) * N, 16);
    c = (float *) mm malloc(sizeof(float) * N, 16);
   for (i = 0; i < N; i++) {
        a[i] = 1.0; b[i] = 2.0;
    t = hpctimer getwtime();
    for (i = 0; i < NREPS; i++)
       fun_sse(a, b, c, N); /* fun(a, b, c, N); */
   t = (hpctimer_getwtime() - t) / NREPS;
    printf("Elapsed time: %.6f sec.\n", t);
    mm_free(a); mm_free(b); mm_free(c);
    return 0;
```

Пример 1 (Benchmarking)

- Intel Core 2 i5 2520M (Sandy Bridge)
- GNU/Linux (Fedora 19) x86_64 kernel 3.10.10-200.fc19.x86_64
- GCC 4.8.1
- Флаги компиляции: gcc -Wall -O2 -msse3 -o vec ./vec.c

Функция	Время, сек.	Ускорение (Speedup)
fun (исходная версия)	0.007828	_
fun_sse (SSE2 Intrinsics)	0.001533	5.1

AVX Intrinsics

Пример 1 (AVX)

```
void fun avx(float *a, float *b, float *c, int n)
{
    int i, k;
    _{\text{m256}} x, y;
    m256 *aa = ( m256 *)a;
    m256 *bb = ( m256 *)b;
    m256 *cc = ( m256 *)c;
    k = n / 8;
    for (i = 0; i < k; i++) {
       x = _mm256_mul_ps(*aa, *aa);
        y = _mm256_mul_ps(*bb, *bb);
        x = _mm256_add_ps(x, y);
        *cc = _{mm256\_sqrt\_ps(x)};
        aa++;
        bb++;
        CC++;
```

Пример 2

```
void shift(int *v, int n)
{
   int i;

   for (i = 0; i < n; i++) {
      v[i] = v[i] >> 2;
   }
}
```

Пример 2 (SSE)

```
void shift_sse(int *v, int n)
    int i;
     m128i *i4 = ( m128i *)v;
    /* Полагаем, n - кратно 4 */
    for (i = 0; i < n / 4; i++) {
        i4[i] = mm srai epi32(i4[i], 2);
```

- m128i _mm_srai_epi32(__m128i a, int count);
- Shifts the 4 signed 32-bit integers in a right by count bits

```
r0 := a0 >> count; r1 := a1 >> count
r2 := a2 >> count; r3 := a3 >> count
```

Пример 2 (SSE)

```
void shift_sse(int *v, int n)
    int i;
     m128i *i4 = ( m128i *)v;
    /* Полагаем, n – кратно 4 */
    for (i = 0; i < n / 4; i++) {
        i4[i] = mm srai epi32(i4[i], 2);
```

Speedup 1.65 (65%)

- Intel Core i5 2520M (Sandy Bridge)
- Linux x86_64 (Fedora 19)
- GCC 4.8.1, opt. flags: -O2 -msse3
- n = 16 * 1024 * 1024

Пример 3: Reduction/Summation

```
float reduction(float *v, int n)
    int i;
    float sum = 0.0;
    for (i = 0; i < n; i++) {
        sum += v[i];
    return sum;
```

Пример 3: SSE3 Reduction/Summation

```
#include <pmmintrin.h> /* SSE3 */
float reduction_sse(float *v, int n)
{
    int i;
    float sum;
   m128 * v4 = ( m128 *)v;
    m128 \text{ vsum} = mm \text{ set1 ps}(0.0f);
    for (i = 0; i < n / 4; i++)
        vsum = mm add ps(vsum, v4[i]);
    /* Horizontal sum: | a3+a2 | a1+a0 | a3+a2 | a1+a0 | */
    vsum = mm hadd ps(vsum, vsum);
    /* Horizontal sum: | a3+a2+a1+a0 | -- | -- | */
    vsum = _mm_hadd_ps(vsum, vsum);
    _mm_store_ss(&sum, vsum);
    return sum;
```

Пример 3: SSE3 Reduction/Summation

```
#include <pmmintrin.h> /* SSE3 */
float reduction_sse(float *v, int n)
{
    int i;
    float sum;
    m128 * v4 = ( m128 *)v;
    m128 vsum = _mm_set1_ps(0.0f);
    for (i = 0; i < n / 4; i++)
        vsum = mm add ps(vsum, v4[i]);
    /* Horizontal sum: | a3+a2 | a1+a0 | a3+a2 | a1+a0 | */
                   Speedup 3.2 (220%)
 Intel Core i5 2520M (Sandy Bridge)
 Linux x86 64 (Fedora 19)
 GCC 4.8.1, opt. flags: -O2 -msse3
 n = 16 * 1024 * 1024
```

Пример 3: AVX Reduction/Summation

```
#include <immintrin.h> /* AVX */
float reduction avx(float *v, int n)
{
    int i;
    float vres[8] attribute ((aligned(32)));
    m256 *v8 = ( m256 *)v;
    m256 \text{ vsum} = mm256 \text{ setzero ps();}
    for (i = 0; i < n / 8; i++)
        vsum = mm256 add ps(vsum, v8[i]);
    /* Horizontal summation */
    vsum = mm256 hadd ps(vsum, vsum);
    vsum = _mm256_hadd_ps(vsum, vsum);
    vsum = mm256 hadd ps(vsum, vsum);
    mm256 store ps(vres, vsum);
    return vres[0];
```

Пример 3: AVX Reduction/Summation

```
#include <immintrin.h> /* AVX */
float reduction avx(float *v, int n)
{
    int i;
    float vres[8] attribute ((aligned(32)));
    m256 *v8 = ( m256 *)v;
    m256 \text{ vsum} = mm256 \text{ setzero ps();}
    for (i = 0; i < n / 8; i++)
        vsum = mm256 add ps(vsum, v8[i]);
    /* Horizontal summation */
    vsum = mm256 hadd ps(vsum, vsum);
                    Speedup 3.67 (267%)
 Intel Core i5 2520M (Sandy Bridge)
 Linux x86 64 (Fedora 19)
 GCC 4.8.1, opt. flags: -O2 -mavx
 n = 16 * 1024 * 1024
```

Пример 4: Мах

```
float vmax(float *v, int n)
    int i;
    float maxval = 0.0;
    for (i = 0; i < n; i++) {
        if (v[i] > maxval)
            maxval = v[i];
    return maxval;
```

Пример 4: Max (SSE)

```
float vmax_sse(float *v, int n)
{
    int i;
   float res;
    m128 *f4 = ( m128 *)v;
    m128 maxval = mm setzero ps();
   for (i = 0; i < n / 4; i++)
        maxval = mm max ps(maxval, f4[i]);
   /* Horizontal max */
   maxval = _mm_max_ps(maxval,
                        _mm_shuffle_ps(maxval, maxval, 0x93));
   maxval = mm max ps(maxval,
                        _mm_shuffle_ps(maxval, maxval, 0x93));
   maxval = _mm_max_ps(maxval,
                        mm shuffle ps(maxval, maxval, 0x93));
    _mm_store_ss(&res, maxval);
    return res;
```

Пример 4: Max (SSE)

```
maxval
float vmax sse(float *v, int n)
{
                                             v3
                                                   v2
                                                               v0
                                                         v1
    int i;
                                                 shuffle(0x93) & max
    float res;
    m128 *f4 = ( m128 *)v;
                                             v2
                                                   v1
                                                         v0
                                                               v3
    m128 maxval = mm setzero ps();
                                                 shuffle(0x93) & max
                                                               v2
                                             v1
                                                   v0
                                                         v3
    for (i = 0; i < n / 4; i++)
        maxval = mm max ps(maxval, f4[i]);
                                                 shuffle(0x93) & max
    /* Horizontal max */
                                             v0
                                                   v3
                                                         v2
                                                               v1
    maxval = _mm_max_ps(maxval,
                         _mm_shuffle_ps(maxval, maxval, 0x93));
    maxval = mm max ps(maxval,
                         _mm_shuffle_ps(maxval, maxval, 0x93));
    maxval = mm max ps(maxval,
                         mm shuffle ps(maxval, maxval, 0x93));
    _mm_store_ss(&res, maxval);
    return res;
                                             max
                                                   max
                                                         max
                                                               max
```

Пример 4: Max (SSE)

```
maxval
float vmax sse(float *v, int n)
{
                                               v3
                                                     v2
                                                           v1
                                                                 v0
    int i;
                                                   shuffle(0x93) & max
    float res;
    m128 *f4 = ( m128 *)v;
                                               v2
                                                     v1
                                                           v0
                                                                 v3
    m128 maxval = _mm_setzero_ps();
                                                   shuffle(0x93) & max
                                                                 v2
                                               v1
                                                     v0
                                                           v3
    for (i = 0; i < n / 4; i++)
        maxval = mm max ps(maxval, f4[i]);
                                                   shuffle(0x93) & max
    /* Horizontal max */
                                               v0
                                                     v3
                                                           v2
                                                                 v1
    maxval = _mm_max_ps(maxval,
                          _mm_shuffle_ps(maxval, maxval, 0x93));
    maxval = mm max ps(maxval,
                          mm shuffle ps(maxval, maxval, 0x93));
                     Speedup 4.28 (328%)
 Intel Core i5 2520M (Sandy Bridge)
  Linux x86 64 (Fedora 19)
 GCC 4.8.1, opt. flags: -O2 –msse3
 n = 16 * 1024 * 1024
```


ARM NEON SIMD Engine

- Векторные регистры: 64 или 128 бит
- Типы данных: signed/unsigned 8-bit, 16-bit, 32-bit, 64-bit, single precision floating point

Register Q0 (128-bit)

Сложение двух 16-битных целых: D0 = D1 + D2

VADD.I16 D0, D1, D2



ARM NEON SIMD engine

```
#include <arm_neon.h>
int sum_array(int16_t *array, int size)
{
    /* Init the accumulator vector to zero */
    int16x4_t vec, acc = vdup_n_s16(0);
    int32x2 t acc1;
    int64x1 t acc2;
    for (; size != 0; size -= 4) {
        /* Load 4 values in parallel */
        vec = vld1 s16(array);
        array += 4;
        /* Add the vec to the accum vector */
        acc = vadd s16(acc, vec);
    acc1 = vpaddl s16(acc);
    acc2 = vpaddl_s32(acc1);
    return (int)vget_lane_s64(acc2, 0);
```

Анализ SSE/AVX-программ

- Intel Software Development Emulator эмулятор будущих микроархитектур и наборов команд Intel (Intel AVX-512, Intel SHA, Intel MPX, ...)
- Intel Architecture Code Analyzer позволяет анализировать распределение инструкций по портам исполнительных устройств ядра процессора

Анализ SSE/AVX-программ

```
void fun_avx(float *a, float *b, float *c, int n)
{
    int i, k;
    _{\text{m256}} x, y;
    m256 *aa = ( m256 *)a;
    m256 *bb = ( m256 *)b;
    m256 *cc = ( m256 *)c;
   k = n / 8;
    for (i = 0; i < k; i++) {
        IACA START
        x = _mm256_mul_ps(aa[i], aa[i]);
        y = _mm256_mul_ps(bb[i], bb[i]);
        x = _mm256_add_ps(x, y);
        cc[i] = _mm256_sqrt_ps(x);
        IACA END
```


Анализ SSE/AVX-программ

```
void fun avx(float *a, float *b, float *c, int n)
{
   int i, k;
   _{\text{m256}} x, y;
   m256 *aa = ( m256 *)a;
   m256 *bb = ( m256 *)b;
   m256 *cc = ( m256 *)c;
   k = n / 8;
   for (i = 0; i < k; i++) {
       IACA START
       x = _mm256_mul_ps(aa[i], aa[i]);
$ gcc -02 -mavx -I ~/opt/iaca-lin32/include ./vec.c
$ iaca.sh -64 -arch SNB -analysis LATENCY \
           -graph ./mygraph ./vec
```

Intel IACA report

```
Latency Analysis Report
Latency: 59 Cycles
 Inst Resource Delay In Cycles
      | 0 - DV | 1 | 2 - D | 3 - D | 4 | 5 | FE
 Num
                                                           vmovaps ymm0, y
                                                           vmulps ymm2, ym
                                                           vmovaps ymm0, y
                                                      CP
                                                           vmulps ymm1, ym
        1
                                                      CP
                                                           vaddps ymm0, ym
                                                      CP
                                                      CP
                                                           vsqrtps ymm0, y
                                                           vmovaps ymmword
                                                      CP
Resource Conflict on Critical Paths:
  Port | 0 - DV | 1 | 2 - D | 3 - D | 4 | 5
 Cycles | 1 0 | 0 | 0
List Of Delays On Critical Paths
1 --> 3 1 Cycles Delay On Port
```

Intel IACA graph (data dependency)



Литература

- Intel SSE4 Programming Reference //
 http://software.intel.com/sites/default/files/m/9/4/2/d/5/17971
 intel 20sse4 20programming 20reference.pdf
- Intel 64 and IA-32 Architectures Software Developer's Manual (Combined Volumes: 1, 2A, 2B, 2C, 3A, 3B and 3C) // http://www.intel.com/content/dam/www/public/us/en/documents/manuals/64-ia-32-architectures-software-developer-manual-325462.pdf
- Intel Architecture Instruction Set Extensions Programming Reference // http://download-software.intel.com/sites/default/files/319433-015.pdf
- A Guide to Vectorization with Intel C++ Compilers // http://download-software.intel.com/sites/default/files/m/d/4/1/d/8/CompilerAutovectorizationGuide.pdf
- AMD 128-Bit SSE5 Instruction Set //
 http://developer.amd.com/wordpress/media/2012/10/AMD64 128 Bit S

 SE5 Instrs.pdf