

이 보고서는 시가총액 5,000억 원 미만의 중소형 기업에 대한 투자정보 확충을 위해 발간한 보고서입니다.

## 기술분석보고서 반도체

# 시그네틱스(033170)

작성기관 (축)NICE디앤비 작성자 노은미 전문위원 → YouTube 요약 영상 보러가기



- 본 보고서는 투자 의사결정을 위한 참고용으로만 제공되는 것이므로, 투자자 자신의 판단과 책임하에 종목선택이나 투자시기에 대한 최종 결정을 하시기 바랍니다. 따라서 본 보고서를 활용한 어떠한 의사결정에 대해서도 본회와 작성기관은 일체의 책임을 지지 않습니다.
- 본 보고서의 요약영상은 유튜브로도 시청 가능하며, 영상편집 일정에 따라 현재 시점에서 미게재 상태일 수 있습니다.
- 키카오톡에서 "한국IR협의회" 채널을 추가하시면 매주 보고서 발간 소식을 안내 받으실 수 있습니다.
- 본 보고서에 대한 자세한 문의는 작성기관(TEL.02-2122-1300)로 연락하여 주시기 바랍니다.



### 글로벌 반도체 후공정 산업 수요에 대응하는 패키징 전문기업

### 기업정보(2023/11/02 기준)

대표자	백동원
설립일자	1966년 09월 12일
상장일자	2010년 11월 26일
기업규모	대기업
	메모리용
업종분류	전자집적회로
	제조업
주요제품	메모리 & 비메모리
구표제곱	반도체

### 시세정보(2023/11/02)

1,085원
500원
930억 원
85,728,319주
1,872원
977원
3.27
35.30%
2.58%

### ■ 글로벌 반도체 후공정 패키징 전문 기업

시그네틱스(이하 동사)는 반도체 패키징업(테스트 포함)을 주력사업으로 영위하고 있으며, 이는 반도체 제조 과정 중 후공정에 속하는 산업으로, 칩에 전기적인 연결을 해주고, 외부의 충격에 견디도록 밀봉 포장하여 물리적인 기능과 형상을 갖게 해주는 공정을 말한다. 주요 고객으로는 삼성전자, SK 하이닉스, LG전자, 브로드컴(Broadcom) 등이 있으며, 최근 거래선 다변화를 위하여 중화권 지문인식 고객사도 새로 발굴하여 매출에 기여하고 있다.

### ■ 반도체 전공정 기술의 발전 한계로 패키징 기술의 중요성 대두

그동안 성능 향상을 주도해 온 기존 반도체 전공정 기술의 발전이 한계에 다다르면서, 그 대안격인 패키징 기술의 중요성이 대두되는 추세다. 메모리 반도체, 파운드리 분야 선단 공정 경쟁에 집중하던 업계 화두는 근래 '첨단 패키징(Advanced Packaging)'으로 옮겨갔다. 욜인텔리전스에서 발표한 보고서 (2023.04)에 따르면, 글로벌 메모리 패키징 시장 규모는 2022년 151억 달러 규모에서 오는 2028년 318억 달러 규모로 성장할 것으로 전망했다. 글로벌 반도체 패키징 공정시장은 가파르게 성장하고 있으며, 국내에서도 후공정 분야 육성 바람이 불고 있다.

### ■ 지속적인 연구개발을 통한 기술경쟁력 유지, 사업 다각화 추진중

동사의 주요 제품군은 라미네이트 패키지(Laminate Package), 리드프레임패키지(Lead Frame Package), 플립칩 패키지(Flip Chip Package)로 구분되고, 플립칩(Flip Chip) 및 SiP(System In Package)등 시장이 요구하는 최신반도체 패키징 기술 및 고객의 니즈(Needs)에 부합하도록 지속적인 연구개발을 통해 기술경쟁력을 유지하고 있는 것으로 파악된다. 또한, 생산체제 개선및 시장변호에 따라, 수익성이 낮고, 시장점유율이 퇴조하는 PDIP/SOIC 제품등의 수주를 지양하고 부가가치가 높은 제품 위주로 영업전략을 펼치고 있다.

### 요약 투자지표 (K-IFRS 연결 기준)

	매출액 (억 원)	증감 (%)	영업이익 (억 원)	이익 <del>률</del> (%)	순이익 (억 원)	이익 <del>률</del> (%)	ROE (%)	ROA (%)	부채비율 (%)	EPS (원)	BPS (원)	PER (배)	PBR (배)
2020	2,015.4	-7.9	-144.8	-7.2	-373.3	-18.5	-30.8	-21.4	56.8	-436	1,241	-	0.7
2021	2,698.8	33.9	192.8	7.1	169.9	6.3	14.8	9.7	47.6	198	1,441	12.7	1.8
2022	2,876.0	6.6	88.8	3.1	75.3	2.6	5.9	4.0	47.1	88	1,532	11.7	0.7

### 기업경쟁력

### 글로벌 반도체 패키징 전문기업

- 반도체 후공성 패키징 전문기업
  - 주요고객: 삼성전자, SK하이닉스, LG전자, Broadcom
- 주요 제품군
  - 라미네이트 패키지(Laminate Package)
  - 리드프레임 패키지(Lead Frame Package)
  - 플립칩 패키지(Flip Chip Package)

### 시장대응형 기술개발 사업다각화 추진증

- 시장에서 요구하는 기술경쟁력 내재화
- 플립칩(Flip Chip), SiP(System In Package) 등
- 지문인식 센서 관련 기술 상용화로 사업다각화
  - Focaltech, Goodix, A-ker 등 중화권 지문인식 센서 관련
     신규 고객사 발굴

### 핵심기술 및 적용제품

### 사업구조

- 동사의 제품별 매출 비중
- 2022년 사업보고서 기준, 동사의 사업 부분별 제품 매출은 메모리(45.55%), 비메모리(53.45%)로 확인됨
- 동사의 수/출입 매출 비중
- 2022년 사업보고서 기준, 동사의 수출과 내수 매출을 비교 하였을 경우, 수출이 총 매출의 89.4%로 나타남

### 동사의 최근 3개년 제품매출



### 시장경쟁력

### 글로벌 반도체 패키징 시장규모

년도	시장규모	연평균 성장률
2021년	512억 달러	A 4 20/
2025년	649억 달러	▲4.2%

### 글로벌 메모리 반도체 패키징 시장규모

년도	시장규모	연평균 성장률
2022년	151억 달러	<b>▲13.2</b> %
2028년	318억 달러	▲ 13.2%

- 글로벌 반도체 패키징 시장의 성장세
- 최근 인공지능(AI), 그래픽처리장치(GPU)에 고성능, 고 효율 메모리반도체를 함께 패키징 해야 하는 상황으로 가면서 복잡한 패키징 기술이 필요해짐
- 대형 수요처에서 여러 반도체를 하나로 패키징 해달라는 요청 빈도가 높아지고 있어 패키징 가치가 높아짐
- 최근 나노 공정 개발의 한계에 부딪히며, 기술적 경쟁 력 차별화가 패키징 기술로 대두되고 있음

### ESG(Environmental, Social and Governance) 활동 현황

**上** (환경경영)

- 동사는 '저탄소 녹색성장 기본법 및 '온실가스·에너지 관리업체 지정·관리 지침에 따라 산업·발전 부분 관리 업체로 지정되어「저탄소 녹색성장 기본법」제44조에 따라 정부에 보고하는 명세서 기재 내용을 기준으로 2022년 온실가스 배출량을 관리하여 고시하고 있음.
  - 동사는 ISO14001(환경경영시스템)을 기반으로 환경 경영을 실천 중임.

(사회책임경영)

- 동사는 이윤 창출과 사회적인 책임을 넘어서 고객에게 정직하고 권익증대를 위하여 노력하며, 협력사와 공정한 거래를 통한 공존 경영을 추구하며, 임직원에게 보람과 행복을 제공함으로써 기업의 사회적 책임과 의무를 다하기 위하여 사내 윤리강령을 설정하여 모든 임직원이 적극적으로 실천하도록 운영 중임.
- **G** (기업지배구조)
- 동사의 이사회는 대표이사 포함해서 3명의 사내이사와 1명의 사외이사로 총 4명으로 구성되어 있음.
- 동사는 현재 감사위원회를 별도로 설치하고 있지 않으며, 특수관계인이 아닌 주주총회결의에 의하여 선임된 상근감사 2명이 감사업무를 수행 중임.
- 동사는 한국상장사협의회 주체 감사 및 감사위원을 위한 직무연수(2022.05.04.)를 통한 감사 교육을 실시하였고, 사업보고서를 공개하여 상장기업으로서의 기업 공시제도 의무를 준수하고 있음.

NICE디앤비의 ESG 평가항목 중, 기업의 ESG수준을 간접적으로 파악할 수 있는 항목에 대한 조사를 통해 활동 현황을 구성

### I. 기업 현황

### 글로벌 반도체 패키징 전문 업체

동사는 반도체 패키징업(테스트 포함)을 주력사업으로 영위하고 있으며, 이는 반도체 제조 과정 중 후공정에 속하는 산업으로, 칩에 전기적인 연결을 해주고, 외부의 충격에 견디도록 밀봉 포장하여 물리적인 기능과 형상을 갖게 해주는 공정을 말한다. 주요 고객으로는 삼성전자, SK하이닉스, LG전자, 브로드컴(Broadcom) 등이 있으며, 최근 거래선 다변화를 위하여 중화권 지문인식 고객사도 새로 발굴하여 매출에 기여하고 있다.

### ■ 기업 개요

동사는 전자장치 및 동 부속품의 제작과 판매 등을 목적으로 1966년 미국 Signetics Corporation의 전액투자로 외자도입법에 따른 외국인투자기업으로 설립, 등록되었고 2000년도에 ㈜영풍이 동사의 지분 79.88%를 인수함으로써 독점규제 및 공정거래에 관한 법률에서 규정하는 대규모기업집단으로 2000년 6월 1일자로 지정되었으며 2010년 11월 26일에 주식을 코스닥에 상장하였다.

2023년 6월 말 기준 동사는 1개의 연결대상 종속회사를 보유하고 있다.

[표 1] 동사의 종속기업 현황		
회사명	주요 사업	2022년 기준 자산총액(백만 원)
SIGNETICS HIGH TECHNOLOGY USA INC.	경영 컨설팅	341

\*출처: 동사 반기보고서(2023.06), NICE디앤비 재구성

2023년 6월 말 기준 동사의 최대주주는 ㈜테라닉스로 35.30%를 보유하고 있고 나머지는 영풍전자 등 특수관계인이 2.58%, 소액주주[55.08%] 등 기타 투자자들이 62.12%를 보유하고 있다. 동사 최대주주인 ㈜테라닉는 1994년 7월 설립되어 경기도 안산시 반월공단에 본점 및 공장을 두고 인쇄회로기판(PCB) 제조를 주요 사업으로 영위하고 있다. 그리고 ㈜테라닉스의 최대주주는 1972년 4월 설립된 인쇄회로기판 제조업체인 ㈜코리아써키트 (지분율 50.9%)이고, ㈜코리아써키트의 최대주주는 ㈜영풍(지분율 40.21%, 우선주 포함)이다.

[표 2] 최대주주 및 특수관계	인 수식소유 연왕

주주명	지분율(%)
(주)테라닉스	35.30
영풍전자 등 특수관계인	2.58
기타	62.12
합계	100.00

[그림 1] 동사의 주주구성



\*출처: 동사 반기보고서(2023.06), NICE디앤비 재구성

### ■ 주요사업

반도체 생산업체는 제조공정에 따라 크게 일괄공정 업체(IDM : Integrated Device Manufacturer), 설계전문업체(Fabless), 웨이퍼 전문제조업체(Foundry) 등의 전공정 (Front-End Process) 업체와 후공정(Back-End Process)의 패키징 및 테스트(OSAT, Outsourced Semiconductor Assembly and Test) 전문업체로 분류되고 있는 가운데 동사는 후공정에 속하는 반도체패키징업(테스트 포함)을 주목적 사업으로 하고 있다.

반도체 후공정은 칩에 전기적인 연결을 해주고, 외부의 충격에 견디도록 밀봉 포장하여 물리적인 기능과 형상을 갖게 해주는 공정을 말한다. 또한, 반도체는 용도에 따라 정보기억·저장을 위한 메모리 반도체와 연산·논리 작업 등을 위한 비메모리 반도체로 구분하며 메모리 반도체는 D램과 낸드플래시, 비메모리 반도체는 마이크로 컴포넌트 및 센서류가 대표품목이다. 사업보고서(2022.12) 기준 제품별 매출 비중은 메모리와 비메모리 반도체가 각각 46.55%와 53.45%를 차지하고 있으며, 총매출의 대부분이 수출을 통해 발생하는 등 수출 중심의 사업구조를 보인다.

동사의 주요 거래처는 삼성전자, LG전자 등의 국내 업체 및 Broadcom, Onsemi, Infineon 등의 해외업체로 2022년 매출액 기준 상기 삼성전자와 브로드컴(Broadcom)은 각각 49.9%와 24.5%의 높은 매출 비중을 차지하고 있다.

고집접화, 고용량화라는 반도체 시장변화에 따라 시장의 주력제품이 기존 PDIP / SOIC 등 제품에서 BGA / FBGA / Flip Chip/ High Stack 등으로 변화함에 따라, 동사는 고성능 및 Fine pitch에 적합한 Iconn 등의 Wire bonder 설비를 교체하여 시장변화에 대응하고 있고, 반도체 종합회사들이 수율 향상을 위하여, wafer size를 12인치로 증대함에 따라, back grinding, die bonder 등 12인치 wafer를 생산할 수 있는 설비를 구축함으로써, 수주향상에 기여하고 있다.

한편, 동사는 지문센서(Fingerprint Sensor) 패키지 기술 개발을 통하여 매출을 확대하였고, 고부가가치 프리미엄 반도체 패키징 타입인 Recon Flip Chip을 개발 및 지속 투자하여 양산 중에 있으며 최근에는 전자기기들의 경량화, 다기능화에 따른 반도체 PKG의 SiP, Large Body, Fine pitch 등 New Biz 매출 창출을 위한 LAB(Laser Assisted bond system) 기술을 투자 및 개발 중에 있다. 또한 Advanced SIP Module 제품 Needs의 증가로 개발 및 초도 양산 Infra를 확보하였다.

### [표 3] 동사의 제품 현황

사업부문	매출유형	품목	구체적 용도	주요 매출처	2022년 매출액(단위:억 원)
반도체 제조	ᅰᄑ	메모리	컴퓨터 관련 주변장치 및 저장장치 등	삼성전자 외	1,338.7(46.55%)
	제품	비메모리	통신장비, PC 등	Broadcom 외	1,537.3(53.45%)

출처: 동사 사업보고서(2022.12), NICE디앤비 재구성

### ■ 동사의 ESG 활동



환경(E) 부문에서, 동사는 '저탄소 녹색성장 기본법 및 '온실가스 · 에너지 관리업체 지정 · 관리 지침에 따라 산업 · 발전 부분 관리 업체로 지정되어 「저탄소 녹색성장 기본법」 제44조에 따라 정부에 보고하는 명세서 기재 내용을 기준으로 2022년 온실가스 배출량을 관리하여고시하고 있다. 또한, 온실가스 저감 목표를 달성하기 위하여 전사차원에서 에너지 소비구조 개선, 원 단위 향상 활동을 추진중이다. 한편, 동사는 ISO14001(환경경영시스템)을 기반으로 폐기물 발생량 저감활동 등 환경경영을 실천 중이다.



[표 4] 동사 근로자 성별에 따른 근속연수 및 급여액

137

사회(S) 부문에서, 동사는 이윤 창출과 사회적인 책임을 넘어서 고객에게 정직하고 권익증대를 위하여 노력하며, 협력사와 공정한 거래를 통한 공존 경영을 추구하며, 임직원에게 보람과 행복을 제공함으로써 기업의 사회적 책임과 의무를 다하기 위하여 사내 윤리강령을 설정하여 모든 임직원이 적극적으로 실천하도록 운영하고 있다. 한편, 동사의 사업보고서(2022.12)에 따르면, 동사의 여성 근로자 비율은 18.2%로 동 산업의 여성고용비율 평균인 49.9%를 하회하고 있다. 또한, 동사의 남성

대비 여성 근로자의 임금수준은 68.5%로 동 산업 평균인 73.7% 대비 소폭 하회하며, 남성 대비 여성 근로자의 평균 근속연수는 71.5%로 동 산업 평균인 76.5% 대비 하회하는 것으로 확인된다.

1.1.111		직원 수		평균 근	!속연수	1인당 연평균 급여액	
싱멀	정규직	기간제 근로자	합계	동사	동 산업	동사	동 산업
남	112	0	112	7.1	6.8	54	43.2
여	25	0	25	5.1	5.2	37	31.7

137

\*출처: 고용노동부「고용형태별근로실태조사 보고서」(2022.12), 동사 사업보고서(2022.12), NICE디앤비 재구성

(단위: 명, 년, 백만원)



합계

지배구조(G) 부문에서, 동사의 이사회는 대표이사 포함해서 3명의 사내이사와 1명의 사외이사로 총 4명으로 구성되어 있다. 동사는 현재 감사위원회를 별도로 설치하고 있지 않으며, 특수관계인이 아닌 주주총회결의에 의하여 선임된 상근감사 2명이 감사업무를 수행 중이다. 또한, 동사는 사내 준법지원인등 직무수행을 보조하기 위한 별도의 지원조직은 없으나, 한국상장사협의회 주체 감사 및 감사위원을 위한 직무연수(2022.05.04.)를 통한 감사 교육을 실시하였고, 동사의 감사는

사내 주요 현안에 대하여 수시로 정보를 제공하는 활동을 하고 있다. 한편, 동사는 사업보고서를 공개하여 상장기업으로서의 기업 공시제도 의무를 준수하고 있다.

### Ⅱ. 시장 동향

### 반도체 전공정 기술의 발전 한계로 인한, 패키징 기술의 중요성 대두

성능 향상을 주도해 온 기존 반도체 전공정 기술의 발전이 한계에 다다르면서, 그 대안격인 패키징 기술의 중요성이 대두되는 추세다. 메모리반도체, 파운드리 분야 선단 공정 경쟁에 집중하던 업계 화두는 근래 '첨단 패키징(Advanced Packaging)'으로 옮겨갔다. 전체 메모리 시장에서 패키징이 차지하는 비중은 10%로 적지 않다. 글로벌 반도체 패키징 공정시장은 가파르게 성장하고 있다.

### ■ 글로벌 반도체 산업에서 후공정 패키징의 위치

반도체 제조산업의 기업형태는 종합반도체(IDM, Integrated Device Manufacturer), 팹리스, 디자인하우스, 파운드리(Foundry), 패키징·테스트(OSAT, Outsourced Semiconductor Assembly and Test) 전문업체로 구분된다. IDM 기업은 반도체 생산을 위한 설계·제조를 모두 수행하며, 일반적인 시스템 반도체 산업은 수요에 따라 설계(팹리스, Fabless)와 생산으로 분업화하여 다품종 생산에 특화된다. 일반적으로 IDM 및 파운드리에서 생산한 반도체 소자의 패키징 및 테스트 등 후공정은 외주 형태로 OSAT 기업에서 전문적으로 수행하게 된다.

### [그림 2] 반도체 제조 공정 단계별 기업의 유형 분포



\*출처: SK하이닉스 뉴스룸

[표 5] 반도체 산업 내 주요 기업 유형							
유형	특징	주요업체					
IDM기업	■ 설계·제조·패키지·테스트 등 모든 생산과정 직접 수행	삼성전자(한국)					
(종합반도체 기업)	■ 메모리 반도체 중심으로 대규모 R&D 및 설비투자 필요	SK하이닉스(한국)					
팹리스 (설계 전문기업)	<ul> <li>반도체 제조시설 없이 설계만을 수행</li> <li>파운드리를 통해 위탁생산 후 제품을 판매</li> <li>우수한 설계 기술 인력확보 필요</li> </ul>	퀄컴(미국), 엔비디아(미국), 미디어텍(대만)					
디자인하우스	■ 팹리스의 설계를 업그레이드	Faraday(대만), GUC(대만)					
(설계-제조의 가교)	■ 파운드리에 따라 파트너사 형성	하나텍(한국)					
파운드리	■ 팹리스 업체가 설계한 반도체를 위탁 생산	TSMC(대만)					
(위탁생산 기업)	■ 전문생산업체로 초기에 대량 설비투자 비용이 필요	삼성전자(한국)					
OSAT 기업	■ 가공된 웨이퍼 조립/패키징 전문	ASE(대만), Amkor(미국)					
_(조립, 검사 기업)	■ 축적된 경험 및 거래선 확보 필요	StatsChipPAC(중국)					

\*출처: KISTEM 기술동향브리프 16호, NICE디앤비 재구성

반도체 제조 과정은 전공정과 후공정으로 나뉜다. 반도체 칩을 설계하고 이를 웨이퍼에 새기는 것이 전공정, 이후 웨이퍼에 새긴 칩을 자르고 절연체로 감싸 외부 충격으로부터 보호하고 안정적인 전력 공급을 위해 배선을 까는 작업 일체가 후공정이다. 서로 다른 종류의 반도체를 연결해 단일한 시스템 반도체를 만들어 내는 패키징도 후공정의 일환이다.

그동안 반도체 패키징은 단순 업무에 속한다고 판단해 국내 반도체 업체들은 전공정 기술 개발에 집중해왔다. 그러나 최근 인공지능(AI) 시장이 커지면서, 그래픽처리장치(GPU)에 고성능·고효율 메모리반도체를 함께 패키징해야 하는 상황으로 가면서 복잡한 패키징 기술이 필요해졌다.

또한, 대형 수요처에서 여러 반도체를 하나로 패키징을 해달라는 요청 빈도가 높아지고 있어 파운드리 업체들은 패키징에 신경을 쓸 수밖에 없게 되었다. 파운드리 기업들은 그동안 나노 미터급 반도체 미세공정 개발 경쟁에 집중했지만, 최근 나노 공정 개발이 어느 정도 한계에 부딪히며 경쟁력 차별화로 패키징 기술개발로 눈을 돌리고 있다.

파운드리 업계 1위인 대만 TSMC와 삼성전자 등은 미세공정 수율(결함 없는 제품 비율) 경쟁을 벌여왔지만, 최근 삼성전자가 4나노(nm) 수율 75%, 3나노 수율 60%까지 확보한 것으로 알려지면서 미세공정 기술 격차는 점차 줄어들고 있다. 이렇게 성능 향상을 주도해 온 기존 전공정 기술의 발전이 한계에 다다르면서, 대안격인 패키징 기술의 중요성이 대두되는 추세다. 메모리반도체, 파운드리 분야 선단 공정 경쟁에 집중하던 업계 화두는 근래 '첨단 패키징 (Advanced Packaging)'으로 옮겨갔다.




시장조사업체 가트너에 따르면 2021년 512억 달러 규모였던 글로벌 반도체 패키징 시장은 2022년 574억 달러, 오는 2025년에는 649억 달러에 이를 것으로 전망했다. 또한, 욜인텔리전스에서 발표한 보고서(2023.04)에 따르면, 글로벌 메모리 패키징 시장 규모는 2022년 151억 달러 규모에서 오는 2028년 318억 달러 규모로 성장할 것으로 전망했다.

2022년 기준 메모리 시장 규모가 약 1,440억 달러인 점을 고려하면, 전체 메모리 시장에서 패키징이 차지하는 비중은 10%로 적지 않다. 글로벌 반도체 패키징 공정시장은 가파르게 성장하고 있다.

### ■ 대만 및 중국기업 중심의 글로벌 반도체 패키지 산업구조


현재 반도체 후공정 분야는 중국·대만 기업들이 주도하고 있다. 최근 국내에서도 정부와 민간에서 투자책을 잇달아 발표하며 후공정 육성은 '춘추전국시대'를 맞았다. 지난 2월 '칩인사이츠(ChipInsights)' 발표에 따르면 2022년 세계 10대 반도체 OSAT 기업 총 예상 매출액은 약 56조 원으로 추정됐다. 1~5위는 ASE(대만), Amkor(미국), JCET(중국), TFMC(중국), 파워텍(대만)이 차지했다. 6~10위는 화텐과기(중국), 유텍(중국), 경원전자, 신방, 난모과기(이상 대만)이 이름을 올렸다. 지난해와 비교해 TFMC와 파워텍이 순위를 맞바꾼 가운데 큰 추이 변동은 없었다. 1위 ASE와 2위 Amkor가 각각 27%, 14%의 높은 점유율로 시장을 이끌고 있다. 업체 국적별로는 대만 5개, 중국 4개, 미국 1개로 중국과 대만의 OSAT 분야영향력이 컸다. 반도체 후공정 기업 글로벌 1~10위 중 우리나라 기업은 전무(全無)했다. 하나마이크론·SFA 반도체·LB세미콘 등이 11~20위권에 들어 있으나 국내 후공정 기업 전체 점유율을 합쳐도 6% 수준인 것으로 알려졌다.

### [그림 5] 글로별 OSAT 시장 점유율 (단위: 억 달러)



[그림 6] 국가별 OSAT 매출 비중





\*출처: 테크월드(2023)

\*출처: Yole Développement(2021)

### ■ 국내 반도체 패키징 산업동향

최근 반도체 후공정 중요성이 대두되는 가운데 글로벌 무대에서 국내 기업들 몫은 미미한 것으로 나타났다. 후공정 상위권엔 주로 대만·중국 업체들이 포진한 상황이다. 이런 가운데 국내에서도 정부·민간 투자책을 통한 기업들의 후공정 기술 개발 활성화가 이뤄질 것으로 기대를 모으고 있다. 국내에서도 후공정 분야 육성 바람이 불고 있다.

삼성전자의 경우 아직 패키징 생산시설 신규 투자 발표는 없으나 일본에 약 300억 엔(약 2,700억 원)을 투자, 요코하마에 반도체 R&D 시설을 설립하기로 했다. 이어 기존의 후공정 거점인 천안, 온양 공장을 중심으로 생산능력을 강화한다는 방침이다. 이를 위해 올해 삼성전 자는 AVP(어드밴스드패키징) 전담팀을 조직하기도 했다. 삼성전자는 지난해 출범한 '어드밴스드 패키징사업화' TF를 CEO인 경계현 사장 직속 부서로 꾸려 주목받기도 했다. SK하이닉스도 미국에 메모리 반도체 후공정 제조 시설 및 연구개발(R&D)센터 건설을 위해 150억 달러(약 19조 원)을 투자한다. 전체 매출 중 2%에 불과한 자체 패키징 비율을 확대하고 향후

첨단 패키징 분야로 사업 다각화에 나서려는 의도로 풀이된다. 그러나 이런 움직임은 대만이나 중국, 미국의 전통적 OSAT 업체와는 사뭇 대조적이다. 대만, 중국 등은 삼성전자나 SK하이닉스와 같은 종합 반도체(IDM)이 중심이 아니라 후공정만을 전담으로 하는 기업들이 산업을 주도하며 글로벌 기업으로 성장했기 때문이다.

### ■ 경쟁업체 현황

해외 주요 반도체 후공정(Outsourced Semiconductor Assembly and Test·OSAT) 기업으로는 대만 ASE, 미국 Amkor, 중국 JCET 등이 있다. 대만의 ASE는 전세계 1위 OSAT 기업으로 글로벌 파운드리 기업과 전략적 파트너를 구축하고 패키지에서 테스트까지 독립적인서비스를 제공한다. 미국의 Amkor는 Thin 패키지, TVS. TMV, SIP 등 새로운 패키지 기술개발에 주력하고 있다. 중국의 JECT는 패키지 패러다임의 변화에 대응하여 웨이퍼 레벨 패키지, 플립 칩 인터커넥스 및 TSV 등 차별화된 솔루션 개발을 위해 노력중이다. 또한, JECT는 중국 Jiangyin에 HQ를 둔 기업으로, Lead Frame 위주의 Low-end 패키지를 시작으로 SMIC와 합작으로 WLCSP, FC, SiP 등을 시작하고 Stats Chipak을 인수하면서 글로벌 OSAT 업체로 편입되었다. 대만의 TSMC는 파운드리 기업임에도 불구하고, 패키징 분야 기술력을 확보하여 원스톱 패키지 서비스 및 프로브카드 설계 등 통합 서비스를 제공하고 있다. 또한, 패키징뿐만 아니라 어셈블리 및 테스트 분야 외주 파트너의 공급망을 관리하여 고객에게 후공정 분야의 Turn-key 서비스를 제공하고 있다.

국내의 OSAT 기업의 경우, 동사를 비롯하여 SFA반도체, 하나마이크론 등이 있다. SFA반도체는 반도체 조립 및 테스트, 메모리카드, 기타 디지털 응용제품을 생산하는 반도체 전문회사로, 메모리 및 비메모리 제품 중 MCP, FBGA, TSOP 패키지류를 특허하여 주로 삼성전자, SK하이닉스, Micron 등에 공급중이다. 하나마이크론은 반도체 패키징 기술을 바탕으로 반도체 산업의 Back-end 분야인 반도체 조립 및 테스트에 주력하는 반도체 패키징 전문기업이다. 주요 고객사로는 삼성전자, SK하이닉스, TEL, AMAT 등 종합반도체기업 등이 있으며, 이를 기반으로 파운드리 업체와 팹리스 업체로 고객처를 확대하고 있다.

[표 6] 국내 반도	[표 6] 국내 반도체 패키지 제조 KEY PLAYER						
업체명	내용						
동사 [시그네틱스]	■ 설립일, 코스닥 상장일: 1966.09.12, 2010.11.26 ■ 특징: 종합 반도체 패키지 및 후공정 테스트에 주력 ■ 매출액, 영업이익율, 당기순이익율: 2,876.0억 원, 3.09%, 2.62% (2022.12 기준)						
SFA반도체	■ 설립일, 코스닥 상장일: 1998.06.30., 2001.05.02 ■ 특징: 반도체 조립 및 테스트 전문회사, MCP, FBGA, TSOP 패키지류 특화업체 ■ 매출액, 영업이익율, 당기순이익율: 6,994.1억 원, 8.99%, 6.50% (2022.12 기준)						
하나마이크론	■ 설립일, 코스닥 상장일: 2001.08.23., 2005.10.11 ■ 특징: 반도체 산업의 Back-end 분야인 반도체 조립 및 테스트에 주력 ■ 매출액, 영업이익율, 당기순이익율: 8,944.0억 원, 11.58%, 6.51% (2022.12 기준)						

\*출처: 각사 사업보고서, NICE디앤비 재구성

### Ⅲ. 기술분석

### 지속적인 연구개발을 통한 기술경쟁력 유지, 지문인식 센서 관련 사업 다각화 추진중

동사의 주요 제품군은 라미네이트 패키지(Laminate Package), 리드프레임 패키지(Lead Frame Package), 플립칩 패키지(Flip Chip Package)로 구분되고 지속적인 연구개발을 통해 기술경쟁력을 유지하고 있는 것으로 파악된다. 또한, 지문인식 관련 보유 기술을 기반으로 중화권 지문인식 고객사도 새로 발굴 중으로 매출 다변화를 진행 중인 것으로 확인된다.

### ■ 반도체 패키지 종류와 구조

전자패키징 기술은 모든 전자제품의 하드웨어 구조물과 관련된 기술로서, 하드웨어 구조물은 반도체와 같은 능동소자(반도체에서 메모리 반도체, 로직 반도체와 같이 그 회로가 구현되어 역할을 하는 소자)와 저항, 캐패시터(Capacitor, 전자를 저장하여 결과적으로 전기용량을 갖게 하는 소자)와 같은 수동소자(전자 소자 가운데, 증폭이나 전기 에너지의 변환과 같은 능동적 기능을 갖지 않은 소자)로 구성된다. 이렇듯 전자패키징 기술은 매우 폭넓은 기술이며, 0차 레벨 패키지부터 3차 레벨 패키지까지의 체계로 구분할 수 있다.


[그림 7]은 실리콘 웨이퍼에서 단일 칩을 잘라내고, 이를 단품화하여 모듈(Module)을 만들고, 모듈을 카드 또는 보드(Board)에 장착하여 시스템을 만드는 전체 과정을 모식도로 표현한 것이다. 이러한 과정 전체를 일반적으로 패키지 또는 조립(Assembly)이라고 광의적인 의미로 표현한다. 그리고, 웨이퍼에서 칩을 잘라내는 것을 0차 레벨 패키지, 칩을 단품화하는 것을 1차 레벨 패키지, 단품을 모듈 또는 카드에 실장하는 것을 2차 레벨 패키지라 표현한다. 또한, 단품과 모듈이 실장된 카드를 시스템 보드에 장착하는 것을 3차 레벨 패키지라고, 패키지의 체계를 분류한다. 그러나 반도체 업계에서 일반적으로 의미하는 반도체 패키지는 이전체 과정 중에서 웨이퍼에서 칩을 잘라내고, 단품화하는 공정을 의미한다.

[그림 8]과 같이 외부와 전기적/기계적 접속을 위해 솔더볼(Solder Ball, 능더 라고도 하며, 낮은 온도에서 녹을 수 있으므로 전기/기계적 접합을 동시에 할 수 있게 하는 금속) 이나리드(Lead, 전자 회로 또는 전자 부품의 단자에서 나오는 선으로 전자 부품을 회로 기판에연결하기 위해 사용)가 핀(pin)이 되어 있는 모양이 요즘 가장 일반적인 반도체 패키지형태이다.

### [그림 7] 반도체 조립의 과정

# Single Chip Package COR(Chip On Enarch (Multi Chip Package (本語 東京大) (Module, Card (文本語 東京大)

### [그림 8] FBGA(좌) 및 TSOP(우)




\*출처: SK하이닉스 뉴스룸

3차部質패키지

\*출처: SK하이닉스 뉴스룸, NICE디앤비 재가공

[그림 9]는 반도체 패키지의 역할을 모식도로 표현한 것으로 반도체 패키지는 기계적 보호(Protection). 전기적 연결(Electrical Connection), 기계적 연결 (Mechanical Connection), 열 방출(Heat Dissipation) 등의 4가지 주요한 역할을 한다. 패키지의 사전적 의미는 포장된 물품이다. 물품을 포장하는 여러 가지 이유가 있겠지만, 가장 큰 이유 중의 하나는 내용물을 보호하기 위해서다. 반도체 패키지의 가장 큰 역할 또한 내용물을 보호하는 것이다. 여기서 내용물은 바로 반도체 칩/소자이며, [그림 9]의 가운데 하얀 부분이 될 것이다. 반도체 패키지는 반도체 칩/소자를 EMC(Epoxy Mold Compound)와 같은 패키지 재료로 감싸. 외부의 기계적 및 화학적 충격으로부터 보호하는 역할을 한다. 반도체 칩은 수백 단계의 웨이퍼 공정으로 메모리 · 로직 등의 기능을 할 수 있게 만들어졌지만, 기본적인 재료는 실리콘이다. 실리콘은 우리가 알고 있는 유리 조각처럼 쉽게 깨질 수 있다. 또한 웨이퍼 공정으로 형성된 구조체들은 기계적, 화학적 충격에도 취약하다. 그러므로 패키지 재료로 그 칩들을 보호해야 하는 것이다. 그리고 패키지는 물리적/전기적으로 칩을 시스템에 연결하는 역할을 한다. 전기적으로는 칩과 시스템을 연결해 칩에 전원을 공급하고, 원하는 기능을 할 수 있도록 신호를 입력하거나 출력할 수 있는 통로를 만들어야 한다. 또한 기계적으로는 칩이 사용되는 동안 시스템에 잘 부착되어 있도록 잘 연결해야 한다. 동시에 칩/소자에서 발생하는 열을 빠르게 발산시켜 주어야 한다. 반도체 제품이 동작한다는 것은 전류가 흐른다는 것이다. 전류가 흐르면 필연적으로 저항이 생기며 그에 따른 열이 생긴다. [그림 9]와 같이, 반도체 패키지는 칩을 완전히 둘러싸고 있다. 이때 반도체 패키지가 열을 잘 발산하지 못하면 칩이 과열되고 내부 트랜지스터의 온도가 동작 가능한 온도 이상으로 올라 결국 트랜지스터의 동작이 멈추는 상황이 생길 수도 있다. 그러므로 반도체 패키지는 효과적으로 열을 발산해주는 역할이 필수다. 반도체 제품의 속도가 빨라지고, 기능이 많아짐에 따라 패키지의 냉각 역할의 중요성은 점점 더 커지고 있다.

### [그림 9] 반도체 패키징의 역할



\*출처: SK하이닉스 뉴스룸

### ■ 반도체 패키지 기술 개발의 트렌드

[그림 10]은 반도체 패키지 기술의 개발 트렌드를 6가지로 정리한 것이다. 반도체 패키지는 그 역할을 잘할 수 있도록 기술이 발전해왔다. 열 방출의 역할을 잘하기 위해서 열전도도(Thermal Conductivity)가 좋은 재료를 개발했고, 반도체 패키지 구조도 열 방출을 잘 할 수 있게 설계 및 제작되어 왔다. 고속 전기 신호전달(High Speed) 특성을 만족시킬 수 있는 반도체 패키지 기술 개발도 중요한 트렌드다. 만약 20Gbps(Giga bit per second의) 속도까지 나올 수 있는


칩/소자를 개발하였는데, 그것에 적용되는 반도체 패키지 기술이 2Gbps 속도만을 대응할 수 있다고 하면 결국 시스템에서 인지하는 반도체 제품의 속도는 20Gbps가 아닌 2Gbps 이다. 칩이 아무리 속도가 빠르다고 해도 시스템으로 나가는 전기적 연결 통로는 패키지에서 만들어지기 때문에 반도체 제품의 속도는 패키지에 큰 영향을 받는다. 그러므로 칩의 속도가 빨라졌다면 그에 대응하는 반도체 패키지도 빠른 속도가 구현되는 기술로 개발되어야 하는 것이다.

이러한 경향은 최근 인공지능 및 5G 무선통신 기술에서 더욱 도드라진다. 플립 칩(Flip Chip) 패키지 기술, 실리콘 관통 전극(TSV)을 이용한 패키지 기술 등이 모두 고속 특성을 위해 개발된 패키지 기술이다. 3차원 반도체 적층(Stacking) 기술은 반도체 패키지 기술 개발에서 획기적으로 중요한 트렌드이다. 기존에 반도체 패키지는 하나의 칩만을 패키지 하였지만, 이제는 한 패키지에 여러 개의 칩을 넣은 MCP(Multi Chip Package), SiP(System In Package, 여러 소자를 하나의 패키지로 만들어 시스템을 구현하게 하는 패키지의 일종) 기술들이 개발되었다.

또 하나의 패키지 기술 개발 트렌드는 소형화이다. 반도체 제품들이 모바일뿐만 아니라 웨어러블(Wearable)로까지 적용 범위가 넓어지면서 소형화는 고객의 중요한 요구 사항이다. 그러므로 이를 만족시키기 위해서 패키지 크기를 줄이는 기술개발이 많이 이루어져 왔다.

### [그림 10] 반도체 패키지 개발 트렌드

### [그림 11] 반도체 패키지의 종류




BPIX 학교
Package Stack
Chip Stack with Wire Bonding
Filip Chip + Wire Bonding
Package on Pakage
Wire Bonding + Wire Bonding
TSV

\*출처: SK하이닉스 뉴스룸

\*출처: SK하이닉스 뉴스룸

반도체 제품들은 점점 더 다양한 환경에서 사용되고 있다. 일상적인 환경에서뿐만 아니라, 열대 우림, 극지방, 심해에서도 사용되고 있고, 우주에서도 사용된다. 패키지의 기본 역할이 칩/소자의 보호(Protection)이므로 이런 다양한 환경에서도 반도체 제품이 정상 동작할 수 있도록 신뢰성(Reliability)이 높은 패키지 기술이 개발되어야 한다. 동시에 반도체 패키지는 곧 최종 제품이므로, 원하는 기능을 잘 발휘하면서도 제조 비용까지 낮출 수 있는 기술개발이 중요하다. 반도체 패키지 기술 개발 트렌드를 6가지로 정리하였는데, 이렇게 반도체 패키지 기술 개발을 하게 만든 또 다른 구동력은 반도체 업계 전체의 기술 개발 트렌드 때문이었다.

[그림 12]는 연도에 따른 웨이퍼와 PCB 기반의 최소패턴 능력 변화를 표현한 것이다.



### [그림 12] 연도에 따른 웨이퍼와 PCB 기반의 최소패턴 능력치 변화 반도체 패키지의 종류

\*출처: SK하이닉스 뉴스룸

[그림 12]의 그림의 붉은색 선은 반도체 패키지가 조립 과정 중에 실장될 PCB 기판의 최소 패턴을 만들 수 있는 능력치(Feature Size)를 나타낸 것이다. 초록색 선은 웨이퍼에서 최소 패턴을 만들 수 있는 능력치를 나타낸 것이다. 1970년대에는 PCB 기판과 웨이퍼의 최소 패턴을 만들 수 있는 능력치 차이가 크지 않았다. 그런데, 지금 웨이퍼의 경우에는 10mm 이하까지 양산, 개발하고 있는 단계이지만, PCB 기판은 100μm대다. 차이가 크게 벌어진 것이다. PCB 기판은 판넬(Panel)형태로 제작되고, 원가 절감의 이슈 등으로 최소 패턴을 만드는 능력치가 많이 작아지지 않았다. 하지만 웨이퍼의 경우에는 포토 공정의 발달로 드라마틱하게 작아졌기 때문에 점점 차이가 벌어졌다. 문제는 반도체 패키지는 웨이퍼에서 잘린 칩을 단품화하여 PCB 기판에 실장하는 역할을 해야 하므로, PCB 기판과 웨이퍼의 차이를 보상해 주어야 한다는 것이다. 1970년대에는 능력치의 차이가 크지 않아서 DIP(Dual Inline Package), ZIP(Zigzag Inline Package) 등 PCB 기판에 있는 구멍에 반도체 패키지에 있는 리드(lead)를 삽입하여 실장하는 쓰루홀(Through hole) 기술을 반도체 패키지에 사용할 수 있었다. 하지만 차이가 점점 벌어져서 TSOP(Thin Small Outline Package) 같은 표면 실장형 패키지로 리드를 기판의 표면에 붙이는 표면 실장(Surface Mounting Technology: SMT) 기술을 사용해야 했다. 그 이후에도 솔더볼로 실장하는 BGA(Ball Grid Array), 플립 칩, 팬아웃(Fan out) WLCSP, 실리콘 관통 전극 같은 반도체 패키지 기술이 차례로 개발되어 벌어지는 웨이퍼와 기판의 차이를 보상해 주게 되었다.

향후, 반도체 패키징 기술은 단순하게 여러 칩을 하나로 통합하는 형태에서 벗어나 동종 및 이종기술의 융복합화를 급속히 진행하여 신시장을 창출하고 있으며, 시스템의 고성능화, 초소형화, 저전력화 및 스마트화를 가속할 수 있는 시스템 반도체 분야로 진행되고 있다. 시스템 반도체는 스마트폰과 태블릿 PC, 스마트TV, 자동차 등 IT 융복합기기에 초고속 통신처리기능을 담당하고 있어 향후 다양한 산업군에서 수요가 확대될 것으로 예상되고 있다.

[표 7] 반도체 패키징 기술의 변화								
구	·분	1세대	1세대 2세대		4세대			
	기재	Leadframe base	PCB Base	PCB Base	Si Wafer base			
	<b>∠</b>  ^∏	Wire bonding	Wire bonding	Bumping	Bumping & TSV			
후공정	기능	보호/연결	다단적층, 집적화	고집적화, 고성능화	초소형화, 저전력화, 동종/이종 융복합화, 시스템 레벨 통합			
	방식	Leadframe	FBGA, MCP	Flipship, SIP, WLCSP	Flipship, SIP, Wafer level(TSV, POP, Fan Out), MEMS			
전공정	규격	150mm wafer,	200mm wafer,	300mm wafer, ~22,	450mm wafer,			
200		1µm Node	~180nm node	15nm node	15nm 이하			
	제품	가전제품, PC	PC	모바일(스마트폰)	웨어러블, IoT			
제품	컴퓨팅 아키텍쳐	CPU	PC DRAN	AP/BP LPODR3 (DRAM) eMMC (NAND)	One Chip			

\*출처: 한국혁신학회지(2017.08), NICE디앤비 재구성

[표	. 8] 주요 패키징 유형별	특징
	구분	특징
L F	QFN (Quad Flat No-Lead) TSOP (Thin Small Outline Padage)	• 와이어 본딩 후 몰딩하는 전통적인 패키징 방식으로, 작고 가벼워 전기적 성능과 열적 특성이 우수, 리드프레임 사용 시 메모리반도체 패키징으로 사용
B G A	BOC (Board On Chip) FC (Flip Chip Package)	<ul> <li>와이어 대신 bump를 결합 소재로 사용하는 방식으로 TSOP 등 전통적인 방식에 비해 작고 얇음. 입출력 단자 많고 전기적 특성이 좋으며 고밀도 PCB 형태로써, 메모리 패키지, TV, set top box 등에 이용</li> </ul>
	HI (Heterogeneous Integration)	■ 개별적으로 제조된 여러 구성 요소들(프로세서, 메모리, 센서, 광, MEMS 소자 등)을 단일 칩 크기에 준하는 수준으로 조립 및 포장. 하나의 패키지 내의 다양한 칩을 접합하기 위해 WLP, SiP, TSV 등 기술들이 복합적으로 사용되며, 향후 고집적·다기능 소자를 구현하기 위한 주요 기술
이 종	WLP (Wafer Level Package)	<ul> <li>IC가 형성된 웨이퍼 단위로 직접 패키지 하는 형태로 PCB 기판이 불필요하여 초소형화가 가능. 전기적 특성이 우수하며, 기존 패키징 공정 대비 원가 경쟁력이 높아 모바일 기기와 IoT 시장에서 매우 유리</li> </ul>
접 합 패	SiP (System in Package)	<ul> <li>서로 다른 기능의 소자들을 하나의 패키지화 하는 방식으로 소자 간 접속 경로를 줄여 고성능, 우수한 전기적 특성. 초경량. 초소형의 반도체 기능 확보하여 무선 통신 단말기 분야, MEMS, 카메라 모듈 등에 주로 활용</li> </ul>
키 징	POP (Package on Package)	• 연결 배선 길이 최소화를 통해 모바일에서 AP, 베이스 밴드 칩과 메모리를 통합하여 초소형 부품 구현, 모바일, PDA, 디지털카메라에서 주로 이용
_	TSV (Through Hole Via)	■ 칩에 구멍(Via Hole) 뚫어 상·하단칩을 전극으로 연결하는 방식으로, 메모리칩을 적층하여 대용량 구현 가능. 속도와 소비전력의 개선이 큰 폭으로 가능하여, CMOS 이미지 센서, 고용량 메모리가 필요한 제품
	(미래기술) Flexible Package, Embedded Die	■ 80µm 이하로 소자를 얇게 가공하여 플렉서블 기판에 접합하는 기술로, 휘어질 수 있어 웨어러블 제품에 적용

\*출처: KISTEP 기술동향브리프 16호 반도체 후공정(패키징), 2020, NICE디앤비 재구성

### ■ 동사의 제품군

동사의 반도체 패키징 제품은 메모리 및 비메모리 반도체로 구분되어 있으며, 메모리 반도체 패키징은 컴퓨터 관련 주변장치 및 저장장치에 사용되며, 삼성전자 등에 공급하고 있다. 또한, 비메모리 반도체 패키징은 통신장비, PC 등에 사용되며 Broadcom 등에 공급중이며 2023년 상반기 결산기준 메모리 반도체 패키징의 제품 매출은 40.48%, 비메모리 반도체 패키징의 제품 매출은 59.52%로 비메모리 반도체의 비중이 우세하였다.

동사의 주요 제품군은 라미네이트 패키지(Laminate Package), 리드프레임 패키지(Lead Frame Package), 플립칩 패키지(Flip Chip Package)로 구분되고 각각의 제품군별 제품은 다음 [표 9]와 같다.



\*출처: 동사 홈페이지, NICE디앤비 재구성

[그림 13]의 동사의 제품 포트폴리오로부터 확인된, 리드프레임 패키지(Lead Frame Package)는 [표 7]의 반도체 후공정 기술변화의 단계에서 보호 및 연결기능을 하는 리드프레임 기반의 1세대에 해당하고, 라미네이트 패키지(Laminate Package) 제품군은 1세대 보다 집적화된 PCB 기반 2세대 BGA(Ball Grid Array) 방식에 해당한다. 그리고, 플립칩 패키지(Flip Chip Package) 제품군은 2세대보다 고집적화 및 고성능화된 방식으로 PCB 기반 플립칩 범핑(Flip Chip Bumping) 기재로 모바일(스마트폰)에 사용되는 3세대 방식에 속하는 것으로 확인된다.

### [그림 13] 동사의 반도체 패키지 포트폴리오

BGA / Laminate			BGA / Laminate			Flip Chip			
Package	Size(mm)	Size(mm)	Package	Size(mm)	VOs	Package	Size(mm)	I/Os	
PBGA1 / HSPBGA	17-37.5	208-1136	PBGA**/uFBGA	3-27	16 - 600	FC-FBGA*****	5.75-17.5	121-1296	
Map8GA.	27x27	624	LGA	2.5-18	8 - 169	FCBGA*** FC-LGA*****	11-47.5	144-2081 18	
BOC	7.5-14	60 - 136	HSFBGA	15	288	RFC- FBGA <sup>LEPA</sup>	7-24.5	90-592	

	LEAD FRAME		[ Available Options]			
Package	Size(mm)	Leads	Stacked Die	O DUF(Dispensed Underfill)		
entral Lab		V	Exposed Die	MUF(Molded Underfill)		
DFN W	3-6	10 - 22	Exposed Pad	Overmold		
QFN 133	3 - 12	8-164	Exposed Heat Slug	Embedded Die		
FC-QFN ***	5-6	36-48	O Dual Row	0		
rc-Qrii	5.6	30:40				
TSOP	8 X 20	32 48				
	12 X20	48				
HSSOP *	12.5X6.1	48				

\*출처: 동사 홈페이지

### ■ 동사의 기술개발 진행 단계

한편, 동사의 주요 제품인 I.C 조립을 위한 원재료 수급 현황을 살펴보면 다음 [표 10]과 같다. 2021년~2023년 반기까지 동사의 BGA PCB 원재료 수급비용 비중인 70%대로 가장 높게 나타났고, 이를 통해 현재는 2세대 반도체 패키징 기술을 비중이 높은 편으로 사료 된다. 한편, [표 11]는 동사의 공시된 연구개발 실적으로, 4세대 반도체 패키징 기술도 진행 중이며, 지속적인 연구개발을 통해 기술경쟁력을 유지하고 있는 것으로 파악된다. 또한, 지문인식 센서 관련 보유 기술은 양산단계이다. 동사의 최근 공시자료에 의하면, 동사는 지문인식 센서 관련 보유 기술을 기반으로 중화권 지문인식 고객사도 새로 발굴 중으로 매출 다변화를 진행 중인 것으로 확인된다.

### [표 10] 동사의 최근 원, 부재료 수급비용 및 비중 (단위: 백만 원, %) 비중(%) 원, 부재료명 주요 매입처 2021년 2022년 비중(%) 2023 2Q 비중(%) 142,002 **BGA PCB** 삼성전기 외 135,485 77.3 79.9 46,209 78.7 10,776 3,653 Gold Wire 엘티메탈 외 13,415 7.7 6.1 6.2 5,510 2,314 2.9 Mold Compound 삼성SDI 외 5,060 3.1 3.9 960 Solder Ball 덕산하이메탈 외 2,956 2,050 1.2 1.7 1.6 648 66 **Lead Frame** 해성디에스 외 0.1 0.4 0.1 211 기타 15,758 5,484 19,107 10.9 8.9 9.3 58,686 합계 175,328 100.0 177,650 100.0 100.0

\*출처: 동사 반기보고서(2023.06), NICE디앤비 재구성

[표 11] 동사의 연구개발 실적	
연구과제명	목적 및 실적
FC wide boat 및 장비 개발	Unit matrix 증가에 따른 원가 경쟁력 확보 및 이익 창출 내부 공정 평가 완료 및 양산 적용 중
SIP Module 개발	제품 확대에 따른 경쟁력 확보 공정 평가 완료 및 양산 적용
Multi Chip Module Package 개발	제품 확대에 따른 경쟁력 확보 공정 평가 완료 및 양산 적용 중
Cu pillar+Non-SOP Package 개발	90um Fine Pitch 경쟁력 확보 공정 평가 완료 및 양산 적용 중
Hybrid Package	제품 확대에 따른 경쟁력 확보 공정 평가 완료 및 양산 적용 중
Exposed MUF Package 개발	제품 Line up 확대에 따른 경쟁력 확보 Qualification 완료 및 양산 중
7nm Silicon Node Package	제품 Line up 확대에 따른 경쟁력 확보 Qualification 완료 및 양산 중
5nm Silicon Node Package	제품 Line up 확대에 따른 경쟁력 확보 공정 개발 및 샘플 개발 완료
90um fine pitched BOF 제품개발	미세 Bump pitched 제품 확대에 따른 경쟁력 확보 & 공정 수율 극대화 공정 평가 완료 및 양산 적용 중
Dicing Saw Edge Die Uncut 개발	Wafer 최외곽 uncut 적용에 의한 edge die flying 문제 개선 공정 평가 완료 및 양산 적용 중
Smartcard 용지문인식제품개발	ID 카드 / 보안 카드 시장 목적의 thin 지문 인식 제품 개발 고객 신뢰도 평가 및 양산 승인 완료
MCU 제품개발	지문 인식 control device로써 smartcard 탑재 목적 고객 신뢰도 평가 및 양산 승인 완료
Smartphone side key 지문인식제품개발	Slim/ narrow size 지문 인식 제품으로 smartphone의 측면 탑재 고객 신뢰도 평가 및 양산 적용 중
Ultrathin Optical 지문센서개발	Thin package 기술을 통해서 optical module 지문 센서의 두께를 낮출 수 있음, 공 정 개발 및 샘플 개발 완료
eFBGA Max0.5T 개발	Thin PKG Max 0.5T개발에 따른 이익 창출 내부 공정,신뢰성 평가 완료 및 양산 적용 중
Ultra Thin Wafer Packaging 기술개발	5um DAF(die attach film)적용 개발을 통해 경쟁력 확보 내부 공정, 신뢰성 평가 완료 및 고객 Qualification pass
Low Depth Mark 기술개발	Max 35um Low Depth Mark 기술 개발을 통해 경쟁력 확보 및 이익 창출 내부 공 정 평가 완료 및 양산 적용 중
Dual Row QFN Package 개발	개발 제품 확대에 따른 경쟁력 확보 공정 평가 진행 중
Test High Digital pin 적용장비개발	High Digital pin count 적용 제품 확대에 따른 경쟁력 확보 및 이익 창출 Qualification 진행 중
Cu pillar+Non-SOP Package 개발	70/65/60um Fine Pitch 경쟁력 확보 공정 평가 완료
Pad to Pad 100um SMT Package 개발	Pad to Pad 100um 적용 개발을 통해 디자인 경쟁력 확보 공정 평가 완료 및 양산 적용 중
2Dies MUF Package 개발	제품 Line up 확대에 따른 경쟁력 확보 고객 신뢰도 평가 및 양산 승인 완료
Hybrid(FC+DA) MUF Package 개발	Hybrid(FC+DA) MUF 적용(CUF 미 적용) Package 개발을 통해 원가 경쟁력 확보, 고객 신뢰도 평가 및 양산 승인 완료
Exposed MUF PKG_Grinding 기술개발	PKG_Grinding 기술 최적화 (2step) 를 통한 품질 경쟁력 확보 공정 평가 완료 및 양산 적용 중

\*출처: 동사 반기보고서(2023.06), NICE디앤비 재구성

2023년 반도체 시장은 역성장이 예상되므로 매출액 및 수익성이 악화될 것으로 예상이 되지만 사물인터넷(IoT), 인공지능(AI), 자율주행차 등 시장의 수요는 지속적으로 증가하는 트렌드를 나타날 것으로 예상되므로, 동사는 플립칩(Flip Chip) 및 SiP(System In Package)등 시장이 요구하는 최신 반도체 패키징 기술을 통해 고객의 니즈(Needs)부합하도록 노력하고 있다. 또한, 급변하는 반도체 시장 상황에 적극 대응하기 위해 High Density SIP(MCM & Hybrid), Large Body FCBGA, Thin die PKG, Advanced Bonding(ETS 등), Automotive PKG 등 Advanced packaging 기술력 확보를 통해 지속적인 고객개발을 하고 있으며 프리미엄 반도체 패키징 기술개발을 통해 국내외 여러 고객들의 Needs를 충족하는 제품을 생산 할 수 있는 인프라(Infra)를 더욱 강화중이다.

### ■ SWOT 분석



### IV. 재무분석

### 최근 2개년간 매출 증가세, 수익성은 등락세

동사는 반도체 어셈블리 및 테스트 전문기업으로 우수한 반도체 패키징 및 성능검사 기술로 글로벌 전 자회사를 주요 거래처로 확보하여 전자 부품용 각종 반도체를 공급하고 있는 가운데 COVID-19의 장기 화로 인해 비대면 가전, PC, 5G통신, 전기자동차 등 관련 반도체 수요가 지속적으로 증가하며 최근 2개 년간 매출 증가세를 보였고, 흑자기조를 유지하였다.

### ■ 최근 2개년간 매출 증가세

동사는 지문센서(Fingerprint Sensor) 패키지 기술 개발에도 불구하고 COVID-19의 장기화 및 미·중 무역 분쟁 등으로 인한 시장 규모의 축소, 메모리 부분의 스마트폰 교체주기 감소 등으로 2020년 매출액은 전년 대비 7.9% 감소한 2,015.4억 원을 기록하였다.

2021년에는 COVID-19의 장기화로 인해 비대면 가전, PC, 5G통신, 전기자동차 등 관련 반도체 수요가 지속적으로 증가함에 따라 전년 대비 33.9% 증가한 2,698.8억 원의 매출액을 달성하며 양호한 매출회복 및 성장을 보였다.

2022년에도 주요 고객사로부터의 물량 증가 및 미국 기준금리 상승에 따른 원화 약세 등의 영향으로 전년 대비 6.6% 증가한 2,876.0억 원의 매출액을 기록하며 전년에 이어 매출 증가 추이를 이어갔다.


한편, 2023년 상반기에는 러·우 전쟁, 미국의 중국 무역 제재, 국제적 인플레이션 등의 영향으로 전년 동기 대비 23.2% 감소한 1.109.4억 워의 매출을 기록하였다.

### ■ 수익성 등락세

매출액을 상회하는 과다한 매출원가 부담 및 매출 감소 등으로 2020년 144.8억 원의 영업손실 및 373.3억 원의 순손실을 기록하는 등 전년 대비 적자 폭이 확대되었으나, 2021년에는 원가율 하락 및 매출 증가에 따른 고정성 경비를 포함한 판관비 부담 완화 등에 힘입어 192.8억 원의 영업이익 및 169.9억 원의 순이익을 시현하며 흑자전환을 달성하였다.

2022년에도 88.8억 원의 영업이익 및 75.3억 원의 순이익을 기록하며 흑자기조를 유지하였으나, 반도체 시황 악화로 인하여 전년 대비 영업이익 및 순이익 규모는 감소하였다.

한편, 2023년 상반기에는 매출 감소에 따른 고정비 부담으로 원가율이 100%를 상회함에 따라 56.0억 원의 영업손실 및 63.3억 원의 순손실을 기록하며 다시 적자를 나타내었다.




\*출처: 동사 사업보고서(2022.12), 반기보고서(2023.06) NICE디앤비 재구성

### ■ 최근 3개년간 양호한 재무안정성 유지

2020년 56.8%의 부채비율을 기록한 이후 2021년과 2022년에는 연속적인 순이익 시현에 따른 자기자본 확대로 각각 47.6%, 47.1%의 부채비율을 기록하며 최근 3개년간 양호한 재무안정성 지표를 기록하였다.

유동비율도 2020년 168.5%를 기록한 이후 2021년 196.2%, 2022년 158.6%로 양호한 수준을 지속하고 있다.

한편, 2023년 6월 말 33.5%의 부채비율, 74.9%의 자기자본비율, 175.7%의 유동비율을 기록하며 전년 말 대비 개선되며 양호한 재무안정성 지표를 유지하고 있는 것으로 나타났다.



\*출처: 동사 사업보고서(2022.12), 반기보고서(2023.06) NICE디앤비 재구성

[표 12] 동사 요약 재무제표 (단위: 억 원, K-IFR:							
항목	2020년	2021년	2022년	2022년 2분기	2023년 2분기		
매출액	2,015.4	2,698.8	2,876.0	1,444.8	1,109.4		
매출액증가율(%)	-7.9	33.9	6.6	18.5	-23.2		
영업이익	-144.8	192.8	88.8	48.6	-56.0		
영업이익률(%)	-7.2	7.1	3.1	3.4	-5.0		
순이익	-373.3	169.9	75.3	36.9	-63.3		
순이익률(%)	-18.5	6.3	2.6	2.6	-5.7		
부채총계	603.7	588.2	619.0	670.9	433.3		
자본총계	1,063.7	1,234.9	1,313.1	1,271.9	1,291.9		
총자산	1,667.5	1,823.2	1,932.1	1,942.8	1,725.2		
유동비율(%)	168.5	196.2	158.6	169.8	175.7		
부채비율(%)	56.8	47.6	47.1	52.7	33.5		
자기자본비율(%)	63.8	67.7	68.0	65.5	74.9		
영업현금흐름	60.7	94.3	143.8	97.9	46.2		
투자현금흐름	-146.1	57.6	-289.0	-226.2	93.0		
재무현금흐름	98.0	-168.2	89.4	106.2	-29.7		
기말 현금	87.9	75.2	21.4	54.6	130.9		

\*출처: 동사 사업보고서(2022.12), 반기보고서(2023.06)

### V. 주요 변동사항 및 향후 전망

### 고부가가치 패키징 제품 집중화 및 신규 사업화 추진중

동사는 시장변화에 따라, 수익성이 낮고, 시장점유율이 퇴조하는 PDIP/SOIC 제품 등의 수주를 지양하고 부가가치가 높은 제품 위주로 영업전략을 펼치고 있다. 동사는 삼성전자, Broadcom과 20년 이상 거래 관계를 유지하고 있으며, 추가적인 영업을 위하여 해당사별 기술, 품질, 영업 TFT 팀을 구성하여 대응하고 있다. 최근 중화권 지문인식 고객사도 새로 발굴하여 사업 다각화를 추진중이다.

### ■ 생산체제 개선 기반, 고부가가치 패키징 제품 집중화

동사는 시장변화에 따라, 수익성이 낮고, 시장점유율이 퇴조하는 PDIP/SOIC 제품 등의수주를 지양하고 부가가치가 높은 제품 위주로 영업전략을 펼치고 있다. 해외는 Broadcom / Infineon / MaxLinear 등, 국내는 삼성전자 / LG전자 등에 대한 수주 증대를 통하여 주력고객의 매출증대 및 이익 증대, 거래선 다변화에 기여하였다. 매년 꾸준하게 성장하는 CSP 계열인 FBGA 제품과 eMCP제품 등을 공격적으로 수주하고, 첨단 신규 PKG 제품인 FLIPCHIP LINE을 증설 및 가동에 따라 매출 증대에 크게 기여하고 있다. 또한, 공정능력을 향상 시키고 있으며, 지문센서(Fingerprint Sensor) 제품을 지속적으로 개발하여 질적 성장에 주력하고 있다.


### 1) Fine pitch wire bonder 구비

고집적화, 고용량화라는 반도체 시장변화에 따라 시장의 주력제품이 기존 PDIP / SOIC 등 제품에서 BGA / FBGA / Flipchip/ High Stack 등으로 변화함에 따라, 동사는 고성능 및 Fine pitch에 적합한 Iconn 등의 Wire bonder 설비를 교체하여 시장변화에 대응하고 있다.

### 2) 12인치 wafer 생산 가능한 설비 구축

반도체 종합회사들이 수율 향상을 위하여, wafer size를 12인치로 증대함에 따라, back grinding, die bonder 등 12인치 wafer를 생산할 수 있는 설비를 구축함으로서, 수주향상에 기여하고 있다.

### [그림 17] 동사의 핵심 보유 기술에 대한 기술 로드맵




\*출처: 반기보고서(2023.06)

### ■ 동사 실적 전망

동사는 2021년과 2022년 2개년간 COVID-19의 장기화로 인해 비대면 가전, PC, 5G통신, 전기자동차 등 관련 반도체 수요가 지속적으로 증가하며 매출 증가세를 보였고, 흑자기조를 유지하였다. 그러나, 2023년 상반기에는 러·우 전쟁, 미국의 중국 무역 제재, 국제적 인플레이션 등의 영향으로 전년 동기 대비 23.2% 감소한 1,109.4억 원의 매출을 기록했으며, 매출 감소에 따른 고정비 부담으로 원가율이 100%를 상회함에 따라 56.0억 원의 영업손실 및 63.3억 원의 순손실을 기록하며 적자로 전환했다.

동사는 삼성전자, Broadcom과 20년 이상 거래관계를 유지하고 있으며, 추가적인 영업을 위하여 해당사별 기술, 품질, 영업 TFT 팀을 구성하여 대응하고 있으나, 기술고도화를 요구하는 반도체 시장변화에 대응하기 위해서는 지속적인 연구개발 및 투자가 요구되어 매출 성장과 수익성 개선은 단기간 내에는 다소 제한적일 것으로 전망된다.



\*출처: 동사 사업보고서(2022.12), 반기보고서(2023.06) NICE디앤비 재구성

[표 13] 동사의 사업부문별 연간 실적 및 분기별 전망 (단위: 억 원, K-IFRS 연결 기준)							
항목	2020	2021	2022	1Q2023	2Q2023	3Q2023E	2023E
매출액	2,015.4	2,698.8	2,876.0	563.4	1,109.4	1,783.4	2,457.3
메모리	770.1	1,392.1	1,338.7	221.7	449.1	721.9	994.7
비메모리	1,245.3	1,306.7	1,537.3	341.7	660.3	1,061.5	1,462.6
영업이익	-144.8	192.8	88.8	-31.7	-56.0	-34.0	-12.0
영업이익률(%)	-7.2	7.1	3.1	-5.6	-5.0	-1.9	-0.5
*추처· 도사 사업비고서(2022.12) 바기비고서(2023.06) NICE디애비 재구석							

### ■ 증권사 투자의견

작성기관	투자의견	목표주가	작성일			
	_	_	_			
_	투자의견 없음					

### ■ 시장정보(주가 및 거래량)

