Střední průmyslová škola elektrotechnická	Třída: 4.B	
Havířov	Skupina: 1	
	Zpráva číslo: 3	
	Den: 22.3.2021	
debouncer zamek  Inst_zamek  Inst_puls	Jméno učitele: Ing. Božena Ralbovská Jméno: Jakub Lengsfeld	
	Známka:	

### 1. Zadání - měření intenzity světla

Pomocí FPGA obvodu Spartan 3E firmy Xillinx realizujte automat pro řízení chodu **garáže pro 5 automobilů**.

Automat bude signalizovat stavy volno a obsazeno podle přijíždějících a odjíždějících aut. Příjezd a odjezd nastavujte tlačítky, nulování pomocí přepínače, počet aut zobrazujte na sedmi segmentovým displeji. Ošetřete zákmity tlačítek proti chybnému počítání aut.


### 2. Teoretický rozbor

### **Spartan:**

- -Je programovatelné hradlové pole, jedná se o typ integrovaného obvodu).
- -Jedná se účelově pogramovatelné zařízení, pracuje pomocí instrukcí uložených v pamětí. Přijatá data zpracovává a posílá na výstupy.

#### VHDL:

- -Jedná se o programovací jazyk. Používá se pro návrh simulací digitálních integrovaných obvodů.
- -Například programovatelných hradlových polí nebo různých zákaznických obvodů.
- -Umožňuje návrh jak logických, tak i sekvenčních struktur.



### Přechodová tabulka:

Stav	4	1	2	8	X
st_close	st1	st_err	st_err	st_err	st_err
st1	st_err	st2	st_err	st_err	st_err
st2	st_err	st_err	st3	st_err	st_err
st3	st_err	st_err	st_err	st_open	st_err
st_open	st_close	st_close	st_close	st_close	st_close
st_err	st_close	st_close	st_close	st_close	st_close

## Tabulka vnitřních stavů:

Stav	Kód	
st_close	000	
st1	001	
st2	010	
st3	011	
st_open	100	
st_err	101	

# Výstupní tabulka:

Stav	Zámek	Error
st_close	0	0
st1	0	0
st2	0	0
st3	0	0
st_open	1	0
st_err	0	1

### 3.1 Program

```
E top_zamek.vhd ☑ E zamek_1.vhd ☑ E puls.vhd ☑
        library IEEE;
        use IEEE.STD_LOGIC_1164.ALL;
       use IEEE.STD_LOGIC_unsigned.ALL;
      entity top_zamek is
Port ( mclk : ir
            Port ( mclk : in STD LOGIC;
                   sw0 : in STD_LOGIC;
                   btn : in STD_LOGIC_VECTOR (3 downto 0);
led : out STD_LOGIC_VECTOR (7 downto 0));
  9
 10
      end top_zamek;
 11
 12
      marchitecture struct of top_zamek is
 13
        signal cel,errl,resetl : STD_LOGIC;
       signal btn_posedge:STD_LOGIC_VECTOR (3 downto 0);
 14
       signal alarmy:STD_LOGIC_VECTOR (1 downto 0):="00";
 15
 16
     | begin
 17
            Inst_puls: entity work.puls PORT MAP(
 18
                clk => mclk,
 19
 20
                pulse => cel
 21
            );
 22
 23
            Inst_debouncer0: entity work.debouncer PORT MAP(
 24
                clk => mclk,
 25
                ce => cel,
 26
                btn_in => btn(0) ,
 27
                btn_posedge => btn_posedge(0)
 28
            );
```

```
clk => mclk,
25
               ce => cel,
              btn in => btn(0) ,
26
27
              btn_posedge => btn_posedge(0)
28
29
30
           Inst_debouncerl: entity work.debouncer PORT MAP(
    31
              clk => mclk.
               ce => cel.
              btn_in => btn(1) ,
34
              btn_posedge => btn_posedge(1)
35
36
           Inst_debouncer2: entity work.debouncer PORT MAP(
37
    clk => mclk,
39
               ce => cel,
40
              btn_in => btn(2) ,
              btn_posedge => btn_posedge(2)
41
42
43
           Inst_debouncer3: entity work.debouncer PORT MAP(
44
    45
              clk => mclk,
               ce => cel,
46
47
              btn_in => btn(3) ,
48
              btn_posedge => btn_posedge(3)
49
           );
50
           Inst_zamek_1: entity work.zamek_1 PORT MAP(
51
    中
52
              clock => mclk ,
53
               reset => sw0,
              ce => cel,
54
55
               cislo => btn_posedge(3 downto 0) ,
               err => errl,
56
57
               zam => led(0)
58
59
           led(7 downto 3) <= "000000";
60
           led(1) <= errl;</pre>
61
62
           reset1 <= sw0;
63
    中
64
           count: process (errl, resetl, alarmy)
65
           begin
              if resetl='1' then led(2) <= '0'; alarmy <= "00";
66
    自
67
               elsif rising_edge(errl) then if alarmy = "10" then led(2) <= '1';</pre>
68
                                        else alarmy <= alarmy + 1; led(2) <= '0';</pre>
69
                                        end if;
70
               end if:
71
           end process count;
72
      end struct;
              top_zamek.vhd 🗵 📙 zamek_1.vhd 🗵 📙 puls.vhd 🗵
                      library IEEE;
                      use IEEE.STD_LOGIC_1164.ALL;
                    entity zamek 1 is
                        Port ( clock : in STD_LOGIC;
                                 reset : in STD_LOGIC;
                                 ce : in STD_LOGIC;
                                 cislo : in STD_LOGIC_VECTOR (3 downto 0);
                8
                                 err : out STD_LOGIC;
                9
               10
                                 zam : out STD_LOGIC);
                    end zamek_1;
               12
               13
                    architecture Behavioral of zamek 1 is
                    type state_type is (st_close,st1, st2,st3,st_open,st_err);
signal state, next_state : state_type;
               14
               15
               16
                    begin
               17
               18
                    SYNC_PROC: process (clock, reset)
                         begin
                            if (clock'event and clock = '1') then
               20
                              if (reset = '1') then
               21
                                  state <= st_close;
               22
               23
                    \varphi
                               else if ce='l' then
               24
               25
                                  state <= next_state;
               26
                                  end if;
               27
                               end if;
               28
                            end if:
               29
                         end process;
               30
                    OUTPUT_DECODE: process (state)
               31
               32
                         begin
               33
                              case (state) is
               34
                                  when st_close =>zam<='0';err<='0';
               35
                                  when stl =>zam<='0';err<='0';
               36
                                  when st2 =>zam<='0';err<='0';
                                  when st3 =>zam<='0';err<='0';
               37
               38
                                  when st_open =>zam<='1';err<='0';
                                  when st err =>zam<='0';err<='1';
               39
               40
                                  when others=>null;
```

41

42

end case:

end process;

Inst\_debouncer0: entity work.debouncer PORT MAP(


```
NEXT_STATE_DECODE: process (state, cislo)
    begin
        next_state <= state;
中
        case (state) is
           when st_close => if cislo="0100" then next_state <= stl;
                                      elsif cislo="0000" then next_state <= st_close;</pre>
                                       else next_state <= st_err;</pre>
\Box
                                       end if;
           when stl => if cislo="0001" then next state <= st2;
                                      elsif cislo="0000" then next_state <= stl;</pre>
中
                                      else next_state <= st_err;</pre>
                                       end if;
              when st2 => if cislo="0010" then next_state <= st3;
                                       elsif cislo="0000" then next state <= st2;
                                       else next_state <= st_err;
                                       end if;
              when st3 => if cislo="1000" then next_state <= st_open;
                                       elsif cislo="0000" then next_state <= st3;</pre>
中
                                       else next_state <= st_err;</pre>
                                       end if;
              when st_open => if cislo="0000" then next_state <= st_close;
                                      else next_state <= st_close;</pre>
                                       end if;
              when st_err => if cislo="0000" then next_state <= st_err;
                                      else next state <= st close;
                                       end if;
           when others =>null;
        end case;
    end process;
 end Behavioral;
```

```
top_zamek.vhd 🗵 📙 zamek_1.vhd 🗵 📙 puls.vhd 🗵
       library IEEE;
       use IEEE.STD_LOGIC_1164.ALL;
     use IEEE.STD LOGIC ARITH.ALL;
     entity puls is
 6
     generic (
          div_factor : integer := 50000); -- 1 ms
 8
     port (
            clk : in std_logic;
 9
10
            pulse : out std_logic
      - );
11
     end puls;
12
13
14 Architecture Behavioral of puls is
      signal counter : integer := 0;
15
16
17
     begin
18
     process (clk)
19
        begin
         if (rising edge(clk)) then
20
21
              if counter = div factor - 1 then
22
                  pulse <= '1';
23
                  counter <= 0;
24
              else
25
                  counter <= counter + 1;
26
                  pulse <= '0';
              end if;
27
28
           end if:
29
      end process;
30
      end Behavioral;
```

### **3.2 Piny**

```
# clock pins for Basys2 Board
NET "mclk" LOC = "B8"; # Bank = 0, Signal name = MCLK
NET "mclk" PERIOD = 20ns ;
NET "led<7>" LOC = "G1" ; # Bank = 3, Signal name = LD7
NET "led<6>" LOC = "P4" ; # Bank = 2, Signal name = LD6
NET "led<5>" LOC = "N4" ; # Bank = 2, Signal name = LD5
NET "led<4>" LOC = "N5" ; # Bank = 2, Signal name = LD4
NET "led<3>" LOC = "P6" ; # Bank = 2, Signal name = LD3
NET "led<2>" LOC = "P7" ; # Bank = 3, Signal name = LD2
NET "led<1>" LOC = "Mll" ; # Bank = 2, Signal name = LD1
NET "led<0>" LOC = "M5" ; # Bank = 2, Signal name = LD0
NET "sw0" LOC = "P11"; # Bank = 2, Signal name = SW0
NET "btn<3>" LOC = "A7"; # Bank = 1, Signal name = BTN3
NET "btn<2>" LOC = "M4";
                         # Bank = 0, Signal name = BTN2
NET "btn<1>" LOC = "Cll"; # Bank = 2, Signal name = BTN1
NET "btn<0>" LOC = "G12"; # Bank = 0, Signal name = BTN0
```

#### 4. Simulace



# 5. Zhodnocení

Program funguje podle zadání. Testovaní proběhlo pomocí simulace.

Všechno hodnoty jsou nastavené permanentně a nelze je měnit.

Jediný problém mi dělalo testování funkčnosti, z důvodu nedostupnosti spartana.