

# Programowalna matryca logiczna

## 1. Wprowadzenie

We współczesnej elektronice cyfrowej obecne są dwa trendy rozwoju [1]:


- *Specjalizowane układy scalone ASIC* (ang. *Application Specific Integrated Circuits*) – są to układy przeznaczone do określonych, ale zwykle bardzo wąskich zastosowań. Układy scalone tego typu projektowane są w celu wyprodukowania pewnej ilości egzemplarzy, których modyfikacja nie jest po produkcji możliwa. Zaletą układów ASIC jest niski koszt jednostkowy w przypadku produkowania dużych serii układów scalonych. Dodatkowo układy te są zoptymalizowane pod względem zajmowanej powierzchni krzemu i szybkości. Liczba elementów logicznych ograniczona jest do niezbędnego minimum, ścieżki łączące tranzystory są zoptymalizowane pod kątem minimalizacji poboru mocy.
- Programowalne układy logiczne PLD (ang. *Programmable Logic Devices*) – są to układy uniwersalne, które mogą zostać wykorzystane w bardzo szerokim spektrum aplikacji. Zbudowane są z programowalnych bloków elementów logicznych (kombinacyjnych i sekwencyjnych) oraz konfigurowalnych ścieżek umożliwiających łączenie bloków logiki. Funkcjonalność tych układów określana jest przez projektanta na drodze programowania połączeń pomiędzy blokami elementów logicznych. Do zapamiętania swojej konfiguracji układy PLD używają pamięci typu SRAM (ang. *Static Access Random Memory*), EEPROM (ang. *Electrically-Erasable Programmable Read-Only Memory*) lub układów bezpieczników (układy antifuse-FPGA) konfigurowanych jednorazowo za pomocą przepalania bezpieczników łączących komórki elementów logicznych oraz ścieżki. W porównaniu do układów ASIC są wolniejsze i zużywają więcej mocy.

Współcześnie dostępne technologie stosowane do produkcji układów elektroniki cyfrowej typu ASIC umożliwiają budowanie układów taktowanych zegarami o częstotliwościach rzędu kilku gigaherców. Mimo tego, wiele aplikacji przemysłowych nie wymaga taktowania układów tak szybkimi zegarami i układy typu PLD w zupełności zaspokajają zapotrzebowanie inżynierów.

Proces projektowania układów elektronicznych opartych na układach PLD umożliwia wielokrotne reprogramowanie układów połączeń – jest to główna przewaga układów PLD nad układami ASIC. Dodatkowo układy reprogramowalne produkowane w dużych seriach cenowo zbliżają się do układów ASIC. Właśnie dlatego układy PLD cieszą się dużą popularnością w praktyce inżynierskiej.

### 1.1. Budowa wewnętrzna układów konfigurowalnych

Najprostszą i najczęściej stosowaną strukturą PLD jest struktura złożona z matrycy bramek AND i bramki OR, przedstawiona na rys. 1.1.




Rys. 1.1. Schemat blokowy programowalnej matrycy logicznej.

Wyróżniamy trzy typy matryc programowalnych PLD, przedstawione na rysunku 1.2:


- ROM – w tym typie matrycy możliwa jest tylko konfiguracja wejść bramki OR.
- PLA (ang. *Programmable Logic Array*), w której konfigurowalna jest zarówno matryca bramek AND jak również bramek OR.
- PAL (ang. *Programmable Array Logic*), w której użytkownik ma wpływ tylko na połączenia w matrycy bramek AND.

Przykład realizacji układu przedstawionego na rys. 1.1. w architekturze ROM, PLA i PAL przedstawia rysunek 1.2.




Rys. 1.2. Realizacja praktyczna matrycy bramek PLD, a) architektura ROM, b) architektura PLA, c) architektura PAL

Układ inwerterów połączony z wejściami umożliwia uwzględnienie negacji sygnałów wejściowych w programowanych funkcjach logicznych. Kilka połączeń konfigurowalnych (oznaczonych na rys. 1.2 jako puste kropki), połączonych z pojedynczą bramką AND lub OR oznacza, że dana bramka posiada kilka konfigurowalnych wejść. Jedno połączenie konfigurowalne na schemacie oznacza jedno (możliwe do wyboru przez projektanta) wejście bramki AND lub OR (rys. 1.3).



Rys. 1.3. Reprezentacja symboliczna wielowejsiowej bramki konfigurowalnej oraz schemat koncepcyjny.

W ćwiczeniu wykorzystywać będziemy tylko matrycę typu PAL, dlatego w dalszej części instrukcji nie będziemy się zajmować pozostałymi architekturami. Przykładowa matryca PAL posiada jedną sześciowejsiową bramkę OR, jednak liczba wejść, jak również liczba bramek OR może być inna. Dokonując odpowiednich połączeń w macierzy bramek AND, programujemy dowolną funkcję będącą sumą iloczynów sygnałów wejściowych A, B, C. Przykład połączeń w macierzy bramek przedstawia rys. 1.4.




Rys. 1.4. Przykład połączeń matrycy bramek PAL.

W podanym przypadku funkcja logiczna na wyjściu bramki OR opisana jest wyrażeniem:

$$O_1 = B + \bar{A}\bar{B}C + A\bar{C} + \bar{A}BC$$

## 1.2 Zastosowania praktyczne programowalnych układów logicznych

Omówiona powyżej struktura PAL jest przykładem bloku funkcjonalnego, który wykorzystywany jest w bardziej złożonych układach programowalnych, takich jak układy FPGA (ang. *Field Programmable Gate Array*). Układy FPGA są współcześnie stosowane w procesie projektowania praktycznie we wszystkich gałęziach elektroniki – właśnie dzięki możliwości wielokrotnego programowania. Przykład struktury układu FPGA przedstawia rys. 1.5.




Rys. 1.5. Struktura wewnętrzna układu FPGA

Strukturę układu tworzy macierz niezależnych bloków logicznych LAB (ang. *Logic Array Block*). Każdy blok logiczny zbudowany jest z pewnej liczby elementów logicznych, każdy element może realizować niezależną funkcję logiczną. Połączenia elektryczne pomiędzy blokami są realizowane za pomocą magistrali połączeń, których topologia jest konfigurowana w blokach konfiguracji połączeń. Magistrale bieżą wzdłuż całego układu, dzięki czemu łączone mogą być ze sobą bloki w dowolnych lokalizacjach. Układy FPGA wyposażone są także w konfigurowalne bufony wejścia/wyjścia (IOC) zwykle zawierające bramki trójstanowe. Umożliwia to używanie linii sygnałowych zewnętrznych w zależności od potrzeb jako linii wejściowych, wyjściowych lub dwukierunkowych.

### 1.3. Iloczyn galwaniczny


Dla zrozumienia działania programowalnej zworkowo matrycy logicznej konieczne jest wprowadzenie pojęcia iloczynu galwanicznego (tzw. „bramka na drucie”). Przedstawione architektury cyfrowych układów konfigurowalnych zawierają w swojej strukturze bramki AND oraz bramki OR. Realizacja układowa wielowejściowej bramki wymaga zbudowania matrycy kluczy połączonych z wejściami bramki logicznej. Rozwiązanie takie wymaga zastosowania relatywnie dużej liczby tranzystorów oraz linii transmisyjnych, dlatego dla uproszczenia budowy matrycy wykorzystywanej w ćwiczeniu zastosowano bramki w postaci iloczynu galwanicznego. Przykład realizacji bramek w postaci iloczynu galwanicznego przedstawia rysunek 1.6.



Rys. 1.6. Trzywejściowa bramka logiczna w architekturze iloczynu galwanicznego, a) bramka NOR, b) bramka AND

Wejścia logiczne stanowią bramki tranzystorów, połączonych równolegle, pracujących w układzie wspólnego źródła. W tej konfiguracji można traktować tranzystor NMOS jako sterowany klucz. Źródła tranzystorów połączone są z masą, dreny połączone są z rezystorem podciągającym R1 (tzw. rezystor pull-up). Jeżeli potencjał na bramkach (wejściach) tranzystorów wynosi  $\sim 0V$ , tranzystory pracują jako klucze rozwarte i prąd drenu nie płynie ( $I_{ddA} = 0$ ), potencjał na wyjściu ustala się blisko górnego zasilania (logiczna „1”) ze względu na obecność rezystora R1. Jeżeli bramka przynajmniej jednego tranzystora zostanie spolaryzowana napięciem  $+5V$ , tranzystor ten zaczyna pracować jak klucz zwarty i potencjał na wyjściu bramki ustali się blisko  $0V$  (logiczne „0”). W ten sposób, jeżeli chociaż na jednym z wejść ustali się logiczna „1”, na wyjściu układu otrzymamy logiczne „0”. Układ ten działa zatem jak 3-wejściowa bramka NOR.

Jeżeli zanegujemy wejścia bramki NOR, otrzymamy bramkę AND (rys. 1.6.b.). Jeśli uzupełnimy bramkę AND w dodatkowe tranzystory oraz zworki, uzyskamy układ programowalnej bramki AND (rys. 1.7.a). Bramka taka pozwala na zaprogramowanie wybranego iloczynu z sygnałów  $A, \bar{A}, B, \bar{B}, C, \bar{C}$ . Przykładowo, aby zaprogramować iloczyn  $A\bar{B}C$  należy połączyć zworki w sposób pokazany na rysunku 1.7.b.



Rys. 1.7. a) Programowalna bramka AND (zworki rozwarte) i jej zapis symboliczny, b) zaprogramowana zworkami funkcja logiczna  $A\bar{B}C$  oraz zapis symboliczny przykładowej konfiguracji.

#### 1.4 Przykład realizacji funkcji logicznej – logika kombinacyjna

Używając metody tablic Karnaugh, można pokazać realizację dowolnej funkcji logicznej zaimplementowanej w opisaną powyżej strukturę PAL. Rozważmy przykład 3-bitowego konwertera z kodu binarnego na kod Graya. Tabela 1. przedstawia rozważane kody wraz z reprezentacją dziesiętną.

Tabela 1. Liczby od 0 do 7 w kodzie binarnym i kodzie Gray'a

Liczba dziesiętna	Kod binarny C B A	Kod Gray'a o <sub>3</sub> o <sub>2</sub> o <sub>1</sub>
0	0 0 0	0 0 0
1	0 0 1	0 0 1
2	0 1 0	0 1 1
3	0 1 1	0 1 0
4	1 0 0	1 1 0
5	1 0 1	1 1 1
6	1 1 0	1 0 1
7	1 1 1	1 0 0

Obliczmy funkcję logiczną dla najmłodszego bitu w kodzie Graya, czyli  $o_1$ . Sporządzamy tablicę Karnaugh, rozdzielając zmienne wejściowe na grupy C oraz BA (rysunek 1.8).


BA \ C	00	10	11	01
0	0	1	0	1
1	0	1	0	1

Rys. 1.8. Tablica Karnaugh dla najmłodszego bitu w 3-bitowym kodzie Graya.

Grupując wartości logiczne 1 w dwie grupy, możemy zapisać funkcję logiczną:

$$o_1 = A \bar{B} + \bar{A} B$$

Następnym krokiem jest wykonanie połączeń w matrycy bramki AND; połączenia te odpowiadają odpowiednio iloczynom  $A \bar{B}$  oraz  $\bar{A} B$ , bramka OR odpowiada sumie logicznej w wyrażeniu na najmłodszy bit kodu Graya  $o_1$  (rysunek 1.9).




Rys. 1.9. Konfiguracja matrycy PLD dla funkcji logicznej najmłodszego bitu kodu Graya. Architektura PAL, wejścia bramki OR zwarte na stałe.

Sporządzając analogiczne tablice prawdy dla pozostałych bitów  $o_2$  i  $o_3$ , przy użyciu trzech matryc PLD otrzymalibyśmy pełny, 3-bitowy dekodery z kodu BCD na kod Graya.

### 1.5 Matryca PLD z rejestrem wyjściowym

Dla celów programowania układów logiki sekwencyjnej, struktury PLD mogą być wyposażone w rejestr (przerzutnik) na wyjściu. Przykład układu PLD z przerzutnikiem typu D przedstawia rysunek 1.10.




Rys. 1.10. Struktura PLD w architekturze PAL z rejestrem wyjściowym

Zastosowanie rejestru wyjściowego pozwala zapamiętać stan logiczny wyjścia matrycy bramek AND i OR. Stan logiczny zapamiętany w poprzednim cyklu zegara może również służyć jako sygnał wejściowy dla innego układu logiki kombinacyjnej lub sekwencyjnej.


### 1.6 Przykład realizacji funkcji logicznej – logika sekwencyjna

Przykładem zastosowania układu PLD z rejestrem wyjściowym jest licznik 2-bitowy w kodzie BCD. Licznik 2-bitowy możemy rozważać jako maszynę stanów o 4 stanach (0,1,2,3 na rysunku 1.11.a). Sporządzamy tabelę przejść przedstawiającą stan następny w funkcji stanu poprzedniego (rysunek 1.11.b).




Rys. 1.11. a) Diagram przejść, b) tabela stanów licznika 2-bitowego

Używając metody tablic Karnaugh, wyznaczamy funkcje logiczne stanu następnego (N+1) w funkcji stanu poprzedniego dla wyjść  $\mathbf{o}_1$  i  $\mathbf{o}_2$  (rysunek 1.12).



Rys. 1.12. Tablice Karnaugh'a i odpowiadające im funkcje logiczne


Jeżeli połączymy wyjścia przerzutników z wejściami matryc logicznych, możemy zaimplementować funkcje logiczne do układu sekwencyjnego złożonego z dwóch matryc PLD z rejestrami wyjściowymi (rysunek 1.13):



Rys. 1.13. Implementacja licznika 2-bitowego z użyciem matryc PLD.

## 2. Budowa programowalnej matrycy logicznej wykorzystywanej w ćwiczeniu

Matryca logiczna wykorzystywana w ćwiczeniu pozwala na programowanie układów logiki kombinacyjnej oraz sekwencyjnej za pomocą odpowiedniej kombinacji zwrotek. Budowa matrycy logicznej przedstawiona została na rysunku 2.1.




- A – Grupa przełączników do ustawiania sygnałów wejściowych
- B – Programowalny blok logiczny
- C – Zworki wyboru wejścia kombinacyjnego (C) lub sekwencyjnego (S) wraz z diodami sygnalizującymi stan wyjścia danego bloku logicznego
- D – Blok wyboru źródła sygnału zegarowego
- E – Złącze doprowadzające sygnały wejściowe
- F – Złącze wyprowadzające sygnały wyjściowe

Rys. 2.1. Budowa programowalnej matrycy logicznej

Sygnały wejściowe podawane są za pomocą przycisków lub przełączników (blok A, rys. 2.1). Ośiem sygnałów wejściowych oznaczonych zostało kolejnymi literami alfabetu od „A” do „H”. Stan logiczny wejść sygnalizowany jest diodami luminescencyjnymi koloru żółtego, umiejscowionymi w bezpośrednim sąsiedztwie przełączników.

Głównym elementem funkcjonalnymi matrycy są programowalne bloki logiczne. Matryca posiada 8 takich bloków, pierwszy blok został zaznaczony na rys. 2.1 jako B. Pojedynczy blok składa się z ośmiu 32-wejściowych bramek AND, 8-wejściowej bramki OR oraz przerzutnika typu D. Bramki AND zrealizowane zostały jako iloczyn galwaniczny (patrz punkt 1.2 instrukcji). Możliwe jest zbudowanie bramek AND czułych na sygnały wejściowe  $A-H$ , negacje sygnałów wejściowych  $\bar{A}-\bar{H}$ , wyjścia bloków logicznych  $o_1-o_8$  oraz negacje wyjść bloków logicznych  $\bar{o}_1-\bar{o}_8$ . Bramka OR to układ scalony CD4078. Schemat programowalnego bloku logicznego (B) oraz zwrotek wyboru wyjścia sekwencyjnego lub kombinacyjnego (C) przedstawione zostały na rysunku 2.2.


Pojedynczy rząd pinów (poziomo) stanowi jedną bramkę AND. Sygnały, na które ma być czuła pojedyncza bramka AND wybiera się poprzez wpięcie zwrotek w odpowiednio oznaczonej kolumnie. **Jeśli w danym bloku logicznym któraś bramka AND ma pozostać wyłączona, należy pamiętać, że wpięta powinna być w tym rzędzie zworka w kolumnie oznaczonej GND – spowoduje to wyłączenie bramki AND.**



Rys. 2.2. Blok przełączników sygnałów wejściowych (A), programowalny blok logiczny (B), zworki wyboru wyjścia kombinacyjnego lub sekwencyjnego (C).

Zworki konfiguracji wyjść w bloku C pozwalają wybrać, czy linie wejściowe  $o_1-o_8, \bar{o}_1-\bar{o}_8$  w konfigurowalnych bramkach AND są połączone z wyjściami kombinacyjnymi (bezpośrednio z bramek OR) czy wyjściami sekwencyjnymi (rejstrowymi) wybranych bloków logicznych. W bloku C, litera „C” oznacza wyjścia kombinacyjne, „S” – wyjścia sekwencyjne. Stan logiczny wyjścia danego bloku sygnalizowany jest diodą koloru czerwonego, umiejscowioną obok zworek C/S.

Użycie przerzutników na wyjściach bloków logicznych wymaga zastosowania generatora sygnału zegarowego. Blok generacji sygnału zegarowego oznaczony jest na rys. 2.1. literą D. Stan logiczny sygnału zegarowego sygnalizowany jest diodą koloru niebieskiego, podpisaną „CLK”. Widok szczegółowy bloku generacji zegara przedstawia rys. 2.3.



Rys. 2.3. Blok generacji sygnału zegarowego.

W programowanej zworkowo matrycy logicznej źródło impulsów zegarowych ustala pojedyncza zworka umieszczona w odpowiedniej pozycji w gnieździe znajdującym się obok napisu „CLK” i pokazanym na rysunku 2.3. Źródłem mogą być:

- 1) scalony generator impulsów zegarowych HCF4060. Generator scalony pozwala na wybór częstotliwości zegara w zakresie 0.25 – 256Hz, poprzez zapięcie odpowiednio oznaczonej zworki (rys. 2.3),
- 2) przycisk CLK – wybór tego źródła dokonuje się poprzez zapięcie zworki oznaczonej jako „SW” w bloku generacji zegara,
- 3) pin CLK w złączu sygnałów wejściowych E, wybierany poprzez zapięcie zworki w pozycji „INP”,
- 4) Gniazdo BNC znajdujące się po północnej stronie płytki – wyboru dokonuje się poprzez zapięcie zworki w pozycji „EXT”.

W blokach logicznych zastosowano przerzutniki z asynchronicznym wejściem resetującym. W bloku generacji zegara przycisk „RST” pozwala zresetować wszystkie przerzutniki na płytce. Programowalna matryca logiczna została wyposażona w dwa złącza do komunikacji z modułami zewnętrznymi. Sygnały wejściowe mogą być podawane z zewnątrz za pomocą złącza E, sygnały wyjściowe mogą być odczytywane poprzez złącze F.




### 3. Moduły rozszerzeń

Programowalna matryca logiczna wyposażona została w dwa moduły rozszerzeń. Moduły te mają na celu ułatwienie weryfikacji zaprojektowanych układów logicznych (sekwencyjnych i kombinacyjnych) oraz obserwację praktycznego działania budowanych układów.

#### 3.1 Wyświetlacz 7-segmentowy 4-pozycyjny

Wyświetlacz 7-segmentowy 4-pozycyjny jest modulem, który umożliwia prezentację wyniku działania układów logicznych w postaci cyfr dziesiętnych. Moduł posiada 8 wejść, które za pomocą kabla taśmowego połączone są z wyjściami  $o_1$ – $o_8$  matrycy logicznej poprzez złącze F na rysunku 2.1. Widok modułu wyświetlacza 4-ro pozycyjnego przedstawia rysunek 3.1.



Rys. 3.1. a) Widok modułu wyświetlacza 4-ro pozycyjnego, b) ustawienia przełączników i odpowiadające im tryby pracy, c) segmenty wyświetlacza odpowiadające wyjściom matrycy logicznej podczas pracy w trybie bezpośrednim


Wyświetlacz wyposażony jest w układ mikroprocesorowy (umieszczony na spodniej stronie płytki PCB), który umożliwia pracę w dwóch trybach: bezpośrednim i konwersji BIN-DEC. Wyboru trybu dokonuje się poprzez ustawienie przełączników S1 – S3 (rys. 3.1.b):

a) tryb bezpośredni – w tym trybie aktywna jest tylko pierwsza pozycja wyświetlacza, licząc od strony prawej. Wejścia modułu podłączone są bezpośrednio do segmentów wyświetlacza na pierwszej pozycji, sposób połączeń oraz oznaczenia segmentów przedstawia rysunek 3.1.c. Aby moduł wyświetlacza pracował w trybie bezpośrednim, wszystkie przełączniki S1, S2 i S3 muszą znajdować się w pozycji „0”.

b) tryb BIN-DEC – tryb ten służy do obserwacji 8-bitowej liczby binarnej w formacie dziesiętnym (co odpowiada wartościom dziesiętnym 0-255). Po podłączeniu do matrycy programowalnej, wyjście  $o_1$  odpowiada najmłodszemu, a  $o_8$  – najstarszemu bitowi. Aby moduł wyświetlacza pracował w trybie konwersji BIN-DEC, przełączniki S1, S2 muszą znajdować się w pozycji „0”, a przełącznik S3 w pozycji „1”.

#### 3.2 Przetwornik cyfrowo-analogowy R-2R

Moduł zawiera 8-bitowy przetwornik cyfrowo-analogowy. Przetwornik zrealizowany został w architekturze R-2R, zwanej drabinką rezystorową. Po połączeniu z programowalną matrycą logiczną, wartości logiczne kolejnych bitów wyjściowych  $o_1$ – $o_8$  odpowiadają za włączanie – wyłączanie kolejnych bitów przetwornika R-2R, co pozwala uzyskać  $2^8 = 256$  wartości analogowych napięcia w zakresie od 0 do 5V (przy zasilaniu układu napięciem 5V). Napięcie wyjściowe przetwornika może być mierzone poprzez gniazdo wyjściowy typu BNC. Widok modułu z przetwornikiem R-2R przedstawiony został na rysunku 3.2. Drabinka rezystorowa połączona jest z górnym i dolnym napięciem zasilania, dla kodu 0 przetwornik generuje napięcie równe 0V, dla kodu 255 napięcie równe napięciu zasilania (typowo używane jest napięcie 5V).



Rys. 3.2. Widok modułu przetwornika cyfrowo-analogowego R2R.