Temat	Procesor wersja II		
Autorzy	Krzysztof Gągało 160152		
	Jan Czyżewski 160377		
Data oddania	27.01.2025		

1. Wstęp

Celem zadania jest zaprojektowanie procesora potrafiącego ubsłużyc 4 podstawowe operacje. W układzie za pomocą magistrali DIN wprowadzamy 16bitów których dokładniejszy rozpis wyjaśniony mam poniżej. Instrukcje realizowane są przez ukłąd sterujący. Organizuje i synchronizuje on pracę całego systemu między innymi poprzez wybór wejścia adresującego multipleksera oraz synchronizuje kroki operacji.

Działalność programu została sprawdzona na płytce FPGA, zaś sam kod został napisany w języku VHDL. Poniżej opisuję szczegóły dotyczące procesora.


Skład procesora:

- 7 rejestrów
- Akumulator
- Rejestr G
- Sumator
- Multiplekser
- Licznik
- Układ sterujący
- Rejestr IR

Wejściem procesora jest 16-bitowa magistrala DIN. Rozkaz składa się z 9 bitów YYYXXXIII:

- 3 bity instrukcji (III)
- 3 bity rejestru docelowego (XXX)
- 3 bity rejestru źródłowego (YYY)
- Pozostałe 7 bitów nie są używane w rozkazie

2. Schemat ideowy



Rysunek 1 Schemat procesora

3. Operacje


Operacja	Kod w NKB	Funkcja
Mv RX RY	000	Rx <- Ry
Mvi RX D	001	Rx <- D
Add RX RY	010	Rx <- A + Ry
Sub RX RY	011	Rx <- A - Ry

Tabela 1 zakodowane operacje i ich funkcje

	mv	mvi	add	sub
T1	Ryout	Din _{out}	Ryout	AddSub
	Rx_{in}	Rx_{in}	G_{in}	RY_out
	Done	Done		G_in
T2	-	-	G_out	Addsub
			RX_{in}	G_out
			Done	Rx_{in}
				Done
T3	-	-	-	-

Tabela 2 Sygnały aktywne w poszczególnych krokach realizacji rozkazów. W kroku T0 jedynym aktywnym sygnałem jest IRin

4. Przebieg czasowy



Rysunek 2 Przebieg czasowy procesora

Legenda:

- SW[15-0] DIN -> sygnał przetrzymujący instrukcie/wejście
- SW[17] Run -> Rozpoczęcie wykonywania instrukcji z DIN przy następnym tiku zegara
- LEDR[17] Done -> koniec operacji
- KEY[1] CLK -> zegar
- KEY[0] Reset -> sygnał resetujący
- R[0-6]Q Register -> Wartości przetrzymywane na rejestrach
- AQ Register -> Wartość przetrzymywana na akumulatorze
- GQ Register -> Wartość przetrzymywana na wyjściu z sumatora
- Inst instrukcja -> 3 bity instrukcji
- Xreg 3 bity rejestru docelowego (XXX)
- Yreg 3 bity rejestru źródłowego (YYY)
- Rest pozostałe bity magistrali DIN, które są bez znaczenia w kontekście wykonywanej operacji
- Step sygnał pomocniczy, wskazujący na obecny krok pracy układu sterującego
- HEX[0-7] Sygnały wyjściowe dla wyświetlacza 7-segmentowych w celu wyświetlania zawartości rejestru

5. Opis symulacji

- 0 100ns
 - o Podawany jest sygnał resetujący (KEY[0]) podczas pierwszego zbocza zegara CLK.
 - Układ jest cały resetowany: resetowane są wszystkie rejestry i sygnały sterujące.
- 100 300ns
 - O W chwili 150 ns podawana jest instrukcja na wejście DIN.
 - o Instrukcja: 0000000 000 001 001:
 - Rest -> 0000000
 - Yreg -> 000
 - Xreg -> 001
 - Inst -> 001
 - o Instrukcja 001 jest kodem dla zapisu liczby w rejestrze mv RX D.

- O Xreg 001 jest kodem dla rejestru R1, czyli RX = R1
- W zboczu zegara 250 ns (krok T1) liczba podawana na wejściu DIN 00000000001111_{NKB} = 15₁₀ zapisywana jest w rejestrze R1. Możemy to zaobserwować w symulacji na wyjściu R1Q.

• 300 – 500 ns


- Na zboczu przy 350 ns wchodzi kolejna instrukcja z magistrali DIN:
 000000001111000
 - Rest -> 0000000
 - Yreg -> 001
 - Xreg -> 111
 - Inst -> 000
- Instrukcja 000 jest kodem dla kopiowania wartości rejestru do innego rejestru mvi RX RY.
- O Yreg 001 jest kodem rejestru R1, czyli RY = R1
- Xreg 111 jest kodem rejestru A (akumulator), czyli RX = A
- Jako rezultat tej instrukcji w kroku T1 na zboczu 450ns wartość 15 (wartość rejestru w R1) zostanie przekopiowana do akumulatora (A). Można to zaobserwować na wyjściu AQ.

• 550 - 800 ns

- Na zboczu 550 ns wchodzi następna instrukcja magistrali DIN:
 000000001010010
 - Rest -> 0000000
 - Yreg -> 001
 - Xreg -> 010
 - Inst -> 010
- o Instrukcja 010 jest kodem operacji dodawania add RX RY
- Yreg 001 jest kodem rejestru R1, czyli RY = R1
- Xreg 010 jest kodem rejestru R2, czyli RX = R2
- Jako rezultat, w kolejnych zboczach zegarowych. możemy zaobserwować, że zawartość rejestru R1 jest wysterowywana na magistralę BUS, suma liczb w akumulatorze i rejestrze R1 zapisywana jest na początku do rejestru G, a następnie przepisywana do rejestru R2.

800 – 1100ns

- Na zobczu 850ns podajemy na magistrali DIN instrukcję: 000000001010011
 - Rest -> 0000000
 - Yreg -> 001
 - Xreg -> 010
 - Inst -> 010
- o Instrukcja 011 jest kodem operacji odejmowania sub RX RY
- Yreg 001 jest kodem rejestru R1, czyli RY = R1
- Xreg 010 jest kodem rejestru R2, czyli RX = R2
- Jako rezultat, na kolejnych zboczach zegarowych można zaobserwować, że do rejestru R2 zapisujemy wynik odejmowania A – R1, czyli 15-15. Symulacja potwierdza, że wykonanie operacji przebiega zgodnie z założeniem.



Rysunek 3 ASM

7. Kod VHDL

Ta część kodu zawiera definicje portów wejściowych (np. SW) oraz wyjściowych (np. LEDR)

```
8 ENTITY Processor_Core IS
                     PORT (
10
                                SW: IN STD LOGIC VECTOR(17 DOWNTO 0); -- Switches
                                KEY: IN STD_LOGIC_VECTOR(3 DOWNTO 0); -- Keys
LEDR: OUT STD_LOGIC_VECTOR(17 DOWNTO 0); -- LEDS
11
12
13
14
15
                               HEX0 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
HEX1 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
HEX2 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
HEX3 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
HEX4 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
16
17
18
19
20
                               HEX5: OUT STD LOGIC VECTOR(6 DOWNTO 0);
HEX6: OUT STD LOGIC VECTOR(6 DOWNTO 0);
HEX7: OUT STD LOGIC VECTOR(6 DOWNTO 0);
21
22
23
24
25
                               ROQ : OUT STD_LOGIC_VECTOR(15 DOWNTO 0);
R1Q : OUT STD_LOGIC_VECTOR(15 DOWNTO 0);
R2Q : OUT STD_LOGIC_VECTOR(15 DOWNTO 0);
26
2.7
28
                               R3Q : OUT STD LOGIC VECTOR(15 DOWNTO 0);
R4Q : OUT STD LOGIC VECTOR(15 DOWNTO 0);
29
30
                               RFQ: OUT STD_LOGIC_VECTOR(15 DOWNTO 0);
R6Q: OUT STD_LOGIC_VECTOR(15 DOWNTO 0);
GQ: OUT STD_LOGIC_VECTOR(15 DOWNTO 0);
AQ: OUT STD_LOGIC_VECTOR(15 DOWNTO 0)
31
32
33
34
35
36
           END Processor_Core;
```

Definiujemy wszystkie komponenty, których używamy w procesorze

```
COMPONENT regn IS
42
             PORT (
                   R : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
43
44
                   Rin, Clock: IN STD LOGIC;
45
                   Q : BUFFER STD_LOGIC_VECTOR(15 DOWNTO 0)
46
                 );
47
         END COMPONENT;
48
49
   COMPONENT upcount IS
50
   PORT (
51
                 Clear, Clock: IN STD LOGIC;
                 Q : OUT STD LOGIC VECTOR (1 DOWNTO 0)
52
53
             );
54
         END COMPONENT;
55
         COMPONENT dec3to8 IS
56
   57
    PORT (
58
                 W : IN STD LOGIC VECTOR (2 DOWNTO 0);
59
                 En : IN STD LOGIC;
60
                 Y : OUT STD LOGIC VECTOR (7 DOWNTO 0)
61
             );
62
         END COMPONENT;
63
64
```

```
65 ⊟
                   COMPONENT Mux8tol IS
66
      IN_0 : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
IN_1 : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
67
68
                                 IN 1: IN STD LOGIC VECTOR(15 DOWNTO 0);
IN 2: IN STD LOGIC VECTOR(15 DOWNTO 0);
IN 3: IN STD LOGIC VECTOR(15 DOWNTO 0);
IN 4: IN STD LOGIC VECTOR(15 DOWNTO 0);
IN 5: IN STD LOGIC VECTOR(15 DOWNTO 0);
IN 6: IN STD LOGIC VECTOR(15 DOWNTO 0);
IN 7: IN STD LOGIC VECTOR(15 DOWNTO 0);
IN 8: IN STD LOGIC VECTOR(15 DOWNTO 0);
IN 9: IN STD LOGIC VECTOR(15 DOWNTO 0);
SEL : IN STD LOGIC VECTOR(15 DOWNTO 0);
69
70
71
72
73
74
75
76
77
78
                                  MUX_OUT : OUT STD_LOGIC_VECTOR(15 DOWNTO 0)
79
                         );
                  END COMPONENT;
80
81
82
       COMPONENT Adder IS
83
       PORT (
                                 A: IN STD_LOGIC_VECTOR(15 DOWNTO 0);
B: IN STD_LOGIC_VECTOR(15 DOWNTO 0);
SUM: OUT STD_LOGIC_VECTOR(15 DOWNTO 0);
84
85
86
87
                                  ADD SUB : IN STD LOGIC
88
                          );
                  END COMPONENT;
89
90
91
                  COMPONENT hex to 7seg IS
92
       Ė
93
       94
                                      binary_in : in STD_LOGIC_VECTOR (3 downto 0);
95
                                      seg out : out STD LOGIC VECTOR (6 downto 0)
96
                   END COMPONENT;
97
```

Definiujemy sygnały między innymi dla magistrali, sygnałów adresowych, pozwolenia zapisów, wyjścia rejestrów

```
SIGNAL BUS_WIRES : STD_LOGIC_VECTOR(15 DOWNTO 0);
SIGNAL DIN : STD_LOGIC_VECTOR(15 DOWNTO 0);
SIGNAL CLK : STD_LOGIC;
SIGNAL Resetn : STD_LOGIC;
102
103
104
                  SIGNAL Run : STD_LOGIC;
105
                  SIGNAL Done : STD LOGIC;
106
                  SIGNAL R0in: STD_LOGIC_VECTOR(7 DOWNTO 0); -- R0in, R1in, R2in, R3in, R4in, R5in, R6in, Ain SIGNAL Gin: STD_LOGIC;
107
108
109
                  SIGNAL IRin : STD_LOGIC;
110
                  SIGNAL Rout : STD_LOGIC_VECTOR(7 DOWNTO 0); --wejście adresowe
SIGNAL DINout : STD_LOGIC;
SIGNAL Gout : STD_LOGIC;
111
112
113
114
                  SIGNAL ADD SUB : STD LOGIC;
115
116
                  SIGNAL A OUTPUT : STD LOGIC VECTOR(15 DOWNTO 0);
SIGNAL G OUTPUT : STD LOGIC VECTOR(15 DOWNTO 0);
SIGNAL IR_OUTPUT : STD_LOGIC_VECTOR(8 DOWNTO 0);
117
119
120
                 SIGNAL R0 OUTPUT : STD LOGIC VECTOR (15 DOWNTO 0);
SIGNAL R1 OUTPUT : STD LOGIC VECTOR (15 DOWNTO 0);
SIGNAL R2 OUTPUT : STD LOGIC VECTOR (15 DOWNTO 0);
SIGNAL R3 OUTPUT : STD LOGIC VECTOR (15 DOWNTO 0);
SIGNAL R4 OUTPUT : STD LOGIC VECTOR (15 DOWNTO 0);
SIGNAL R5 OUTPUT : STD LOGIC VECTOR (15 DOWNTO 0);
SIGNAL R6 OUTPUT : STD LOGIC VECTOR (15 DOWNTO 0);
121
122
123
124
126
127
128
129
                  SIGNAL SUM SUB OUTPUT : STD LOGIC VECTOR (15 DOWNTO 0); --wvjście z sumatora
130
                  SIGNAL Xreg : STD_LOGIC_VECTOR(7 DOWNTO 0); --sygnal z dekodera po IR SIGNAL Yreg : STD_LOGIC_VECTOR(7 DOWNTO 0);
131
132
133
                  STEMAT MITY SET DEC . SED TOCTO VECTOD (O DOMMEDO O). __
```

Definicja sygnałów sterujących – obługa instrukcji, czyli opisujemy jak działają operacje. Wysterowane sygnały są zgodne z tabelą wyżej w sprawozdaniu.

```
161 <u>=</u>
           controlsignals: PROCESS (Tstep_Q, I, Xreg, Yreg, Resetn)
162
           BEGIN
163
              Rout <= (OTHERS => '0');
164
              Rin <= (OTHERS => '0');
              DINout <= '0';
Gout <= '0';
165
166
              GIN <= '0';
167
168
              Done <= '0';
              ADD_SUB <= '0';
169
              IRin <= '0';
170
171
172
              IF Resetn = '0' THEN
173
     174
                Rout <= (OTHERS => '0');
175
                Rin <= (OTHERS => '1');
                DINout <= '0';
Done <= '0';
176
177
178
                ADD SUB <= '0';
179
180
                 CASE Tstep_Q IS

WHEN "\overline{00}" => -- store DIN in IR as long as Tstep_Q = 0
181
     182
183
                         IRin <= '1';
                     WHEN "01" => -- step T1
CASE I IS
184
185
     Ė
                           WHEN "000" => -- instrukcja mv RX, RY
186
187
                               Rout <= Yreg; --Rxout <= Yreg
188
                               Rin <= Xreg;
                           Done <= High;
WHEN "001" => -- instrukcja mvi RX,#D
189
190
191
                               DINout <= High;
192
                               Rin <= Xreg;
193
                              Done <= High;
                            WHEN "010" => -- instrukcja add RX, RY
Rout <= Yreg; --R[y]
194
195
                             Gin <= High; --zapis do G
WHEN "011" => -- instrukcja sub RX, RY
196
197
                                ADD_SUB <= '1';
198
                                Rout <= Yreg; --R[y]
199
                                Gin <= High; --zapis do G
200
201
                             WHEN OTHERS =>
202
                          END CASE;
203
                       WHEN "10" => -- step T2
204
                          CASE I IS
205
                             WHEN "000" => -- instrukcja mv RX, RY
                             WHEN "001" => -- instrukcja mvi RX, #D
WHEN "010" => -- instrukcja add RX, RY
206
207
                               Gout <= high;
208
                                Rin <= Xreg;
209
210
                                Done <= High;
                             WHEN "011" => -- instrukcja sub RX, RY
ADD_SUB <= '1';
211
212
213
                                Gout <= high;
214
                                Rin <= Xreg;
215
                                Done <= High;
216
                             WHEN OTHERS =>
217
                          END CASE;
218
                      WHEN "11" => -- step T3
219
                   END CASE:
                END IF;
220
            END PROCESS;
221
```

Realizujemy połączenia między elementami układu zgonie ze schematem

```
A: regn PORT MAP(R => BUS WIRES, Rin=>Rin(7), Clock =>CLK, Q=>A OUTPUT);
         G: regn PORT MAP(R => SUM SUB OUTPUT, Rin=>Gin, Clock =>CLK, Q=>G OUTPUT);
224
225
226
         R0: regn PORT MAP(R => BUS_WIRES, Rin=>Rin(0), Clock =>CLK, Q=>R0_OUTPUT);
227
         R1: regn PORT MAP(R => BUS WIRES, Rin=>Rin(1), Clock => CLK, Q=> R1 OUTPUT);
228
         R2: regn PORT MAP(R => BUS_WIRES, Rin=>Rin(2), Clock =>CLK, Q=>R2_OUTPUT);
         R3: regn PORT MAP(R => BUS_WIRES, Rin=>Rin(3), Clock =>CLK, Q=>R3_OUTPUT);
229
230
         R4: regn PORT MAP(R => BUS WIRES, Rin=>Rin(4), Clock =>CLK, Q=>R4 OUTPUT);
         R5: regn PORT MAP(R => BUS WIRES, Rin=>Rin(5), Clock =>CLK, Q=>R5_OUTPUT);
231
         R6: regn PORT MAP(R => BUS_WIRES, Rin=>Rin(6), Clock =>CLK, Q=>R6_OUTPUT);
232
233
234
         HEX DECODERO: hex to 7seg PORT MAP(binary in => R2 OUTPUT(3 DOWNTO 0), seg out => HEXO);
235
         HEX_DECODER1: hex_to_7seg PORT MAP(binary_in => R2_OUTPUT(7 DOWNTO 4), seg_out => HEX1);
236
237
         HEX DECODER2: hex to 7seg PORT MAP(binary in => R1 OUTPUT(3 DOWNTO 0), seg out => HEX2);
238
         HEX DECODER3: hex to 7seg PORT MAP (binary in => R1 OUTPUT (7 DOWNTO 4), seg out => HEX3);
239
240
         HEX_DECODER4: hex_to_7seg PORT MAP(binary_in => A_OUTPUT(3 DOWNTO 0), seg_out => HEX4);
241
         HEX DECODER5: hex to 7seg PORT MAP(binary in => A OUTPUT(7 DOWNTO 4), seg out => HEX5);
242
         HEX_DECODER6: hex_to_7seg FORT MAP(binary_in => G_OUTPUT(3 DOWNTO 0), seg_out => HEX6);
243
         HEX DECODER7: hex to 7seg PORT MAP(binary in => G OUTPUT(7 DOWNTO 4), seg out => HEX7);
244
245
246
         IR: regn PORT MAP(R => DIN, Rin=>IRin, Clock =>CLK AND RUN, Q(8 DOWNTO 0) => IR_OUTPUT);
```