Университет ИТМО

Факультет программной инженерии и компьютерной техники

Лабораторная работа №1

«Введение в проектирование цифровых интегральных схем»

по дисциплине «Функциональная схемотехника»

Выполнили: Студенты группы Р3331 Нодири Хисравхон Строзенко Константин Викторович Вариант: 3

> Преподаватель: Васильев Сергей Евгеньевич

Содержание

Цель р	Цель работы			
Задани	ие в соответствии с вариантом	2		
Часть		3		
1.1	Схема разработанного вентиля	3		
1.2	Символ вентиля	3		
1.3	Схема A AND B AND C	4		
1.4	Символ A AND B AND C	4		
1.5	Схема А ОR В	4		
1.6	Символ A OR B	5		
1.7	Схема тестирования	5		
1.8	Временная диаграмма тестирования вентиля	6		
1.9	Результат измерения задержки распространения сигнала через			
	вентиль	6		
1.10	Максимальная частота работы вентиля	7		
1.11	Схема разработанного БОЭ	7		
	1.11.1 Мажоритарный элемент на NOR для пяти входов	7		
	1.11.2 Схема БОЭ	8		
1.12	Символ разработанного БОЭ	9		
1.13	Схема тестирования разработанного БОЭ	9		
1.14	Временная диаграмма тестирования БОЭ	10		
1.15	Результат измерения задержки распространения сигнала через			
	БОЭ	10		
1.16	Максимальная частота работы БОЭ	11		
Часть	2	12		
2.1	Код разработанного модуля БОЭ	12		
2.2	Код разработанного тестового окружения БОЭ	14		
	2.2.1 Программная реализация на System Verilog	14		
	2.2.2 Вывод программы	15		
	2.2.3 Пояснение вывода программы	16		
2.3	Временная диаграмма процесса тестирования БОЭ	17		
Вывод	ы по работе	17		

Цель работы

- 1. Получить базовые знания о принципах построения цифровых интегральных схем с использованием технологии **комплементарной структуры металл оксид полупроводник** (КМОП).
- 2. Познакомиться с технологией **SPICE-моделирования** схем на транзисторах.
- 3. Получить навыки описания схем **базовых операционных элементов** (БОЭ) комбинационного типа на вентильном уровне с использованием языка описания аппаратуры **Verilog HDL**.

Задание в соответствии с вариантом

В рамках лабораторной работы №1 было выдано следующее задание:

- Логический базис: **NOR**
- Базовый операционный элемент (БОЭ): **Схема мажоритарного контро**ля с 5-ю входами

Целью работы является проектирование цифровой интегральной схемы с использованием технологии КМОП на транзисторном уровне, а также моделирование и тестирование её работы с использованием среды LTspice. В дополнение, необходимо разработать описание БОЭ на вентильном уровне с применением языка Verilog HDL и провести его моделирование в среде Vivado Design Suite.


Задание включает два основных этапа:

- 1. Построение схемы вентиля **NOR** на КМОП транзисторах и моделирование его работы в LTspice, а затем использование его для создания схемы мажоритарного контроля с 5-ю входами».
- 2. Описание схемы демультиплексора на языке Verilog HDL, создание тестового окружения и проведение моделирования в Vivado.

Часть 1

1.1 Схема разработанного вентиля

Разработанный NOR-вентиль реализован на КМОП-транзисторах и состоит из пары р-канальных (M_3, M_4) и п-канальных (M_5, M_6) транзисторов. Вентиль выдаёт логическую "1" на выходе Out, только когда оба входа A и B находятся в "0". При подаче "1" на любой из входов nMOS транзисторы подключают выход к земле (GND), устанавливая "0" на выходе, выполняя функцию NOR.



Puc. 1: NOR вентиль на nMOS и pMOS транзисторах

1.2 Символ вентиля






Рис. 2: символ NOR вентиля на nMOS и pMOS транзисторах


1.3 Cxema A AND B AND C




1.4 Символ A AND B AND C



1.5 Cxema A OR B



1.6 Символ A OR B



1.7 Схема тестирования




Рис. 3: Схема тестирования разработанного NOR-вентиля

1.8 Временная диаграмма тестирования вентиля

Тестируемый NOR-элемент должен соответствовать следующей таблице истинности.

Временная диаграмма на Рисунке 4 показывает изменение напряжений на входах A, B и выходе Out во времени, подтверждая правильность работы NOR-элемента.

A	В	Out
0	0	1
0	1	0
1	0	0
1	1	0




Рис. 4: Временная диаграмма напряжений на A, B, Out

1.9 Результат измерения задержки распространения сигнала через вентиль

Задержка распространения сигнала была измерена на временной диаграмме (см. Рис. 5 с увеличенным масштабом). Измерение проводилось от момента изменения входного сигнала до достижения выходным сигналом 50% от напряжения V_{DD} . Рассчитанная задержка:

$$t_{pd} = t_{out} - t_{in} = 4.0343609\mu s - 4.0099248\mu s = 0.0244361\mu s.$$




Рис. 5: Увеличенная временная диаграмма напряжений на Out

1.10 Максимальная частота работы вентиля

Максимальная частота работы вентиля рассчитывается по формуле:

$$f_{max} = \frac{1}{2 \cdot t_{nd}}$$

Подставив $t_{pd} = 0.0244361s$ нс, получаем:

$$f_{max} = \frac{1}{2 \cdot 24.4361 \cdot 10^{-9}} = 20,461 \,\mathrm{M}$$
Гц

Следовательно, максимальная частота работы вентиля составляет 20, 461 МГц.

1.11 Схема разработанного БОЭ

1.11.1 Мажоритарный элемент на NOR для пяти входов

Для построения мажоритарного элемента с пятью входами A, B, C, D, и E применяются следующие операции NOR.

1. Инверсия входных сигналов:

$$\overline{A} = A \downarrow A$$
, $\overline{B} = B \downarrow B$, $\overline{C} = C \downarrow C$, $\overline{D} = D \downarrow D$, $\overline{E} = E \downarrow E$

2. Комбинация попарных NOR для получения промежуточных значений:

$$AB = \overline{A} \downarrow \overline{B}, \quad AC = \overline{A} \downarrow \overline{C}, \quad AD = \overline{A} \downarrow \overline{D}, \quad AE = \overline{A} \downarrow \overline{E},$$
 и так далее

3. Инверсия промежуточных значений для подготовки к тройным комбинациям:

$$\overline{AB} = AB \downarrow AB, \quad \overline{AC} = AC \downarrow AC, \quad \dots, \quad \overline{DE} = DE \downarrow DE$$

4. NOR для троек входов, чтобы определить основные комбинации:

$$ABC = \overline{AB} \downarrow \overline{C}, \quad ABD = \overline{AB} \downarrow \overline{D}, \quad ABE = \overline{AB} \downarrow \overline{E},$$
 и так далее

5. Комбинация для OR

$$A \lor B = (A \downarrow B) \downarrow (A \downarrow B),$$

6. Заключительная комбинация для выхода Y:

$$Y = (ABC \lor ABD \lor ABE \lor ACD \lor ACE \lor ADE \lor BCD \lor BCE \lor BDE \lor CDE)$$

Таким образом, выход Y активен при мажоритарном количестве входов в логическом «1», что соответствует функциональности мажоритарного элемента NOR.

1.11.2 Схема БОЭ




Рис. 6: Мажоритарного контроль с 5-ю входами

1.12 Символ разработанного БОЭ




Рис. 7: Символ мажоритарного контроля с 5-ю входами

1.13 Схема тестирования разработанного БОЭ




Рис. 8: Схема тестирования мажоритарного контроля с 5-ю входами

1.14 Временная диаграмма тестирования БОЭ




Рис. 9: Временная диаграмма напряжений на $V_1, V_2, V_3, V_4, V_5, Y$

1.15 Результат измерения задержки распространения сигнала через БОЭ

Задержка распространения сигнала была измерена на временной диаграмме (см. Рис. 10 с увеличенным масштабом). Измерение проводилось от момента изменения входного сигнала до достижения выходным сигналом 50% от напряжения V_{DD} . Рассчитанная задержка:

$$t_{pd} = t_{out} - t_{in} = 3.3006857 \mu s - 3.0107221 \mu s = 0.2899636 \mu s$$
 нс



Рис. 10: Увеличенная временная диаграмма напряжений на Out

1.16 Максимальная частота работы БОЭ

Максимальная частота работы мажоритарного контроля с 5-ю входами рассчитывается по формуле:

$$f_{max} = \frac{1}{2 \cdot t_{pd}}$$

Подставив $t_{pd} = 28.289\,\mathrm{Hc},$ получаем:

$$f_{max} = \frac{1}{2 \cdot 0.0000289 \cdot 10^{-3}} = 17.301 \,\mathrm{M}\Gamma\mathrm{ц}$$

Следовательно, максимальная частота мажоритарного контроля с 5-ю входами $17,301\,\mathrm{M}\Gamma$ ц.

Часть 2

2.1 Код разработанного модуля БОЭ

```
'timescale 1ns / 1ps
2
3
  module majority_5input_nor(
4
       input A,
       input B,
6
       input C,
       input D,
       input E,
9
       output Y
10
  );
12
  //(A NOR A) NOR (B NOR B)
  //(X NOR X) NOR (C NOR C)
14
  //
16
       nor(nA, A, A);
17
       nor(nB, B, B);
18
       nor(nC, C, C);
19
       nor(nD, D, D);
20
       nor(nE, E, E);
21
22
23
       nor(AB, nA, nB);
24
       nor(AC, nA, nC);
25
       nor(AD, nA, nD);
26
       nor(AE, nA,
                    nE);
27
       nor(BC, nB,
                    nC);
2.8
       nor(BD, nB, nD);
29
       nor(BE, nB, nE);
30
       nor(CD, nC, nD);
31
       nor(CE, nC, nE);
32
       nor(DE, nD, nE);
33
34
       nor(nAB, AB, AB);
35
                      AC);
       nor (nAC, AC,
36
       nor(nAD, AD,
                      AD);
       nor(nAE, AE,
                      AE);
       nor(nBC, BC, BC);
       nor(nBD, BD,
                     BD);
```

```
nor(nBE, BE, BE);
41
      nor(nCD, CD, CD);
42
      nor(nCE, CE, CE);
43
      nor(nDE, DE, DE);
44
45
46
      nor(ABC, nAB, nC);
47
      nor(ABD, nAB, nD);
48
      nor(ABE, nAB, nE);
49
      nor(ACD, nAC, nD);
50
      nor(ACE, nAC, nE);
      nor(ADE, nAD, nE);
      nor(BCD, nBC, nD);
      nor(BCE, nBC, nE);
      nor(BDE, nBD, nE);
      nor(CDE, nCD, nE);
      //
58
59
      nor(ABCnorABD, ABC, ABD);
60
      nor(ABCorABD, ABCnorABD, ABCnorABD);
61
62
      nor(ABEnorACD, ABE, ACD);
      nor(ABEorACD, ABEnorACD, ABEnorACD);
64
65
      nor(ACEnorADE, ACE, ADE);
66
      nor(ACEorADE, ACEnorADE, ACEnorADE);
67
68
      nor(BCDnorBCE, BCD, BCE);
69
      nor(BCDorBCE, BCDnorBCE, BCDnorBCE);
71
      nor(BDEnorCDE, BDE, CDE);
72
      nor(BDEorCDE, BDEnorCDE, BDEnorCDE);
73
74
      nor(ABCorABD_nor_ABEorACD, ABCorABD, ABEorACD);
75
      nor(ABCorABDorABEorACD, ABCorABD_nor_ABEorACD,
76
         ABCorABD_nor_ABEorACD);
      nor(ACEorADE_nor_BCDorBCE, ACEorADE, BCDorBCE);
      nor(ACEorADEorBCDorBCE, ACEorADE_nor_BCDorBCE,
         ACEorADE_nor_BCDorBCE);
```

```
nor(ABCorABDorABEorACD_nor_ACEorADEorBCDorBCE,
81
        ABCorABDorABEorACD, ACEorADEorBCDorBCE);
      nor (ABCorABDorABEorACDorACEorADEorBCDorBCE,
82
        ABCorABDorABEorACD_nor_ACEorADEorBCDorBCE,
        ABCorABDorABEorACD_nor_ACEorADEorBCDorBCE);
83
      nor(
84
        ABCorABDorABEorACDorACEorADEorBCDorBCE_nor_BDEorCDE
          ABCorABDorABEorACDorACEorADEorBCDorBCE, BDEorCDE
        );
      nor(Y,
        ABCorABDorABEorACDorACEorADEorBCDorBCE_nor_BDEorCDE
        ABCorABDorABEorACDorACEorADEorBCDorBCE_nor_BDEorCDE
        );
  endmodule
```

2.2 Код разработанного тестового окружения БОЭ

2.2.1 Программная реализация на System Verilog

```
'timescale 1ns/1ps
  module majority_5input_nor_tb;
  reg a_in, b_in, c_in, d_in, e_in;
  wire y_out;
  majority_5input_nor majority_5input_nor_1(
      A(a_in),
      .B(b_in),
      .C(c_in),
      .D(d_in),
      .E(e_in),
      .Y(y_out)
  );
13
      integer i;
14
      integer j;
      integer sum;
      reg [4:0] test_val;
      reg expected_val;
18
      initial begin
      for (i=0; i<32; i=i+1) begin
           sum = 0;
21
```

```
test_val = i;
22
           expected_val=0;
23
           a_in = test_val[0];
24
           b_in = test_val[1];
25
           c_in = test_val[2];
26
           d_{in} = test_{val}[3];
27
           e_in = test_val[4];
2.8
           for (j=0; j<5; j=j+1) begin
29
                sum = sum + test_val[j];
30
           end
31
32
           if (sum >= 3) begin
33
                expected_val=1;
           end
           #10
           if (y_out == expected_val) begin
39
           $display("Correct!!! a_in=%b, b_in=%b, c_in=%b,
               d_in=%b, e_in=%b y_out = %b", a_in, b_in,
              c_in, d_in, e_in, y_out);
           end else begin
41
           $display("Wrong!!! a_in=%b, b_in=%b, c_in=%b,
42
              d_{in}=\%b, e_{in}=\%b, y_{out}=\%b, expected = \%b",
              a_in, b_in, c_in, d_in, e_in, y_out,
              expected_val);
       end
43
  end
44
      #10 $stop;
45
  end
46
  endmodule
```

2.2.2 Вывод программы

```
# run 1000ns
Correct!!! a_in=0,
                   b_in=0, c_in=0, d_in=0, e_in=0 y_out = 0
                    b_in=0, c_in=0, d_in=0, e_in=0 y_out = 0
Correct!!! a_in=1,
Correct!!! a_in=0,
                   b_in=1, c_in=0, d_in=0, e_in=0 y_out = 0
                   b_in=1, c_in=0, d_in=0, e_in=0 y_out = 0
Correct!!! a_in=1,
                   b_in=0, c_in=1, d_in=0, e_in=0 y_out = 0
Correct!!! a_in=0,
                   b_in=0, c_in=1, d_in=0, e_in=0 y_out = 0
Correct!!! a_in=1,
Correct!!! a_in=0,
                   b_in=1, c_in=1, d_in=0, e_in=0 y_out = 0
Correct!!! a_in=1,
                   b_in=1, c_in=1, d_in=0, e_in=0 y_out = 1
```

```
b in=0, c in=0, d in=1, e in=0 v out = 0
Correct!!! a in=0,
                    b_in=0, c_in=0, d_in=1, e_in=0 y_out = 0
Correct!!! a_in=1,
                    b_in=1, c_in=0, d_in=1, e_in=0 y_out = 0
Correct!!! a_in=0,
Correct!!! a_in=1,
                    b_in=1, c_in=0, d_in=1, e_in=0 y_out = 1
Correct!!! a_in=0,
                    b_in=0, c_in=1, d_in=1, e_in=0 y_out = 0
Correct!!! a in=1,
                    b_in=0, c_in=1, d_in=1, e_in=0 y_out = 1
Correct!!! a_in=0,
                    b_in=1, c_in=1, d_in=1, e_in=0 y_out = 1
                    b_in=1, c_in=1, d_in=1, e_in=0 y_out = 1
Correct!!! a_in=1,
                    b_in=0, c_in=0, d_in=0, e_in=1 y_out = 0
Correct!!! a_in=0,
                    b_in=0, c_in=0, d_in=0, e_in=1 y_out = 0
Correct!!! a_in=1,
Correct!!! a_in=0,
                    b_in=1, c_in=0, d_in=0, e_in=1 y_out = 0
Correct!!! a_in=1,
                    b_in=1, c_in=0, d_in=0, e_in=1 y_out = 1
Correct!!! a_in=0,
                    b_in=0, c_in=1, d_in=0, e_in=1 y_out = 0
Correct!!! a_in=1,
                    b_in=0, c_in=1, d_in=0, e_in=1 y_out = 1
Correct!!! a_in=0,
                    b_in=1, c_in=1, d_in=0, e_in=1 y_out = 1
Correct!!! a_in=1,
                    b_in=1, c_in=1, d_in=0, e_in=1 y_out = 1
Correct!!! a_in=0,
                   b_in=0, c_in=0, d_in=1, e_in=1 y_out = 0
Correct!!! a_in=1,
                    b_in=0, c_in=0, d_in=1, e_in=1 y_out = 1
Correct!!! a_in=0,
                   b_in=1, c_in=0, d_in=1, e_in=1 y_out = 1
Correct!!! a_in=1,
                   b_in=1, c_in=0, d_in=1, e_in=1 y_out = 1
Correct!!! a_in=0, b_in=0, c_in=1, d_in=1, e_in=1 y_out = 1
Correct!!! a_in=1, b_in=0, c_in=1, d_in=1, e_in=1 y_out = 1
Correct!!! a_in=0, b_in=1, c_in=1, d_in=1, e_in=1 y_out = 1
                   b_in=1, c_in=1, d_in=1, e_in=1 y_out = 1
Correct!!! a_in=1,
$stop called at time : 330 ns
```

2.2.3 Пояснение вывода программы

Тестирование модуля majority_5input_nor показало корректность его работы. Для каждой комбинации входных сигналов a_in, b_in, c_in, d_in, e_in выходной сигнал y_out соответствует ожидаемым значениям, что подтверждается выводом "Correct!!!" в консоль симулятора с помощью встроенной функции \$display.

Каждая комбинация тестировалась на соответствие логике большинства — если как минимум три из пяти входов равны единице, выходной сигнал должен быть равен единице. Результаты тестов для всех возможных значений входных сигналов прошли успешно, что подтверждает корректную реализацию модуля majority_5input_nor.

2.3 Временная диаграмма процесса тестирования БОЭ




Рис. 11: Временная диаграмма тестирования мажоритарного контроля с 5-ю входами

Выводы по работе

В ходе выполнения лабораторной работы мы получили базовые знания о принципах построения цифровых интегральных схем с использованием технологии КМОП. Познакомились с технологией SPICE-моделирования схем на транзисторах. Получили навыки описания схем базовых операционных элементов комбинационного типа на вентильном уровне с использованием языка описания аппаратуры Verilog HDL. Были выполнены проектирование и моделирование логического вентиля NOR на транзисторном уровне в LTspice, создание иерархического элемента, а также тестирование его работы. Определены задержка распространения сигнала и максимальная частота изменения входных сигналов для сохранения работоспособности схемы. Затем была построена более сложная схема мажоритарного контроля с 5-ю входами БОЭ на базе разработанного вентиля, проведено моделирование, и определены основные характеристики работы схемы, включая время задержки и допустимую частоту входных сигналов. На следующем этапе был реализован цифровой аналог схемы на Verilog HDL, что позволило смоделировать работу БОЭ в тестовом окружении и подтвердить корректность функционирования.