**Problema 1.-** Implemente la siguiente función multisalida haciendo uso de una ROM.

 $F = \Sigma (0,1,3,7,9,12,15)$ 

 $G = \Pi (0,1,2,5,6,10,11)$ 

$$\mathbf{H} = (\mathbf{X}_3 + \overline{\mathbf{X}}_2) \cdot (\mathbf{X}_2 + \overline{\mathbf{X}}_1 + \mathbf{X}_0)$$

Dé la descripción de la ROM en Verilog.

**Problema 2.-** Diseñe la función multisalida haciendo uso de una ROM.

$$f_1(a, b, c) = \sum (0, 2, 4, 6)$$

$$f_2(a, b, c) = \prod (1, 2, 3, 6)$$

$$f_3(a, b, c) = \prod (2, 5, 6, 7)$$

Dé la descripción de la ROM en Verilog.

**Problema 3.-** Una ROM de 8 palabras de 2 bits tiene almacenada la siguiente información: pos0(0,0), pos1(1,0), pos2(1,0), pos3(0,1), pos4(1,0), pos5(0,1), pos6(0,1), pos7(1,1). Dé una expresión algebraica de las funciones que realiza y diseñe un circuito equivalente con multiplexores de 4 canales.

Dé la descripción de la ROM en Verilog.


**Problema 4.-** Se desea diseñar un circuito combinacional para que genere el producto aritmético de dos números de dos bits  $A_1A_0$  y  $B_1B_0$ . Implemente el circuito haciendo uso de una ROM.

**Problema 5.-** Se desea diseñar un circuito que tenga como entradas dos números de dos bits  $a=(a_1\ a_0)\ b=(b_1\ b_0)\ y$  un bit de paridad par correspondiente a los cuatro bits anteriores. El circuito indicará en una salida si  $a\ge b$ , y en otra si se ha producido una entrada ilegal (con el bit de paridad mal). El circuito deberá realizarse con multiplexores de dos entradas de selección y una ROM de 8 posiciones de memoria.


**Problema 6.-** Se desea realizar un convertidor de código de 2-entre-5 a BCD natural. Además, este circuito deberá poseer otra salida que detecte un error en la entrada. (El código 2-entre-5 posee 5 bits de los cuales sólo dos están a 1. Codifica los dígitos 0 a 9, por lo que se trata de otro código binario decimal (BCD). Desde 0 a 9 se van desplazando lo mínimo posible los 1's desde las posiciones menos significativas hacia las más significativas, resultando: 0 es 00011; 1 es 00101; 2 es 00110; 3 es 01001; etc.).

- a) Realice el detector de error usando un MUX 8:1 y puertas.
- b) Realice el convertidor 2-entre-5 a BCD usando una ROM.
- c) Dibuje el circuito completo.


**Problema 7.-** Analice el circuito de la figura




Problema 8.- Interprete la utilidad del sistema mostrado en la figura.



**Problema 9.-** Represente las salidas del siguiente circuito como suma de productos




### Problema 10.- Rediseñe en dos niveles el cicuito de la figura




### Problema 11.- Para el circuito de la figura se pide:

- a) Analizarlo
- b) Rediseñarlo utilizando MUX de 8 canales.




()

#### **Problema 12.-** Rediseñe el circuito de la figura utilizando MUX de 4 canales.



**Problema 13.-** Analice el circuito de la figura describiendo con palabras la función que realiza. ¿Puede diseñarse con una ROM un circuito que realice la misma tarea? En caso afirmativo, indicar cómo se haría, así como el contenido de la ROM para los siguientes valores en hexadecimal de X e Y.

XY: 10, 11, 12, 67, 84, AA, DF



**Problema 14.-** Para entradas en único raíl, sean las funciones:

$$f(a, b, c, d, e) = \sum_{i=0}^{n} (2, 4, 5, 9, 10, 11, 13, 18, 20, 21, 24, 26, 27, 29, 31) + d(0)$$
  
$$g(a, b, c, d, e) = \prod_{i=0}^{n} (4, 6, 7, 10, 11, 14, 17, 20, 22, 24) + d(0, 25, 26, 27, 28, 29, 30)$$

Disponemos de una ROM de tres líneas de dirección y hasta 10 MUX 2:1.

- a) Diseñe las funciones f y g
- b) Obtenga, además, la función  $h = \overline{f} \cdot g$

**Problema 15.-** En una memoria LIFO de fondo 6 se va a realizar la siguiente secuencia de operaciones:

3 PUSH, 1 NOP<sup>1</sup>, 1 PULL, 2 PUSH, 2 NOP, 1 PULL, 1 PUSH.


La memoria está vacía en el instante inicial. La anchura de la memoria es de 8 bits. Por su bus de entrada vienen caracteres ASCII con paridad par, concretamente, los valores durante las sucesivas operaciones de escritura son: N, E, G, I, C, B.

- a) Muestre el contenido de la LIFO al realizar la secuencia de operaciones.
- b) Supuesta vacía la LIFO y siguiendo un proceso de 2 operaciones de escritura y 1 de lectura (después otras 2 de escritura y 1 de lectura, ...), indique la secuencia de entradas a la LIFO para que en la pila esté escrita la palabra FIN en algún momento.

**Problema 16.-** Diseñe una memoria tipo LIFO de 8 bits de anchura y un fondo de 6 en los siguientes casos:

- a) Con registros de carga en paralelo.
- b) Con registros de desplazamiento.


**Problema 17.-** En el circuito de la figura las salidas de ROM están en alta impedancia cuando la ROM no está seleccionada. Indique los valores de entrada para los que se selecciona la ROM y, para cada uno de estos casos, determine las distintas secuencias de salida.




<sup>1.</sup> NOP: no operación.

**Problema 18.-** Se necesita un contador cuya secuencia sea (0, 6, 1, 7, 2, 4, 3, 5).

- a) Diséñelo a partir de un contador módulo 8 y una ROM.
- b) Si el contador se conecta a una RAM de la forma indicada en la figura, rellene la tabla que se da suponiendo que el estado inicial de cuenta es el 0.



**Problema 19.-** El esquema de la figura corresponde a una pila de fondo 4 y tamaño de palabra 8 y consiste en un circuito secuencial y 8 registros de desplazamiento.



- a) Describa a nivel RT los registros y realice la conexión adecuada entre los 8 registros y el circuito secuencial, indicando cuáles son las salidas y entradas de datos de la pila (LIFO).
- b) Realice el diagrama de estados correspondiente al circuito secuencial de Mealy, sabiendo que la salida ERROR se activará en los siguientes casos:
- Si la pila está vacía e intentamos leer.
- Si la pila está llena e intentamos escribir.
- Si intentamos leer y escribir a la vez en la pila.

En caso de error la pila se dejará exactamente como estaba antes.

c) Diseñe el circuito correspondiente al diagrama de estados anterior utilizando una ROM. Para la parte secuencial puede utilizar un contador, un registro o biestables, según le convenga.


#### **Problema 20.-** Considere la siguiente descripción:

```
module CasoJ(input CS, input [2:0] A, output reg [7:0] D);
always @(CS, A)
if (CS)
      case (A)
                D = h3A;
          0:
           1:
                D = h18;
           2:
                D = h6A;
           3:
                D = hB8;
          4:
                D = hC7;
          5:
                D = h35;
          6:
                D = 'hCE;
           default: D = h49;
     endcase
else
D = hZ:
endmodule // CasoJ
```

Dibuje este dispositivo como un bloque (circuito) y dé su tabla funcional.

Si se conecta un contador módulo 8 a las entradas A, dibuje el cronograma de D3 y de D6.

**Problema 21.-** La figura muestra una estructura general de un Circuito Secuencial Síncrono. Obtenga la tabla de estados para el contenido de ROM indicado de la tabla. Si inicialmente el registero REG está borrado, indique la secuencia de salida para la secuencia de entrada:



\$	[\$]
0	A
1	В
2	6
3 4 5 6 7 8 9	8
4	6
5	6 C 7
6	7
7	6 4
8	4
9	7
A	D
В	1
C	8
C D	4 A
E	A
F	9
'	•