(40 分) 规格化浮点数格式(非 IEEE754 标准) 如下图所示,其中阶码用 1、 补码表示, Ef 代表阶码符号位, E6~E0 代表阶码数值位; 尾数用补码表 示, Mf 代表尾数符号位, M6~M0 代表尾数数值位。假设 x=5.125, y=0.24。

Ef	E6 ~ E0	Mf	M6 ~ M0
阶符	阶码数值位	尾符	尾数数值位

1) 、对于该规格化浮点数格式, 求其所能表示的最大数和最小数 (二进 制结果和十进制结果)(8分);

最大数:

011111111, 011111111 2分

 $(1-2^{-7}) *2^{127}$ 

2分

最小数:

011111111, 10000000

2分

-1\*2<sup>127</sup>

2分

2) 、写出 x 和 y 的规格化浮点数形式(二进制结果)(8分);

 $X: 101.001 \rightarrow 00000011, 01010010$ 

4分

 $Y: 0.0011110 \rightarrow 11111110, 01111000$ 

- **3**) 、计算 x-y 的结果 (二进制结果和十进制结果) (18 分):
  - a) 零操作数判断 无零操作数
  - b) 对阶

Ex=00000011 (补码), Ey=11111110 (补码)

ΔE=Ex-Ey=00000011-111111110=00000011+00000010=00000101

6分(后三个数字,每个两分)

可见ΔE=5>0, 所以 Y 右移五位, 阶码减 5

Y: 00000011, 00000011 (11)

2分

尾数相减 c)

Mx=01010010

My=00000011 (11)

Mx-My=01010010-00000011 (11)

=01010010+111111100 (01)

=01001110 (01)

6分(后三个数,每个两分)

规格化 d)

已规格化, 勿需规格化

1分

e) 舍入处理

采用 0 舍 1 入: 尾数为 01001110

2分

最终结果:

二进制结果: 00000011, 01001110

十进制结果: 4.875

1分

**4)** 、写出补码加减运算中三种溢出判断方式(文字描述和公式)(6分)。 根据两个操作数的符号与结果的符号判别

$$OVR = \overline{\underline{A}_f} \overline{B}_f S_f + \underline{A}_f B_f \overline{S}_f$$

2分

根据两数相加时产生的进位判别

$$OVR = \overline{C}_f C_n + C_f \overline{C}_n = C_f \oplus C_n$$

2分

采用变形补码运算(两位符号位 Sf1 Sf2)

$$OVR = \overline{S}_{f1} S_{f2} + S_{f1} \overline{S}_{f2} = S_{f1} \oplus S_{f2}$$

2分

- 2、 (60 分) 主存 256MB, 是由 64M\*4 位 RAM 和 128M\*4 位 RAM 两种芯片组成。Cache 大小为 1MB, 主存和 Cache 之间交换数据块大小为 4KB, 且Cache 按照 4 路组相联方式组织(即每组有 4 块)。CPU 地址线 A0~A31 共 32 根, 数据线 D0~D7 共 8 根, RW 线共 1 根控制读写。
  - 1) 、主存组成中的两种芯片各需要几片?(6分)

128M\*4 位 RAM 芯片:2片(位扩展)

2分

64M\*4 位 RAM 芯片: 2 片为一组(位扩展)

2组(字扩展) 共需4片

2分

总共6片

2

2) 、写出主存组成中两种芯片的地址分配和片选逻辑(表格)(12分);

芯片	地址分配	片选信号	片选逻辑
128M*8 RAM	A0 ~ A26	CS0	! A27
64M*8 RAM	A0 ~ A25	CS1	A27 ! A26
64M*8 RAM	A0 ~ A25	CS2	A27 A26

12分(表格第2和4列,每一个2分)

3) 、CPU 发出主存地址中主存组号、主存块号、主存块内字节地址均是 多少位? Cache 的标记 Tag 和组号是多少位? (要求计算过程) (22

块大小:4KB,2 <sup>2</sup> ,所以块内字节地址为 12 位	2分
Cache 组织:每组 4*4KB=16KB	2分
有 1MB/16KB=64 组,2 <sup>6</sup>	2分
所以 Cache 的组号为 6 位	2分
主存地址:主存每组 64 块,2 <sup>6</sup>	2分
每组 64*4KB=256KB	2分
有 256MB/256KB=1024 组,2 <sup>10</sup>	2分
所以主存组号 10 位	2分
主存块号 6 位	2分
主存块内字节地址 12 位	2分
Cache 的标记 Tag 为 10 位	2分

4) 、CPU 从主存中读取第 0~99999 个字节共 100000 个字节, 求此种情况下 Cache 的命中率是多少(6分)?

100000 字节对应块数:取上限 (100000B/4KB) =25 块 2 分 25 块均落在主存第 0 组 (主存每组 64 块), 依次读入主存, 每块的第一个字节不命中, 读后续的该块内字节会命中, 且所有块均不发生替换已有块的现象, 所以总的不命中次数为 25 次 2 分 命中率 h= (100000-25) /100000=0.99975 2 分

5) 、假设 Cache 平均访问时间为 50ns, 主存平均访问时间为 200ns, 求 Cache 和主存两级存储结构的平均访问时间和访问效率(8 分); ta=h tc + (1-h) tm = 50 h+ 200 (1-h) = 200 – 150h = 50.0375

4分

e=tc/ta=50/50.0375=99.925%

4分

6) 、经过上面的读取过程, Cache 中有 100000 个字节, 当 CPU 更改其中一个字节的时候, Cache/主存写一致策略有哪三种(6 分)? 全写法、写回法、写一次法 每个 2 分