

INT8 NPU for ESPNet 设计创新点与可比工作对比

高心咏

1 创新点一：对称 INT8 量化算法-硬件协同设计

权重、激活值均采用对称 INT8 量化，省去零点这一参数。激活值使用整个 per-tensor 的 scale 参数，权重使用 per-channel 的 scale 参数。MAC 阵列在计算卷积时直接使用这些 scale 参数，无需非对称量化的零点补偿，每个 MAC 运算节省一次额外的 INT32 累加。

硬件对权重、激活值的对称量化要求反向约束模型侧的量化感知训练(QAT)。在模型训练阶段,必须确保所有权重和激活值都经过对称量化处理,且零点为0¹。ESPNet 中的 ADD/CONCAT 多分支算子前必须将中间结果特征图重量化到统一目标 scale; 模型中各处的重量化参数离线导出, 运行时由卷积后处理单元实现。

表 1: 量化方案与类似工作对比

方案	量化	零点补偿	面向模型	中间特征存储	精度/任务场景
FINN (FPGA'17)	Binary/ Ternary	无	低比特 CNN	片上逐卷积层数 据流	任务相关, 常有精度 折中
DNNBuilder (ICCAD'18)	INT8/16	额外硬件单元 支持	通用 CNN	多层 DDR 往返	接近软件模型
Angel-Eye (TCAD'18)	INT8 定点	算法/编译端 处理	分类/检测 CNN	DDR+ 片上缓存	接近 FP32
hls4ml-ENet (2022)	异构低比特 QAT	定点图吸收	低分辨率图像 分割	全片上	Cityscapes 低分辨率 mIoU 约 36.8%
LMIINet- CGRA4ML (2025)	Pytorch INT8 QAT	框架内处理	Cityscapes 分割	CGRA/片外 skip	PA 约 90%, mIoU 约 45.2%
我们的设计	对称 INT8 QAT	无零点补偿	面向 ESPNet 二分类图像分 割, 原生支持通 用 CNN	全片上 URAM 存储	PA=97.8%, mIoU=86.4%

与现有其他工作差异点: 现有低比特 FPGA 图像分割工作通常仅仅将量化作为压缩存储代价的手段, 采用定点数或与 Pytorch INT8 格式保持一致; 本设计充分考虑硬件乘累加操作的数

¹传统 Pytorch 框架下权重一般采用 torch.qint8 格式, 表示范围-128 到 127, 激活值一般采用 torch.quint8 格式, 表示范围 0 到 255。

据流，为节省计算资源、简化数据通路、提升计算效率选择了对称 INT8 量化，反推回模型侧采用对称量化的量化感知训练，体现算法-硬件协同设计的理念。

2 创新点二：按输出通道行级流式卷积数据流

核心设计：将每个卷积分解为按输出通道并行的行级流式数据流，配合 K tiling 将输入特征图分块到行级，并逐行做部分积累加，避免大面积组合逻辑加法树实现，降低数据通路的时序压力。同时配合行级 buffer 实现部分积累加的中间结果存储，避免将中间结果写回片外 DDR。

表 2: 数据流方案与类似工作对比

方案	阵列/并行形态	目标网络	数据流特征	模型灵活性	分割适配
TPU 脉动阵列 (ISCA'17)	128×128	GEMM/CNN 通用	大矩阵块级复用，可选输出/权重驻留	全通用	小通道卷积层阵列填充率、利用率低
FINN (FPGA'17)	逐层定制	INT8 量化 CNN/BNN	对每层设计专用硬件	固定拓扑	对模型全定制，无通用性
hls4ml-ENet (2022)	HLS layer pipeline	轻量化 ENet	全片上低延迟	对模型全定制，无通用性	低分辨率图像分割
EDSSA-SegNet (Sensors'20)	OpenCL 可配置 PE	SegNet	encoder-decoder tiling	参数化	支持 224×224/480×360 两种分辨率
Shimoda PSP-Net (2021)	tile pipeline	MobileNetV1-PSPNet	overlap tiling+ 稀疏剪枝	针对模型定制	Cityscapes 1024×512
我们的设计	32×32 MAC 阵列	INT8 ESPNet, 对各种 CNN 理论上通用	按输出通道行级并行	通过编译微指令对 CNN 通用	理论上对任意分辨率均适配

3 创新点三：自定义指令集——通用多模型部署

ESPNet 可解析为如下自定义 **ISA** 微指令：CONV / POOL / ADD / AFFINE / STORE / CONCAT / LOAD_FM / END，每条微指令编码为 32B，封装在初始化文件 **PARAM.BIN** 中，初始化阶段由 PS 端控制从 SD 卡加载到 PL 端，开机一次性加载后可循环做完整推理。

模型无关部署：任何可分解为上述算子集合的卷积神经网络均可在本设计上运行，仅需通过脚本编译模型得到 **PARAM.BIN** 并替换 SD 卡文件，无需重走 Vivado 综合、实现流程。与 hls4ml/FINN 等直接固化模型的全静态生成方法相比，本设计更接近通用 NPU：硬件保持不变，模型结构、tensor 描述符、qparam 和 weight 通过文件更新。

4 创新点四：适配多精度 INT 量化的数据通路

当前 MAC 阵列以 INT8 为基准，可拓展支持低于 8bit 位宽的 INT 量化（也可支持 Microscaling）。

- **INT6**：仅需导出新的权重/激活量化格式；理论峰值性能与 INT8 持平，存储开销下降。
- **INT4**：单个 PE 可并行处理两个 4-bit MAC，理论峰值性能为 INT8 的两倍，并降低片上权重/激活带宽压力。

表 3: 多精度支持对比

方案	INT8	INT6	INT4/更低	DSP/PE 策略	备注
FINN (FPGA'17)	支持	逐层可配	Binary/Ternary	逐层定制 PE	低比特高效，但对模型依赖性强
hls4ml-ENet (2022)	支持	可异构定点	可异构低比特	HLS 层定制	低延迟依赖强压缩网络
BiS-KM (FPGA'22)	支持	不支持	支持	双模 DSP	多精度算术贡献强，对高分辨率分割任务不适配
DNNBuilder (ICCAD'18)	支持	不支持	不支持	固定/模板化 INT	通用 CNN 加速框架
本设计	支持	可扩展	可扩展	统一 MAC 阵列	当前性能和精度结果仍为 INT8 格式

5 创新点五：全分辨率片上输出

传统 FPGA 神经网络加速器通常只输出低分辨率 logits,例如图像分类任务典型像素 224×224 ; 即使是语义分割任务，也常通过降低输入/输出分辨率或只报告 encoder 输出降低片上存储压力。本设计在 PL 侧完成 ESPNet 完整 INT8 推理，并输出 1024×512 全像素分割 mask，通过 AXI 总线直接写出。PS 端仅保存输出掩模文件，不参与分割后处理计算。

表 4: FPGA 语义分割工作与本设计对比

工作	网络	FPGA 型号	输入/输出	参数量	精度	延迟/吞吐
hls4ml-ENet	轻量化 ENet	ZCU102	约 240×152	4.7k–14k	PA 77.6–81.1%, mIoU 33.9–36.8%	4.8–4.9 ms
EDSSA	SegNet	Arria10	224×224	未提及	PA 82.8%, mIoU 46.3%	141.8 ms
Shimoda et al.	MobileNetV1- PSPNet	ZCU102	1024×512	约 0.86 Mb	mIoU 64.2%	139 FPS
Li et al.	Lightweight ENet	ZCU104	CamVid 480×360	未提及	mIoU 51.18%	130.75 FPS
LMIINet- CGRA4ML	LMIINet	ZCU104	Cityscapes 数 据集, 未提及 分辨率	未提及	PA 约 90%, mIoU 约 45.2%	50.1 ms
本设计	ESPNet	ZU15EG	1024×512	0.34M	PA 0.978, mIoU 0.864	1003 ms

差异点：与追求极低延迟的低分辨率/强压缩分割实现不同，本设计更强调高分辨率二分类任务以及较强通用性的 PL 端 NPU 实现；当前推理延时仍有较大优化空间。

6 综合对比：本设计与代表性 FPGA 加速方案

表 5: 综合对比

	FINN	DNNBuilder	hls4ml-ENet	EDSSA	LMIINet- CGRA4ML	本设计
实现方式	Dataflow 生 成	HLS/模板	hls4ml HLS	OpenCL HLS	CGRA 框架	HLS 硬件 NPU
网络	低比特 CNN	通用 CNN	轻量化 ENet	SegNet	LMIINet	ESPNet（及其他通用 CNN）
任务	分类/检测为 主	分类/检测为 主	Cityscapes 分割	VOC/CamVid	Cityscapes 分割	Cityscapes 二分类分 割
输入/输出	逐任务	逐任务	约 240×152	224×224	Cityscapes	1024×512
量化	Binary/ Ternary	INT8/16	异构低比特	8-bit 定点	8-bit QAT	对称 INT8
模型更新	重新生成、综 合、实现	模板重综合	重新生成、综 合、实现	kernel 重编译	框架映射	更换 SD 卡初始化文 件
片上存储	BRAM	BRAM+DDR	全片上	tiling+DDR	框架缓存 + 片 外	全片上 URAM/BRAM 配合
性能	高吞吐	通用	4.9 ms	141.8 ms	50.1 ms	1003 ms
精度	任务相关	任务相关	mIoU 约 36.8%	mIoU 46.3%	mIoU 45.2%	mIoU 0.864