ti23_assignment_06_Alabrsh_Panov_Zeitler

- 1a) Implemented circuit in the module with added suitable delays \rightarrow siehe src (glitch.sv)
- 1b) Implemented Testbench to illustrate that the circuit exhibits a glitch when its inputs changes → siehe src (glitch tb.sv)

1c) Visualized waveforms generated by the module as vector graphic with marked delay:



Mit der unteren waveform (dump_test.vcd) verglichen kann man sehen, dass es einen glitch in der oben gezeigten waveform (dump_glitch.vcd) gibt → blau umkreist, nachdem der glitch implementiert wurde in der geforderten Datei aus 1a und 1b.



- 2a) Implemented 4-Bit Ripple-Carry Adder, with 4-Bit inputs for the numbers a and b to be added besides one 5-Bit output s with the result of the addition (aufgebaut auf: HalfAdder und FullAdder)

 → siehe src (AdderRC_4.sv)
- 2b) Completed table 1:

 a
 b
 s

 0b0000
 0b0000
 0b00000

 0b0111
 0b0001
 0b01000

 0b1111
 0b1101
 0b1110

 0b1011
 0b0011
 0b01110

 0b1011
 0b1001
 0b10100

- 2c) Tested implementation to check the outputs for all inputs in Table 1 through assert()-statements. → Siehe src (AdderRC_4_tb.sv)
- Visualized waveforms generated by the module for the values given in Table 1 as vector graphic. (Only show the 4-Bit inputs i_a and i_b besides the 5-Bit output o_s of the AdderRC_4 module in that order):



<u>Aufgabenbearbeitung:</u>

Aufgabe 1 → Rahaf, Christian, Cora

Aufgabe 2 \rightarrow Rahaf, Christian, Cora

Aufgabe 3 → Rahaf, Christian, Cora