

集成计数器的应用——频率计

Kuri すずは

【摘要】本文围绕数字电路中计数器的应用展开研究，内容涵盖频率计计数模块的验证分析与电子骰子的自主设计。采用理论分析与实验测试相结合的方法，通过测量引脚电平与时序波形，验证了频率计的时钟触发机制与译码显示功能；基于 NE555 定时器与 CD4017 计数器，采用模块化设计思路完成了电子骰子电路设计，并利用二极管隔离网络解决了多信号汇合时的倒灌问题。研究结果证实了各模块逻辑功能的正确性与稳定性。本研究深化了对时序逻辑电路工作原理的理解，所设计的电子骰子具备硬件成本低、趣味性强等优点，可应用于娱乐游戏及数字逻辑教学演示等领域。

【关键词】计数器；频率计；时序逻辑。

1 概述

随着数字电子技术的快速发展，时序逻辑电路在现代电子系统中扮演着至关重要的角色，而计数器作为其中的核心基础器件，广泛应用于频率测量、定时控制、分频及状态机设计等诸多领域。为了深入理解计数器的工作原理并将其付诸实践，本次设计性实验采取了“先验证、后设计”的研究思路，旨在通过理论与实践的紧密结合，提升对数字电路的综合分析与设计能力。

本实验的主要内容分为两个阶段：第一阶段为验证性环节，聚焦于给定频率计电路中的计数器模块。通过对该电路的剖析与测试，直观考察计数器的时钟触发机制、时序逻辑状态及译码显示功能，从而巩固对集成计数器应用原理的认知；第二阶段为自主设计环节，要求综合运用所学知识，设计一款具备实用性与趣味性的电子骰子电路。该阶段以 NE555 定时器产生时钟脉冲，以 CD4017 计数器实现状态流转，并着重解决多位 LED 共用时的信号隔离与逻辑组合问题。

本文将系统阐述上述两部分的内容，详细记录验证过程的测试结果与分析，深入论述电子骰子的模块划分、单元电路设计及整体联调原理，并对最终设计进行总结与展望。

2 实验预习

2.1 PCB 手工焊接技术基础

（1）电路板手工焊接工具主要是哪些？

答：主要是电烙铁、焊锡丝、烙铁架、助焊剂（松香/焊锡膏）、吸锡器、镊子等。

（2）用尖头烙铁焊接集成电路插座时的注意事项？

答：先焊插座对角两引脚定位，烙铁可靠接地或拔电利用余热焊接，加热时间要短，避免过热损坏芯片和焊盘。

（3）如何评估电烙铁的可焊性，如何去除烙铁尖的氧化物？

答：可焊性看烙铁头能否均匀上锡；轻微氧化用湿海绵或松香+焊锡擦拭，严重氧化可用细砂纸或锉刀轻磨后重新上锡保护。

（4）为何要去去除插件电阻、电容元件脚表面的氧化物？如何简单处理？

答：氧化物会妨碍焊锡润湿，导致虚焊；简单处理是用橡皮擦或细砂纸轻轻打磨引脚，露出金属光泽后再焊接。

（5）什么是助焊剂？

答：助焊剂是帮助清除焊盘和引脚表面氧化物、降低表面张力、促进焊锡润湿流动的辅助材料，常用松香或松香酒精溶液。

(6) 焊接一个元件脚，施焊时间的把握，一般是多少秒？

答：一般单个焊点整体控制在约 2~3 秒，最多不超过 3~5 秒，避免过热损坏元件或焊盘脱落。

(7) 什么是拖焊技术？

答：拖焊是用烙铁头（如刀头）带着适量焊锡沿一排密集引脚缓慢匀速拖动，利用焊锡表面张力和助焊剂一次焊完一排引脚的手工焊接方法。

(8) 焊接时，要特别注意锡桥的形成，锡桥是什么？

答：锡桥是靠烙铁头上保留少量焊锡作为加热时烙铁头与焊件之间传热的桥梁；也指焊锡将相邻两个本不该连通的焊盘或引脚短接起来的缺陷，会造成电气短路。


(9) 焊接直插电子元件后，如何评估焊接质量？

答：主要看焊点是否光亮圆润、呈凹面弯月形，无虚焊、桥连、拉尖和裂纹，焊锡量适中，引脚和焊盘润湿良好。


2.2 给定频率计电路组成结构与原理分析

2.2.1 电路组成结构


实验给定的频率计电路分为电源模块、NE555 三级门控振荡器模块、单稳态电路模块、计数与显示模块以及溢出指示模块。为了方便分析，首先给出其电路原理图，如图 1 所示。




(a)电源模块




(b)NE555 三级门控振荡器模块



(c)单稳态电路模块



(d)计数与显示模块



falut!

(c)溢出指示模块
图 1 电路原理图

电路模块的关系如图 2 所示。




图 2 电路模块关系

2.2.2 基本工作原理

频率测量的本质是，在确定的闸门时间（TH）内，对被测信号脉冲进行计数。测得频率满足公式：

$$f = \frac{N}{TH} \quad (1)$$

式中， f 为被测频率， N 为计数值， TH 为闸门时间。

电路中各核心模块的工作原理如下：

NE555 三级门控振荡器模块：通过逻辑选择开关（SW-2P3T）选择三档分频，输出 1s、0.1s、0.01s 三档闸门时间信号（GATE）。同时，输出对应的点位选择信号（POINT1~3），用于控制数码管的小数点显示，从而实现不同频率量程的切换。

单稳态电路模块：对待测脉冲进行闸门控制和整形，并产生显示刷新与计数器清零时序。一方面，待测信号从 IN1 输入，在 GATE 为高电平时经整形由 CP 端输出计数脉冲，在 GATE 为低电平时被禁止通过；另一方面，利用 GATE 下降沿触发，先输出 DISP-REFRESH 信号短暂解锁显示以更新计数值，随后输出 CLR 信号将计数器清零为下轮测量做准备，并输出 NCLR 信号至溢出指示电路。

计数与显示模块：从 CP 端接收整形后的计数脉冲，在 GATE 为高电平期间累加计数；当 GATE 变为低电平时，计数器停止计数并保持当前计数值不变。计数值一方面通过 DATA 端口输出至溢出指示电路，用于判断是否超量程；另一方面以 BCD 码形式经译码器转换后驱动 LED 数码管显示测量结果。

因此，整体工作时序为：当振荡器输出的 GATE 信号为高电平时，闸门开启，计数器开始累加计数，期间显示电路锁定上一轮结果不变；当 GATE 信号出现下降沿（即变为低电平）时，闸门关闭，计数器停止计数并保持当前数据；同时，该下降沿触发单稳态电路，先输出刷新信号将本轮计数值更新至数码管，随后输出清零信号将计数器归零；清零完毕后，等待下一个 GATE 高电平到来，开始新一轮测量循环。

2.3 电子元件清单

本次实验用到的电子元件如表 1 所示。

表 1 电子元件清单

序号	名称	型号与规格	数量	备注
1	碳膜电阻	RT-0.25W-240Ω±5%	2	R13, R16
2	碳膜电阻	RT-0.25W-220Ω±5%	4	R6, R7, R8, R9
3	碳膜电阻	RT-0.25W-1kΩ±5%	2	R4, R5
4	碳膜电阻	RT-0.25W-1.5kΩ±5%	3	R10, R14, R15
5	碳膜电阻	RT-0.25W-3.9kΩ±5%	1	R3
6	碳膜电阻	RT-0.25W-4.7kΩ±5%	2	R11, R12
7	碳膜电阻	RT-0.25W-47kΩ±5%	1	R2
8	碳膜电阻	RT-0.25W-75kΩ±5%	1	R1
9	可调电阻	3296/3386-20kΩ	1	CW
10	电解电容	CD11-16V-1μF	1	C7
11	电解电容	CD11-16V-4.7μF	2	C8, C14
12	电解电容	CD11-16V-10μF	2	C1, C16
13	瓷片电容	CC1-0.1μF(104)	3	C4, C6, C15
14	瓷片电容	CC1-0.01μF(103)	8	C2, C3, C5, C9, C10, C11, C12, C13
15	时基集成电路	NE555	1	U1
16	双单稳态触发器	74LS123	1	U2-A, U2-B
17	四 2 输入与非门	74LS00	1	U9-A, U9-B, U9-C, U9-D
18	双 BCD 加法计数器	CD4518B	2	U3-A, U3-B, U4-A, U4-B
19	七段显示译码器	CD4511BM	4	U5, U6, U7, U8
20	稳压二极管	DIODEZ	4	D1, D2, D3, D4

续表

21	发光二极管	LED(红色)	1	D5
22	LED 数码管	共阴	4	L1, L2, L3, L4
23	波段开关	SW-2P3T(2 位 3 掷)	1	KKK1
24	电源接口	DC-002/2.5mm 电源插座	1	J1 (PWR2.5)
25	信号输入端子	排针/接线端子(2P)	1	IN1 (IN)

3 初步研究与试验

3.1 实验原理

3.1.1 计数器芯片 CD4518B 功能与原理

CD4518 芯片是一款双 BCD 同步加计数器，由两个相同的同步 4 级计数器组成，其引脚排列图如图 3 所示。该芯片的引脚主要分为四类：时钟输入端（CLOCK A/B）、异步清除端（RESET A/B）、计数允许控制端（ENABLE A/B）以及 BCD 码输出端（Q1A~Q4A、Q1B~Q4B）。此外，VDD 接+5 V 电源，VSS 接地。

CD4518 既支持上升沿触发，也支持下降沿触发，具体方式取决于信号从哪个引脚输入。当需要上升沿触发时，计数脉冲由 CLOCK 端输入，同时 ENABLE 端需接高电平；当需要下降沿触发时，计数脉冲改由 ENABLE 端输入，同时 CLOCK 端需接低电平。此外，无论使用哪种触发方式，复位端 RESET 都应保持低电平，电路才能正常计数。




图 3 CD4518B 引脚排列图

在多片 CD4518 串行级联时，由于芯片未设置专用进位端，通常利用 Q4 端输出进位信号。需要特别注意的是，Q4 在计数到 8 时会产生上升沿，若将其误接至高位计数器的 CLOCK 端，会导致高位提前触发而出现“逢八进一”的错误；只有 Q4 在计数满 10 时产生的下降沿，才是真正的进位信号。因此，正确接法是将低位 Q4 端接入高位计数器的 ENABLE 端，同时将高位 CLOCK 端接地（VSS），使高位工作在下降沿触发模式。

结合本实验电路可知，最低位计数器（U4-B）因将计数脉冲输入至 CLOCK 端，故采用上升沿触发；而其余高位计数器（U3-A、U3-B、U4-A）因接收低位 Q4 端的下降沿进位信号，只能采用下降沿触发方式。

3.1.2 计数器理论时序分析

实验电路共有 4 个级联计数器，其中最低位 U4-B 采用上升沿触发，其余高位（U3-A、U3-B、U4-A）均采用下降沿触发。为直观验证该触发逻辑，选取相邻的低位 U4-B 与高位 U4-A 绘制理论时序图，如图 4 所示。受篇幅所限，图中仅展示前 30 个 CP 脉冲周期内的波形，该区间已足以覆盖个位计数器的完整循环及向十位进位的过程。




图 4 U4-B 与 U4-A 的理论时序图

由图 4 可知，U4-B 的输出端 Q1 仅在 CP 的上升沿发生状态翻转，由此印证 U4-B 确为上升沿触发；当 U4-B 计数值由 9 变 0 时，其 Q4 端输出一个下降沿作为进位信号，而高位 U4-A 的 Q1 端恰好在 Q4 下降沿时刻发生状态翻转，由此印证高位计数器确为下降沿触发方式。

3.1.3 计数器理论状态转换分析

CD4518 采用并行进位方式，在每个时钟脉冲有效沿到来时，各级触发器基于现态同时进行状态更新：Q1 始终翻转；当现态 Q1=1 且 Q4=0 时，Q2 翻转；当现态 Q1=Q2=1 时，Q3 翻转；当现态 Q1=Q2=Q3=1 或现态 Q1=Q4=1 时，Q4 翻转。基于此规则，从初始状态 0000 开始，每输入 10 个时钟脉冲，计数器便自动恢复到初始状态 0000，形成 0000~1001 的有效循环。

为检查自校正能力，将电路的 6 个无效状态 1010、1011、1100、1101、1110、1111 作为现态，按以上规则求其次态。以现态 1010 为例：时钟沿到来时，Q1 翻转为 1。由于现态 Q1=0，其余各级不满足翻转条件，均保持原状态，因此次态为 1011；随后以 1011 为现态，在下一个时钟沿作用下，Q1 翻转为 0，Q3 因现态 Q1=Q2=1 翻转为 1，Q4 因现态 Q1=Q4=1 翻转为 0，因此次态变为 0110，回到有效循环状态。同理，推导其余无效状态，得到 1010→1011→0110，1100→1101→0100，1110→1111→0010。

由此可见，CD4518 即使因干扰进入无效状态，最多经过两个时钟周期后即可进入有效循环状态，具备自启动能力。综合有效循环与无效状态的迁移关系，画出计数器 CD4518 的状态转换图，如图 5 所示。




图 5 CD4518 状态转换图




图 6 实验用电路板

3.2 实验仪器

1. HYDZ-501 电子技术综合实验仪；
2. DS1052E 示波器；
3. MF-47T 指针式万用表；
4. 电源线；
5. 给定电路板（如图 6 所示）。

3.3 实验内容与步骤

1. 使用万用表确定电源线的极性和电压，无误后接入电路板供电；
2. 输入已知标准频率的脉冲信号，调节可调电阻 CR20K，使数码管显示值与输入频率基本一致，以完成频率计的校准；
3. 使用示波器测量各档位下的闸门时间，并记录对应的输入脉冲频率与数码管显示值；
4. 使用万用表测量计数器 CD4518B 的各引脚电平；
5. 使用示波器观察并记录计数器关键引脚的时序波形，分析并得出各级计数器的时钟触发方式；
6. 测量并得到 CD4511BM 的输入电平与数码管显示字符的对应关系。

3.4 数据处理与分析

3.4.1 闸门时间与频率测量分析

调节可调电阻 CR20K 完成校准后，测量不同档位的闸门时间与频率值，数据如表 2 所示。

表 2 各档闸门时间与频率值数据

量程最小档(10 kHz)		闸门时间 $TH = 504 \mu s$				
$f(Hz)$	100	300	500	700	800	1000
$f_{测}(kHz)$	0.100	0.297	0.494	0.691	0.791	0.987
量程中档(100 kHz)		闸门时间 $TH = 50 \mu s$				
$f(kHz)$	10.00	30.60	50.42	70.35	90.61	—
$f_{测}(kHz)$	9.95	30.35	49.95	69.57	89.82	—

由表 2 可知,该频率计电路测得的频率值较为准确,相对误差在 1%左右,说明主计数电路工作正常。

然而,量程最大档(1 MHz)的测量结果异常,数码管示数跳动极快且数值偏差较大,无法通过调节可调电阻 CR20K 校准。由另外两个档位工作正常可知,计数器模块能够正常工作,因此根据频率测量公式(1)可以推断出异常在于闸门时间。由前两组档位数据推算可知,该异常档位的闸门时间应为5 μ s,但实际测得约为3 ms,两者相差三个数量级。

由于闸门时间是由 R1、R2、CR20K 和各档位电容(C1/C7/C6)共同决定,且另外两个档位工作正常,说明公共电阻部分无故障。因此问题大概率出在 1 MHz 档的特定路径上,即波段开关 KKK1 或电容 C6。初步推测可能是波段开关 KKK1 接触不良或是 C6 虚焊。

观察图 6 可知,电路板上电容 C6 与 C16 外观一致,均为10 μ F,这与原理图标定值不同。进一步检查发现,个别电阻(R1、R5、R13、R16)的阻值也与原理图不符。这表明实际电路板并未严格按照原理图搭建。然而,这些电阻的偏差并非导致最大量程档闸门时间错误的原因,也未影响另外两档的正常测量。一方面,实物与原理图存在出入,且无法从图 6 确认各路电容的实际参数;另一方面,数码管跳动极快,说明该故障未必单纯由电容值偏差引起。因此,仅靠更换电容未必能解决此档位的异常问题。

尽管最大量程档存在故障,但另外两个档位的测量功能正常,已足以验证频率计各模块的逻辑功能。因此,本次实验探究选用这两个正常档位即可完成,只是频率计的实际测量范围被限制在了 100 kHz 以内。

3.4.2 计数器引脚逻辑电平分析

使用万用表测量电路板上两片 CD4518B 的各引脚电平。实测引脚的高电平约为 4.95 V,低电平为 0 V,均符合逻辑电平标准。为便于记录与分析,将 4.95 V 记为逻辑“1”,0 V 记为逻辑“0”。


未加输入脉冲时,左侧 CD4518B 仅 VDD(16 脚)为 1,其余引脚均为 0;右侧 CD4518B 的 VDD(16 脚)和 ENABLE(10 脚)为 1,而 CLOCKB(9 脚)和 Q1B(11 脚)出现电平跳变,其余为 0。此外,输入端 IN1 亦检测到电平抖动,数码管显示 0.001 kHz,推测此为外部信号干扰所致。

为便于万用表观察,在输入端施加 2 Hz 的低频脉冲。此时,左侧 CD4518B 仅 VDD(16 脚)为 1,其余引脚均为 0;右侧 CD4518B 的 VDD(16 脚)和 ENABLE(10 脚)为 1,且 CLOCKB(9 脚)以及输出端 Q1B(11 脚)、Q2B(12 脚)出现电平跳变,Q1B 的翻转频率明显高于 Q2B,其余引脚均为 0。


根据上述现象可作如下分析验证:第一,由 Q1B 翻转快于 Q2B,可验证 Q1B 是计数器输出的最低位;第二,最低位计数器的 Q3B 无电平跳变,印证了输入脉冲频率(2 Hz)尚未达到触发 Q3B 翻转的条件(需 ≥ 4 Hz);第三,左侧 CD4518B 在低频输入时输出 Q 均为 0,验证了其为更高位计数器,在未接收到低位进位信号时不工作;第四,测量结果确认了复位引脚(7、15 脚)与接地引脚(8 脚)恒定为 0,状态正常。

3.4.3 计数器时序波形与时钟触发方式验证


首先测量最低位计数器 U4-B 的时序波形。受限于示波器通道数,采用双通道测量,以 CP 脉冲信号作为参考通道,另一通道分别接入 Q1、Q2、Q3 和 Q4,测得四组对比波形(上:CP,下:Q),如图 7 所示。




(a)CP-Q1



(b)CP-Q2



(c)CP-Q3




(d)CP-Q4


图7 最低位计数器 U4-B 输出端与 CP 时序波形图

图7 实测波形与图4 的理论时序图一致，验证了该最低位计数器的时钟触发方式为上升沿触发。


进一步测量其余高位计数器（U4-A、U3-B、U3-A）的使能端（/ENABLE）与 Q1 端的时序波形，如图8 所示（上：/ENABLE，下：Q1），以分析其触发逻辑。



(a)U4-A



(b)U3-B



(c)U3-A

图8 高位计数器的/ENABLE 与 Q1 时序波形图

由上述波形可知，这三个高位计数器均为下降沿触发，且各级输出频率逐级递减约一个数量级。需指出的是，图8(c)中 U3-A 的 Q1 波形显示异常。这是由于该级信号频率极低，示波器自动设置（Auto）难以调节到合适的显示比例，故而改用手动调节缩放；但在手动调节时，示波器画面刷新存在延迟，未能及时更新。尽管如此，依然能确认其触发方式为下降沿触发。

3.4.4 CD4511BM 译码显示功能测试

CD4511BM 的/LT（灯测试）和/BI（消隐）引脚均为低电平有效，分别用于实现数码管全亮和关闭显示。实测这两个引脚当前均为高电平，符合数码管正常译码工作时需保持高电平的要求。

通过逻辑电平开关向 CD4511 的数据输入端（D、C、B、A）输入不同的逻辑电平组合，观察并记录数码管的显示状态，结果如表3 所示。

表3 CD4511BM 译码显示功能测试表

D	C	B	A	数码管显示
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4

续表

0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9

由表 3 可知，数码管显示的数字与输入的 8421 BCD 码所对应的十进制数完全一致。这验证了 CD4511BM 能够正确将输入的 8421 BCD 码进行译码，并输出相应的段选信号驱动数码管显示。

3.5 实验结论

本次实验针对频率计电路的计数与译码显示部分进行了测试与分析，得出以下结论：

- （1）经校准后，频率计在 10 kHz 和 100 kHz 量程内测得的频率值与标准值的相对误差仅约为 1%；1 MHz 量程因闸门时间异常导致测频失效，故该电路有效测频范围被限制在 100 kHz 以内；
- （2）CD4518B 计数器各引脚逻辑电平状态正常。验证了右侧芯片为低位计数器，在脉冲作用下正常计数翻转；左侧芯片为高位计数器，低频下无进位信号时输出保持 0；同时确认了复位与接地引脚状态恒定；
- （3）计数器时序波形符合理论预期，最低位计数器（U4-B）采用时钟上升沿触发，而级联的其余高位计数器（U4-A、U3-B、U3-A）均为使能端下降沿触发，且各级输出频率逐级递减；
- （4）CD4511BM 译码显示功能正常，能够将输入的 8421 BCD 码进行译码，输出正确的段选信号驱动数码管显示对应的十进制数字。

4 自行设计部分：计数器应用电路设计

4.1 设计任务和预期

本设计拟实现一款趣味电子骰子电路。以按键触发模拟骰子的投掷动作，利用 7 个 LED 阵列呈现 1 至 6 的点数结果。电路将由脉冲产生、计数与显示三大模块构成：采用 NE555 定时器生成时钟脉冲，十进制计数器 CD4017 执行计数功能，其输出经逻辑组合后驱动 LED 阵列，最终显示出对应的骰子点数图案。

4.2 核心器件功能与原理

4.2.1 NE555 定时器

NE555 是一种将模拟功能与逻辑功能结合的中规模集成电路，因其内部包含 3 个 $5k\Omega$ 的精密分压电阻而得名。通过外接适当的电阻和电容，NE555 可以灵活地构成单稳态触发器、多谐振荡器及施密特触发器，从而实现时间延迟和脉冲产生等功能。NE555 定时器的引脚排列图如图 9 所示。




图 9 NE555 引脚排列图

各个引脚的功能如下：

- 1 脚 (GND)：接地端。
- 2 脚 (TRIG)：触发输入端。当该脚电压低于 $1/3 V_{CC}$ 时，触发器置位，3 脚输出高电平。
- 3 脚 (OUT)：信号输出端。
- 4 脚 (RESET)：复位端。低电平有效，正常工作时需接高电平 (V_{CC})；当该脚接入低电平时，输出端立即被强制复位为低电平。
- 5 脚 (CONT)：控制电压端。通常不使用，为防止引入高频干扰，一般通过 $0.01\mu F$ (103) 瓷片电容接地，以稳定参考电压。
- 6 脚 (THRES)：阈值输入端。当该脚电压高于 $2/3 V_{CC}$ 时，触发器复位，3 脚输出低电平。
- 7 脚 (DIS)：放电端。内部放电三极管的集电极开路输出，用于给外接电容提供放电回路。
- 8 脚 (V_{CC})：电源端。工作电压范围为 $4.5V \sim 16V$ ，通常采用 $5V$ 供电。

4.2.2 CD4017 计数器

CD4017 是一种十进制计数器/脉冲分配器。它内部采用约翰逊计数器结构，将计数与译码功能合二为一。芯片具有 10 个译码输出端 ($Q_0 \sim Q_9$) 以及时钟 (Clock)、复位 (Reset)、使能 (Clock Enable) 3 个输入端。CD4017 计数器的引脚排列图如图 10 所示。




图 10 CD4017 引脚排列图

各个引脚的功能如下：

- 3、2、4、7、10、1、5、6、9、11 脚 ($Q_0 \sim Q_9$)：译码输出端。在时钟脉冲作用下，这 10 个端子依次输出高电平，其余端子保持低电平。
- 8 脚 (GND)：接地端。
- 12 脚 (Carry Out)：进位输出端。每输入 10 个时钟周期输出一个完整脉冲，用于级联高位计数。
- 13 脚 (Clock Enable)：时钟使能/禁止端。高电平时禁止计数器计数；低电平时允许正常计数。
- 14 脚 (Clock)：时钟输入端。上升沿有效，触发计数器进行计数状态切换。
- 15 脚 (Reset)：复位/清零端。高电平有效，当该脚为高电平时，计数器清零，仅 Q_0 输出高电平。
- 16 脚 (V_{DD})：正电源端。

4.3 自下向上的电路设计过程

本节采用自下向上的设计方法，将复杂的电子骰子电路拆解为若干底层的独立功能模块。自下向上设计的核心思想是“先局部，后整体”，即先针对各子模块进行逻辑设计、状态分析与参数计算，确保其局部功能正确后，再通过信号级联将各模块整合为完整的系统。根据 4.1 节的规划，本电路的信号处理流程为：触发产生脉冲→脉冲控制计数→计数结果驱动显示。因此，接下来将依次对脉冲产生模块、计数模块和显示模块展开具体的底层电路设计。

4.3.1 脉冲产生模块设计

本模块基于 NE555 定时器构成多谐振荡器来产生时钟脉冲，其电路原理图如图 11 所示。




图 11 脉冲产生模块设计电路图

电路的核心结构为：电阻 R_1 、 R_2 与电容 C_1 串联，555 的 7 脚（放电端）接于 R_1 与 R_2 之间，2 脚（触发端）与 6 脚（阈值端）相连并接于 R_2 与 C_1 的节点处。其工作原理与参数计算如下：

- 充电过程（高电平输出）：当电容 C_1 两端电压低于 $1/3 V_{CC}$ 时，2 脚被触发，3 脚输出高电平，7 脚内部放电管截止（呈高阻态）。此时，电源 V_{CC} 经 R_1 、 R_2 向 C_1 充电。当 C_1 电压充至 $2/3 V_{CC}$ 时，6 脚阈值生效。 C_1 从 $1/3 V_{CC}$ 充电至 $2/3 V_{CC}$ 的时间即为输出高电平时间，计算公式为：

$$t_H \approx 0.693(R_1 + R_2)C_1 \quad (2)$$

- 放电过程（低电平输出）：当 C_1 电压达到 $2/3 V_{CC}$ 后，3 脚输出翻转为低电平，7 脚内部放电管导通（呈低电平）。此时， C_1 停止充电，经 R_2 向 7 脚放电。当 C_1 电压降至 $1/3 V_{CC}$ 时，再次触发 2 脚。 C_1 从 $2/3 V_{CC}$ 放电至 $1/3 V_{CC}$ 的时间即为输出低电平时间，计算公式为：

$$t_L \approx 0.693R_2C_1 \quad (3)$$

- 循环振荡： C_1 电压在 $1/3 V_{CC}$ 与 $2/3 V_{CC}$ 之间往复充放电，3 脚便持续输出矩形脉冲信号。

为满足电子骰子快速刷新、防止人为操控点数的要求，需设定较高的振荡频率。选取 $R_1 = 1 \text{ k}\Omega$ ， $R_2 = 1 \text{ k}\Omega$ ， $C_1 = 100 \text{ nF}$ ，代入式(2)(3)，计算得：

高电平时间：

$$t_H = 0.693 \times (1 + 1) \times 10^3 \times 100 \times 10^{-9} \text{ s} = 0.1386 \text{ ms} \quad (4)$$

低电平时间：

$$t_L = 0.693 \times 1 \times 10^3 \times 100 \times 10^{-9} \text{ s} = 0.0693 \text{ ms} \quad (5)$$

振荡周期：

$$T = t_H + t_L \approx 0.2079 \text{ ms} \quad (6)$$

振荡频率：

$$f = \frac{1}{T} \approx 4.8 \text{ kHz} \quad (7)$$

该频率远超人眼视觉暂留极限（约 40 Hz），确保了骰子点数在刷新时具有极强的随机性。

总的来说，本设计利用 NE555 的 4 脚（复位端）实现了掷骰子的动作控制。4 脚外接 1kΩ 下拉电阻至地，并链接按键 S₁ 接+5V 电源，通过控制复位电平来实现以下不同状态：

- 未按下 S₁（常态）：4 脚为低电平，NE555 强制复位，3 脚无脉冲输出，计数器保持当前状态，即“维持上一次的掷骰结果”；
- 按下 S₁：4 脚变为高电平，NE555 解除复位并开始高频振荡，计数器快速计数，即“刷新点数”；
- 松开 S₁：4 脚恢复低电平，振荡停止，计数器保持当前状态，从而实现“确定骰子点数”。

4.3.2 计数模块设计

本模块基于 CD4017 十进制计数器构建，用于实现骰子 1~6 点的循环计数，其电路原理图如图 12 所示。




图 12 计数模块设计电路图

电路的核心结构及工作逻辑如下：

- 时钟输入：14 脚（CLK）接收来自脉冲产生模块的时钟脉冲信号，在脉冲上升沿触发计数器进行状态切换。
- 点数输出：CD4017 的译码输出端 Q₀~Q₅（对应引脚 3、2、4、7、10、1）依次输出高电平，这 6 个输出信号分别映射为骰子的 1 至 6 点，并传输至显示模块驱动对应的 LED。
- 复位控制：由于骰子的有效点数仅为 1~6，需将十进制计数器改造为六进制计数器。因此，将第 7 个输出端 Q₆（5 脚）直接连接至复位端 RESET（15 脚）。当计数至第 7 个脉冲时，Q₆ 输出高电平，瞬间触发芯片复位清零，计数状态立即跳回 Q₀ 输出高电平，从而实现“逢 7 清零、6 点循环”的逻辑。

4.3.3 显示模块设计

本模块负责将计数模块输出的状态信号转化为直观的骰子点数显示。电路采用 7 个 LED 构成骰子点阵，并使用 9 个二极管进行防逆流保护，其电路原理图如图 13 所示。




图 13 显示模块设计

图 13 中的二极管 $D_1 \sim D_9$ 主要用于防止信号逆流。由于不同点数状态需要共用部分 LED，若将控制信号直接并联，高电平会倒灌入其他输出端导致显示错误。因此，Dot1~Dot6 信号必须经过二极管后才能汇合连接至同一 LED。本设计采用状态叠加的连线思路，具体驱动关系如下：

- Dot1 有效时，驱动 LED4 亮，显示点数 1；
- Dot2 有效时，驱动 LED2、LED6 亮，显示点数 2；
- Dot3 有效时，驱动 LED2、LED4、LED6 亮（即点数 1 与点数 2 的 LED 组合），显示点数 3；
- Dot4 有效时，驱动 LED1、LED3、LED5、LED7 亮，显示点数 4；
- Dot5 有效时，驱动 LED1、LED3、LED4、LED5、LED7 亮（即点数 1 与点数 4 的 LED 组合），显示点数 5；
- Dot6 有效时，驱动 LED1、LED2、LED3、LED5、LED6、LED7 亮（即点数 2 与点数 4 的 LED 组合），显示点数 6。

事实上，当前方案中点数 2 和点数 3 的 LED 呈纵向排列，这是为了节省二极管数量而做出的视觉折中。若追求传统骰子的视觉美感，使点数 2 和点数 3 呈现从右上到左下的对角线排列，可按以下思路重新设计：

首先，确定 4 个不重复驱动同一 LED 的基本组合单元：单元 1（LED4）、单元 2（LED3、LED5）、单元 3（LED1、LED7）、单元 4（LED2、LED6）。通过组合这些单元实现对应的点数：点数 1 使用单元 1；点数 2 使用单元 2；点数 3 使用单元 1 和单元 2；点数 4 使用单元 2 和单元 3；点数 5 使用单元 1、单元 2 和单元 3；点数 6 使用单元 2、单元 3 和单元 4。

在此对角线方案中，由于每接入一路 Dot 信号需串联一个二极管防逆流，因此各单元所需二极管数量取决于接入的信号路数：

- 单元 1 接入 Dot1、Dot3、Dot5（共 3 路），需 3 个二极管汇合连至 LED4；
- 单元 2 接入 Dot2、Dot3、Dot4、Dot5、Dot6（共 5 路），需 5 个二极管汇合连至 LED3 和 LED5；

- 单元 3 接入 Dot4、Dot5、Dot6（共 3 路），需 3 个二极管汇合连至 LED1 和 LED7；
- 单元 4 接入 Dot6（共 1 路），需 1 个二极管连至 LED2 和 LED6。

按此对角线方案，共需 12 个二极管；而当前实际采用的纵向组合方案仅需 9 个二极管。综合考虑硬件成本与电路精简度，本设计最终选择后者。

4.3.4 模块级联与整体电路

综合上述各模块的设计，可构建出电子骰子的整体结构框图，如图 14 所示。




图 14 设计电路的结构框图

将脉冲产生、计数与显示三大模块依信号流向进行级联，即可得到如图 15 所示的完整电路原理图。




图 15 设计电路总图

该电路的完整工作时序如下：当按键按下时，NE555 定时器的复位引脚被置为高电平，持续输出时钟脉冲。该脉冲驱动 CD4017 计数器进行循环计数，结合其六进制复位机制，依次输出 Dot1~Dot6 六路有效信号。这六路信号进入显示模块，经二极管隔离网络进行组合逻辑控制，驱动对应的 LED 快速循环闪烁；当按键松开时，NE555 停止输出脉冲，CD4017 因失去时钟触发而保持当前输出状态不变，从而实现骰子点数的锁定显示。

4.4 设计总结与改进

本设计基于 NE555 定时器与 CD4017 十进制计数器，成功实现了一款纯硬件电子骰子。电路通过模块化划分，将脉冲产生、状态计数与组合显示清晰解耦，利用二极管隔离网络巧妙解决了 LED 共用时的信号倒灌问题，并在硬件成本与视觉效果之间取得了合理平衡。为进一步提升电路性能与用户体验，可从以下几个方面进行改进：

- 视觉体验优化：如前文所述，当前点数 2 和 3 的纵向排列是为节省二极管所作的折中。若追求传统骰子的视觉美感，可增加 3 个二极管（总计 12 个），将点数 2 和 3 改为从右上到左下的对角线排列，使显示结果更符合直觉。

- 按键消抖处理：当前按键直接控制 NE555 复位端，由于机械按键在按下与松开瞬间存在抖动，可能导致 NE555 产生极短的不规则脉冲。虽然对骰子的最终结果影响甚微，但为提升电路稳定性，可在按键与 NE555 之间加入 RC 滤波电路或施密特触发器进行硬件消抖。

- 双重直观显示：当前设计仅通过 LED 点阵显示结果。可考虑并行增加一位七段数码管，通过增加一片 BCD 译码器（如 CD4511）或利用二极管矩阵，将点数 1~6 同步转换为数字显示，提供更直观的数值读取方式。

- 音效交互增强：可在 NE555 的输出端或 CD4017 的时钟端引出信号，驱动一个简单的蜂鸣器电路。在骰子“滚动”期间发出急促的滴答声，停顿时停止发声，从而增强掷骰子的听觉反馈与游戏沉浸感。

5 总结

本次设计性实验围绕计数器的应用展开，主要包含给定电路的验证分析与自主电路的创新设计两个阶段。在验证阶段，系统测试了频率计电路的核心功能，通过测量关键引脚的电平与波形时序，深入验证了各计数器的时钟触发机制，并确认了译码显示模块工作正常。在自主设计阶段，综合运用时基与计数芯片，设计了一款兼具趣味性与实践性的电子骰子电路。针对该设计，未来可从视觉优化、按键消抖及交互扩展等方面进行改进，进一步丰富用户体验，并最终完成实体 PCB 的制作与调试。