Передовые инженерные школы

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

Передовая инженерная школа «Средства проектирования и производства электронной компонентной базы»

Магистерская программа «Вычислительные системы и ЭКБ»
Дисциплина:
«Маршрут проектирования цифровых интегральных схем»

Лабораторная работа 03 –**Физическая реализация цифрового блока**

Кузьмин Павел Андреевич

2026 год

Цель лабораторной работы

Освоить маршрут физической реализации цифрового блока в Cadence Innovus

01 **Размещение стандартных ячеек**

Выполнить placement на подготовленном floorplan.

02 **Построение тактовой сети**

Выполнить CTS и рассмотреть доставку clock к регистрам.

03 **Трассировка соединений**

Соединить ячейки проводниками и межслойными переходами.

04 **Проверка и сохранение**

Оценить setup и hold, проверить физическую реализацию.
Сохранить базы этапов, отчёты и выходные файлы.

Исходные данные и результат работы

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

Netlist

Ячейки и логические связи.
После синтеза и LEC — лабораторная №2.

LEF

Геометрия ячеек и пинов,
слои и технологические правила.

Liberty (.lib)

Временные и электрические характеристики,
модели мощности библиотечных ячеек.

RC-данные

Параметры сопротивлений и ёмкостей
для моделирования межсоединений.

SDC и конфигурация MMMC

Clocks, ограничения и исключения;
режимы и условия временного анализа.

1. Импорт проекта в Innovus

Загрузить netlist, библиотеки
и конфигурацию анализа.

MMMC связывает ограничения,
библиотеки и RC-условия.

2. Результат лабораторной №3

Загрузить совместимый floorplan
и восстановить сеть питания.

Объект реализации — тот же модуль.

3. Провести синтез топологии

Размещение → CTS → трассировка.
Оптимизация и проверки.

**Сохранить контрольную точку
в виде базы Innovus**

Файл floorplan не заменяет базу проекта.


Для загрузки floorplan и восстановления базы нужны совместимые исходные данные и окружение.

Основные этапы: placement → CTS → routing

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

1 PLACEMENT

Разместить ячейки




Ячейки заняли места в rows.

Пунктир — логические связи.

Задержки соединений оценочные.

2 CTS

Построить clock-сеть




Добавлены clock-буферы.

Clock подведён к входам CK.

Оцениваем latency, skew, slew.

3 ROUTING

Проложить соединения




Проводники и vias созданы.

Слои показаны двумя цветами.

По геометрии уточняем R и C.

4 ECO ОПЦИОНАЛЬНО

Локально изменить схему



Локальное изменение схемы.

Пример: вставлен буфер,

обновлены соседние трассы.

Логическая связь — Clock-сеть — Слой M_n — Слой M_{n+1} — Via — Локальное изменение

После каждого выполненного этапа: анализ отчётов → проверки → сохранение базы Innovus

Схематично: питание и часть сетей не показаны; зелёный цвет обозначает clock-сеть, а не слой металла.

Трассировка clock может выполняться уже при CTS. После ECO повторяют затронутые операции и проверки.

Что такое временной путь

Для корректной передачи нужно согласовать приход данных и тактового сигнала.



1 Доставить данные

Логика вычисляет результат. Размещение и трассировка влияют на задержку пути.

2 Доставить clock

CTS строит ветви к CK-пинам. Важен приход clock к обоим регистрам.


3 Проверить передачу

Setup: данные не опоздали. Hold: данные не изменились рано. Slack показывает запас.

Быстрый тракт данных сам по себе не гарантирует корректность: нужно учитывать clock и требования регистра.

RC-параметры: почему межсоединения вносят задержку

4. Почему проводник имеет ёмкость



Два проводника, разделённые диэлектриком, образуют ёмкость.

У провода есть связь с подложкой, опорными слоями и соседними линиями.

Больше длина и площадь перекрытия, меньше зазор — обычно больше ёмкость.


Влияние C_coupling зависит также от переключения соседней линии.

C_wire рассчитывается по геометрии и технологическим RC-моделям.


Драйвер заряжает входы потребителей и ёмкости соединений.

Больше нагрузка — при прочих равных медленнее фронт и больше затраты на переключение.

Как работает D-триггер




1. До фронта: CK = 0




Master принимает D = 1 и формирует M = 0. Slave отключён от master и хранит прежнее Q = 0.

2. При CK ↑: переключаются ключи



Master отключается от D и замыкает петлю. Slave подключается к M = 0; Q устанавливается в 1.

3. После фронта: CK = 1



Триггер захватывает D по фронту CK и хранит значение на Q.

D стабилен около фронта: setup до него, hold после.

1. До фронта: CK = 0

Master принимает данные с D.
Slave сохраняет прежнее Q.

2. По фронту CK ↑

Master фиксирует состояние.
Slave открывается. Новое Q появляется через clock-to-Q.


3. После фронта: CK = 1

Master хранит состояние.
После hold D может изменяться.

Setup и hold: условия корректного захвата данных


Hold — у исходного фронта; setup — у следующего фронта.

1. Корректная передача




Новые данные приходят после hold-интервала и до setup-интервала.

2. Нарушение setup



Новые данные приходят слишком поздно для захвата по следующему фронту.

3. Нарушение hold



Новые данные слишком рано заменяют прежние после исходного фронта.

Setup time

Данные на D стабильны в течение setup time до фронта захвата.

Hold time

Прежнее значение D сохраняется в течение hold time после фронта.

Нарушение требований

Возможны неверный захват или метастабильность.

Влияние периода

В этом примере увеличение T помогает setup. Для hold изменения T недостаточно.

Slack: как определить выполнение временных требований

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

Slack показывает запас времени для выбранной проверки.

Arrival time

Расчётное время прихода данных

Required time

Допустимая граница времени

Setup (поздний приход)

slack = required − arrival

Пример: required = 8,0 нс
arrival = 7,5 нс

8,0 − 7,5 = +0,5 нс

Hold (ранний приход)

slack = arrival − required

Пример: arrival = 0,5 нс
required = 0,3 нс

0,5 − 0,3 = +0,2 нс

Как читать знак slack

Slack > 0

Выполнено с запасом

Slack = 0


На границе требования

Slack < 0

Нарушение требования

Slack относится к конкретному пути, проверке и analysis view.
Setup и hold проверяют отдельно во всех активных views.

SDC и MMMC: ограничения и условия анализа



SDC: требования к схеме

Clocks и периоды,
input/output delays,
временные исключения.

MMMC: сценарии анализа

Одна схема проверяется
в разных режимах и условиях.


Активные setup/hold views

Задают отдельными списками.
Один view может входить
в оба списка.

Назначение view

Имя объекта не определяет,
для каких проверок он активен.

SDC и MMMC: ограничения и условия анализа



Подготовка проекта и запуск учебного flow

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

01 Настройки Makefile

Переменная	Что задать
ENV_DESIGN **ENV_DESIGN_DIR**	Имя и каталог своего блока
ENV_NETLIST	Netlist после синтеза
ENV_MMMC	SDC/MMMC проекта
ENV_FLOORPLAN_FILE	Свой floorplan из лабораторной №3
INNOVUS_IMPL_SCRIPT	Управляющий Tcl-скрипт

Netlist, SDC/MMMC и floorplan должны соответствовать друг другу.

03 Запуск из терминала Linux

```
module load cadence/DDI/23.10.000
make innovus.impl
```

02 Управляющий Tcl-скрипт

flow_scripts/flow.innovus.impl.tcl

Подключите innovus.step.
Имена процедур берите из файла.

1. Загрузка проекта и floorplan
2. Проверка анализа: check_timing
3. **Placement**
4. **CTS**
5. **Routing, fillers и RC**
6. Итоговые проверки и экспорт

Проверка ограничений: check_timing

МИЭТ Национальный исследовательский университет

До placement разберите замечания и повторите проверку.

check_timing

```
------------------------------------------------------------------------
                        TIMING CHECK SUMMARY
------------------------------------------------------------------------
 Warning                          Warning Description          Number of
                                                               Warnings
------------------------------------------------------------------------
ideal_clock_waveform     Clock waveform is ideal                    1
no_drive                 No drive assertion                         4
------------------------------------------------------------------------
------------------------------------------------------------------
                      TIMING CHECK DETAIL
------------------------------------------------------------------
 Pin                                      Warning            View
------------------------------------------------------------------
clk                            No drive assertion          typ
g1                             No drive assertion          typ
g10                            No drive assertion          typ
g1000                          No drive assertion          typ

------------------------------------------------------------------------
------------------------------------------------------------
                TIMING CHECK IDEAL CLOCKS
------------------------------------------------------------
 Clock Waveform                  View
------------------------------------------------------------
clk                            typ
------------------------------------------------------------
```

no_drive: 4 входных порта

clk, g1, g10, g1000.

Не заданы ограничения входных драйверов.

Проверьте драйвер и входной фронт.

ideal_clock_waveform: clk

Clock идеальный. До CTS это может быть предусмотрено учебным flow.

Проверьте отдельно

Clocks, активные setup/hold views, unconstrained paths и необходимые input/output delays.

Setup и hold проверяют отдельно по timing reports.

report_timing: подробный разбор одного пути

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

```
#############################################################
Path 1: MET (2.072 ns) Late Output Delay Assertion
              View: typ
             Group: clk
        Startpoint: (F) g42
             Clock: (R) clk
          Endpoint: (F) g9378
             Clock: (R) clk

                     Capture       Launch
       Clock Edge:+   10.000        0.000
      Src Latency:+    0.000        0.000
      Net Latency:+    0.000 (P)    0.000 (I)
          Arrival:=   10.000        0.000

     Output Delay:-    2.000
    Required Time:=    8.000
     Launch Clock:=    0.000
      Input Delay:+    2.000
        Data Path:+    3.928
            Slack:=    2.072

#-------------------------------------------------------------------------------------
# Timing Point     Flags  Arc     Edge  Cell             Fanout  Trans   Delay  Arrival
#                                                               (ns)    (ns)     (ns)
#-------------------------------------------------------------------------------------
  g42              -      g42     F     (arrival)             2  0.003   0.005    2.005
  g26215__9945/Y   -      A->Y    R     sg13g2_nor2_1         2  0.008   0.076    2.081
  g26192/Y         -      A->Y    F     sg13g2_inv_1          1  0.074   0.043    2.124
  g25978__5107/Y   -      A->Y    R     sg13g2_nor3_1        11  0.028   0.666    2.790
  drc_bufs26422/Y  -      A->Y    F     sg13g2_inv_1          3  0.858   0.250    3.040
  g25918__2398/Y   -      B->Y    R     sg13g2_nor4_1         6  0.200   0.523    3.563
  g25888/Y         -      A->Y    F     sg13g2_inv_1          9  0.567   0.414    3.977
  g11969__6783/Y   -      C->Y    R     sg13g2_nand3b_1       8  0.311   0.272    4.249
  g25532__2883/Y   -      A->Y    F     sg13g2_nand4_1        1  0.214   0.158    4.407
  g25507__7410/Y   -      A1->Y   R     sg13g2_a22oi_1        1  0.128   0.104    4.511
  g25494__8246/Y   -      A->Y    F     sg13g2_nand2_1        1  0.069   0.110    4.621
  g25492__1705/Y   -      C1->Y   R     sg13g2_a221oi_1       1  0.094   0.193    4.814
  g25480__6417/Y   -      A->Y    F     sg13g2_nand4_1        3  0.211   0.298    5.112
  g25465__5122/X   -      A->X    F     sg13g2_xor2_1         1  0.325   0.181    5.292
  g25461__3680/Y   -      B->Y    F     sg13g2_xnor2_1        1  0.075   0.115    5.408
  g25459__5526/Y   -      B->Y    F     sg13g2_xnor2_1        1  0.064   0.120    5.527
  g25457__4319/Y   -      A->Y    F     sg13g2_xnor2_1        1  0.073   0.132    5.659
  g25456__6260/X   -      A1->X   F     sg13g2_mux2_1         2  0.079   0.166    5.826
  g25455__5107/Y   -      A_N->Y  F     sg13g2_nand2b_1       1  0.064   0.103    5.928
  g9378            -      g9378   F     -                     1  0.065   0.000    5.928
#-------------------------------------------------------------------------------------
```

1. Путь и условия

g42 → g9378

Порты блока. View: typ. Проверка late.

Input delay: 2 нс, output delay: 2 нс.

2. Расчёт временного запаса

Required = 10 − 2 = 8 нс

Arrival = 2 + 3,928 = 5,928 нс

Slack = 8 − 5,928 = +2,072 нс

MET: условие этого пути выполнено.

3. Как читать строки

Trans	длительность фронта
Delay	приращение задержки
Arrival	накопленное время прихода
Fanout	число потребителей

Edge R/F: нарастание/спад данных.
Clock (R): нарастающий фронт clock.

Сохранение базы и работа в режиме debug

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

1. Сохранение базы

Tcl-консоль Innovus

```
file mkdir ./db
write_db ./db/DB.$::env(ENV_DESIGN).${STAGE}.enc
```

Сохраняйте базу после placement, CTS и routing.
Сохраните все сопутствующие файлы базы.

2. Выбор базы

Makefile

```
export ENV_DB = $(INNOVUS_IMPL_RUN_DIR)/db/DB.$(ENV_DESIGN).Route.enc
```

Route — пример имени этапа. Путь, имя и регистр
должны совпадать с фактически сохранённой базой.

3. Запуск debug

Терминал Linux

```
module load cadence/DDI/23.10.000
make innovus.debug
```

Из каталога с Makefile. Учебный скрипт восстановит базу из ENV_DB.

4. Открытие GUI

Tcl-консоль Innovus

```
gui_show
```

Просматривайте реализацию, запускайте отчёты и ECO-команды.
Относительные пути debug отсчитываются от run/innovus_debug.

Перед ECO сохраните исходную базу. Результат правок записывайте отдельно.

Два представления одного блока

Условный пример: границы и внешние пины совпадают.


LEF: абстракт блока



PIN OBS по слоям

Размеры блока, пины и OBS по слоям.
Для размещения и подключения
на следующем уровне иерархии.

GDS: топология блока




Проводники Ячейки VIA

Геометрия слоёв и ссылки на ячейки.
Для сборки топологии
и физических проверок.

Выходные файлы: Liberty, SPEF, netlist и SDF


Liberty (.lib)



Временная модель блока
для выбранного analysis view.

Для STA на следующем уровне иерархии.


SPEF (.spef)



Сопротивления и ёмкости соединений
для выбранного RC corner.

Для расчёта задержек межсоединений.


Netlist (.v)



Экземпляры ячеек и соединения
между их пинами.

Для проверок и моделирования.

SDF (.sdf)



Рассчитанные задержки
и временные проверки для view.


Для моделирования с задержками.

X1, X2 и X4: одна функция, разная нагрузочная способность

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

Одна логика: Y = ¬A

X1 X2 X4



sg13g2_inv_1 sg13g2_inv_2 sg13g2_inv_4

LEF показывает границы и пины.
Транзисторная структура здесь не видна.

Что меняется при усилении

Выход: больший ток

Нагрузочную способность повышают, например, шириной транзисторов.

При большой нагрузке могут уменьшиться delay и длительность выходного фронта.

Вход: большая ёмкость

Предыдущему каскаду сложнее переключать этот вход. Обычно растёт и площадь ячейки.

X4 не означает «в 4 раза быстрее»

Результат зависит от выходной нагрузки, входного transition и условий анализа.


При замене оценивают весь путь: delay, transition, setup и hold.

ECO-команды: вставка, удаление и замена ячеек

Отдельные примеры. Имена объектов замените на объекты своей базы.

1. Вставить неинвертирующий буфер


```
eco_add_repeater -cells sg13g2_buf_4 \
    -pins U_LOAD/A
```



Буфер появляется перед выбранным пином U_LOAD/A.

2. Удалить добавленный буфер


```
eco_delete_repeater -insts ECO_BUF
```



Вместо ECO_BUF укажите фактическое имя из log.

3. Заменить вариант ячейки

```
eco_update_cell -insts U_BUF \
    -cells sg13g2_buf_4
```



U_BUF: замена BUF_2 на BUF_4 с сохранением функции.

-cells: библиотечная ячейка -pins: пин потребителя -insts: экземпляр в проекте

После правки: физические операции, обновление RC и проверки setup/hold.

Завершение ECO: размещение, трассировка и повторные проверки

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

1. Размещение и трассировка

```
place_detail -eco true
check_place
route_eco

add_fillers \
  -base_cells $::env(ENV_FILLER_CELLS) \
  -prefix FILLER

check_place
check_connectivity -type all \
  -out_file $eco_report_dir/connectivity.rpt
check_drc -check_only all \
  -out_file $eco_report_dir/drc.rpt
```

Проверьте размещение, связность и DRC.
При нарушениях исправьте причину и повторите.

2. RC и временной анализ

```
reset_parasitics
extract_rc

# Setup
time_design -post_route -report_only \
  -expanded_views -report_dir $eco_report_dir \
  -report_prefix setup

# Hold
time_design -post_route -report_only -hold \
  -expanded_views -report_dir $eco_report_dir \
  -report_prefix hold
```

Сравните setup/hold и выбранный путь после трассировки и обновления RC.

3. Сохраните отдельную базу варианта

```
write_db ./db/DB.${design_name}.ECO.${eco_tag}.enc
```

Сравнение timing до и после ECO

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

```
#############################################################
Path 1: MET (2.072 ns) Late Output Delay Assertion
              View: typ
             Group: clk
        Startpoint: (F) g42
             Clock: (R) clk
          Endpoint: (F) g9378
             Clock: (R) clk

                     Capture       Launch
       Clock Edge:+   10.000        0.000
      Src Latency:+    0.000        0.000
      Net Latency:+    0.000 (P)    0.000 (I)
          Arrival:=   10.000        0.000

     Output Delay:-    2.000
    Required Time:=    8.000
     Launch Clock:=    0.000
      Input Delay:+    2.000
        Data Path:+    3.928
            Slack:=    2.072

#-------------------------------------------------------------------------------
# Timing Point     Flags  Arc     Edge  Cell             Fanout  Trans   Delay  Arrival
#                                                               (ns)    (ns)     (ns)
#-------------------------------------------------------------------------------
  g42              -      g42     F     (arrival)             2  0.003   0.005    2.005
  g26215__9945/Y   -      A->Y    R     sg13g2_nor2_1         2  0.008   0.076    2.081
  g26192/Y         -      A->Y    F     sg13g2_inv_1          1  0.074   0.043    2.124
  g25978__5107/Y   -      A->Y    R     sg13g2_nor3_1        11  0.028   0.666    2.790
  drc_bufs26422/Y  -      A->Y    F     sg13g2_inv_1          3  0.858   0.250    3.040
  g25918__2398/Y   -      B->Y    R     sg13g2_nor4_1         6  0.200   0.523    3.563
  g25888/Y         -      A->Y    F     sg13g2_inv_1          9  0.567   0.414    3.977
  g11969__6783/Y   -      C->Y    R     sg13g2_nand3b_1       8  0.311   0.272    4.249
  g25532__2883/Y   -      A->Y    F     sg13g2_nand4_1        1  0.214   0.158    4.407
  g25507__7410/Y   -      A1->Y   R     sg13g2_a22oi_1        1  0.128   0.104    4.511
  g25494__8246/Y   -      A->Y    F     sg13g2_nand2_1        1  0.069   0.110    4.621
  g25492__1705/Y   -      C1->Y   R     sg13g2_a221oi_1       1  0.094   0.193    4.814
  g25480__6417/Y   -      A->Y    F     sg13g2_nand4_1        3  0.211   0.298    5.112
  g25465__5122/X   -      A->X    F     sg13g2_xor2_1         1  0.325   0.181    5.292
  g25461__3680/Y   -      B->Y    F     sg13g2_xnor2_1        1  0.075   0.115    5.408
  g25459__5526/Y   -      B->Y    F     sg13g2_xnor2_1        1  0.064   0.120    5.527
  g25457__4319/Y   -      A->Y    F     sg13g2_xnor2_1        1  0.073   0.132    5.659
  g25456__6260/X   -      A1->X   F     sg13g2_mux2_1         2  0.079   0.166    5.826
  g25455__5107/Y   -      A_N->Y  F     sg13g2_nand2b_1       1  0.064   0.103    5.928
  g9378            -      g9378   F     -                     1  0.065   0.000    5.928
#-------------------------------------------------------------------------------
```

```
#############################################################
Path 1: MET (2.007 ns) Late Output Delay Assertion
              View: typ
             Group: clk
        Startpoint: (F) g42
             Clock: (R) clk
          Endpoint: (F) g9378
             Clock: (R) clk


                     Capture       Launch
       Clock Edge:+   10.000        0.000
      Src Latency:+    0.000        0.000
      Net Latency:+    0.000 (P)    0.000 (I)
          Arrival:=   10.000        0.000

     Output Delay:-    2.000
    Required Time:=    8.000
     Launch Clock:=    0.000
      Input Delay:+    2.000
        Data Path:+    3.993
            Slack:=    2.007

#-------------------------------------------------------------------------------
# Timing Point     Flags  Arc     Edge  Cell             Fanout  Trans   Delay  Arrival
#                                                               (ns)    (ns)     (ns)
#-------------------------------------------------------------------------------
  g42              <<<    g42     F     (arrival)             2  0.003   0.005    2.005
  g26215__9945/Y   -      A->Y    R     sg13g2_nor2_1         2  0.008   0.076    2.081
  g26192/Y         -      A->Y    F     sg13g2_inv_1          1  0.074   0.043    2.124
  g25978__5107/Y   -      A->Y    R     sg13g2_nor3_1        11  0.028   0.666    2.790
  drc_bufs26422/Y  -      A->Y    F     sg13g2_inv_1          3  0.858   0.250    3.040
  g25918__2398/Y   -      B->Y    R     sg13g2_nor4_1         6  0.200   0.523    3.563
  g25888/Y         -      A->Y    F     sg13g2_inv_1          9  0.567   0.414    3.977
  g11969__6783/Y   -      C->Y    R     sg13g2_nand3b_1       8  0.311   0.272    4.249
  g25532__2883/Y   -      A->Y    F     sg13g2_nand4_1        1  0.214   0.158    4.407
  g25507__7410/Y   -      A1->Y   R     sg13g2_a22oi_1        1  0.128   0.104    4.511
  g25494__8246/Y   -      A->Y    F     sg13g2_nand2_1        1  0.069   0.110    4.621
  g25492__1705/Y   -      C1->Y   R     sg13g2_a221oi_1       1  0.094   0.193    4.814
  g25480__6417/Y   -      A->Y    F     sg13g2_nand4_1        3  0.211   0.298    5.112
  g25465__5122/X   -      A->X    R     sg13g2_xor2_1         1  0.325   0.169    5.281
  g25461__3680/Y   -      B->Y    R     sg13g2_xnor2_1        1  0.106   0.114    5.394
  eco1/X           -      A->X    R     sg13g2_buf_4          1  0.098   0.117    5.512
  g25459__5526/Y   -      B->Y    R     sg13g2_xnor2_1        1  0.026   0.093    5.604
  g25457__4319/Y   -      A->Y    F     sg13g2_xnor2_1        1  0.114   0.120    5.725
  g25456__6260/X   -      A1->X   F     sg13g2_mux2_1         2  0.079   0.166    5.891
  g25455__5107/Y   -      A_N->Y  F     sg13g2_nand2b_1       1  0.064   0.103    5.993
  g9378            <<<    g9378   F     -                     1  0.065   0.000    5.993
#-------------------------------------------------------------------------------
```

Задание

Советую ознакомиться с методическим материалом, написанным в Readme для данной лабораторной работы



МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

Что представить к защите

- **Свой проект** после placement, CTS и routing: сохранённые базы каждого этапа.
- **Makefile и управляющий Tcl-скрипт**, позволяющие повторить запуск.
- **Результат check_timing** и объяснение оставленных предупреждений.
- **Отчёты этапов**, итоговые сводки setup/hold и подробные примеры путей.
- **Результаты проверок** размещения, связности и геометрии, перечень найденных нарушений.
- **Файлы** LEF, GDS, Liberty, SPEF, Verilog netlist и SDF.
- **Краткое объяснение** полученного результата и назначения сохранённых файлов.

Этапы маршрута и итоговые файлы

1. Что происходит на этапе **placement**?
2. Для чего выполняется **CTS** и что появляется в схеме после этого этапа?
3. Что происходит на этапе **routing**?
4. Что проверяют **setup и hold** и что означает положительный или отрицательный **slack**?
5. Для чего сохраняются **полная база Innovus и отчёты**? Как открыть сохранённый результат?
6. Какую информацию содержат итоговые файлы **LEF, GDS, Liberty (.lib), SPEF, Verilog netlist (.v) и SDF**? Для каких задач используется каждый формат?

Анализ временных отчётов

7. **Как прочитать отчёт report_timing?**
   Покажите на своём примере начало и конец пути, analysis view, последовательность ячеек, arrival time, required time и slack.
   Как определить, выполнено ли проверяемое временное условие?

8. **Как прочитать сводку, сформированную time_design?**
   Где указаны результаты setup или hold? Что означают **WNS, TNS** и **число нарушающих endpoints**? Чем эта сводка отличается от подробного отчёта одного пути?

Достаточно объяснить понятия своими словами и показать результаты своего проекта. Подробный разбор алгоритмов, внутреннего устройства ячеек и ручной расчёт задержек для базового задания не требуются.

Подготовка эксперимента

Выполните **задание на «4»** и дополнительно проведите **ECO-эксперименты** в интерактивном режиме Innovus.

Цель: изменить реализованную схему, проследить влияние изменений на временные характеристики и объяснить результат.

1. **Откройте исходную базу в режиме debug**

   Откройте базу после routing по инструкции debug в основном README. Сохраните **исходную базу отдельно** для повторения эксперимента.

2. **Выберите исследуемый путь**

   Через **report_timing** выберите путь данных с временными ограничениями. Сохраните отчёт: **startpoint, endpoint, analysis view**, задержка и slack. Найдите ячейки и соединения пути в GUI. Для сравнений используйте те же startpoint, endpoint и условия анализа.

Пояснения и команды: README.extra.md, раздел lab4-timing-eco

Вставка и удаление буфера

3. **Вставьте неинвертирующий буфер**

   Добавьте буфер командой **eco_add_repeater** перед выбранным потребителем или группой потребителей.

   Проверьте расположение новой ячейки и изменение подключения сети.

   Выполните **пункт 6** и обновите RC. Сравните отчёт пути с исходным: найдите буфер, изменения **задержек, transition и slack**.

4. **Удалите ранее добавленный буфер**

   Удалите буфер командой **eco_delete_repeater**. Проверьте восстановление соединения исходного драйвера с потребителями.

   Выполните **пункт 6**, повторите анализ и объясните изменения.

После повторного размещения и трассировки геометрия соединений может измениться. Удаление буфера **не гарантирует** точного восстановления прежнего slack.

Замена ячейки

5. **Замените ячейку на другой вариант**

   Используйте **eco_update_cell** для буфера или другого комбинационного элемента. **Сохраните логическую функцию**, измените нагрузочную способность, например **X1 на X2 или X4**.

После операций из пункта 6 и обновления анализа сравните:

- Задержки и transition заменённой ячейки.
- Задержки и transition предыдущего каскада.
- Итоговые задержку и slack всего пути.

Объясните, почему изменение одной ячейки повлияло на другие участки пути.

Завершение ECO и сохранение результатов

6. После каждой операции из пунктов 3–5

- Разместите и легализуйте затронутые ячейки.
- Выполните ECO-трассировку.
- Восстановите fillers.
- Обновите паразитные параметры и временной анализ.
- Проверьте setup, hold и результаты физических проверок.

7. Сохраните результаты и базы данных

- Исходная база и отдельные базы после вставки, удаления и замены.
- Tcl-команды экспериментов.
- Исходные и итоговые отчёты пути, сводки setup/hold.
- Описание изменений задержек, transition и slack.

Укажите, из какой базы выполнена каждая операция.

Выводы делайте после физических операций и обновления RC.
Сравнивайте при одинаковых временных ограничениях и analysis views.

Используйте разные имена файлов и каталогов для каждого результата.

Ячейки, ECO и условия анализа

Базовые вопросы из основного README также входят в защиту.

1. Чем отличаются варианты ячейки **X1, X2 и X4** при одинаковой логической функции?
2. Какие изменения выполняют команды **eco_add_repeater**, **eco_delete_repeater** и **eco_update_cell**?
3. Что представляют собой **RC-параметры межсоединений** и что задаёт **RC corner**?
4. Для чего используется **MMMC** и из каких основных объектов состоит его конфигурация?
5. Что такое **временной путь**? Где он может начинаться и заканчиваться?

Физическая реализация и проверки

6. Что такое **буфер** и для чего его используют при физической реализации схемы?
7. Что такое **congestion** и как перегруженность ресурсов трассировки влияет на реализацию схемы?
8. Из каких основных составляющих складывается **потребляемая мощность цифровой схемы**?
9. Для чего выполняют команду **check_timing** и какие проблемы она помогает обнаружить?
10. Что такое **filler cells и decap cells**, чем они отличаются и для чего используются?