Передовые инженерные школы

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

Передовая инженерная школа «Средства проектирования и производства электронной компонентной базы»

Магистерская программа «Вычислительные системы и ЭКБ»
Дисциплина:
«Маршрут проектирования цифровых интегральных схем»

Лабораторная работа 03 – **Планирование топологии цифрового блока**

Кузьмин Павел Андреевич

2025 год

Цель лабораторной работы

Освоить планирование топологии цифрового блока и создание сети питания в Cadence Innovus

01 **Геометрия floorplan**

Определить размеры die и core, сформировать ряды размещения.

02 **Сигнальные выводы**

Разместить пины с учётом сторон блока и металлических слоёв.

03 **Сеть питания**

Создать кольца и шины VDD/VSS, обеспечить соединения через vias.

04 **Проверка и автоматизация**

Проверить и сохранить floorplan. Воспроизвести его Tcl-скриптами.

Введение в Floorplaning

Что будем делать на этапе floorplan

Вход: netlist после синтеза и LEC

01 Импорт проекта

Исходные данные
Makefile и запуск Innovus

02 Геометрия блока

Die, core, rows и site
Площадь и плотность

03 Инструменты GUI

Слои, координаты
Проводники и vias

04 Сеть питания

Кольца VDD/VSS
Шины вдоль rows

05 Пины и ограничения

Сигнальные выводы
Cut row и blockages

06 Tcl и сохранение

Tcl и innovus.cmd
Проверка результата

Исходные данные

Из лабораторной №2

Netlist после успешного LEC

blockA.v или blockB.v

Содержит экземпляры ячеек и логические соединения.

Из предоставленного окружения


Файл / конфигурация	Что задаёт
Technology LEF	Слои, vias и технологические правила
Cell LEF	Размеры ячеек, пины и препятствия
.lib	Функции и временные характеристики
SDC	Временные ограничения блока
MMMC	Режимы и условия анализа
RC-данные	Параметры для оценки паразитных R и C

Представления стандартной ячейки

Одна и та же ячейка INV: логические соединения, характеристики и физическая геометрия

NETLIST

INV U1 (.A(n1), .Y(n2));



Какой экземпляр используется и с какими сетями он соединён

.LIB

$Y = \neg A$

Входная ёмкость A

Задержка A → Y

Выходной transition Y

Параметры мощности


Функция и характеристики для анализа и оптимизации

CELL LEF



Размеры, слои, геометрия пинов и ограничения трассировки

ТОПОЛОГИЯ



Транзисторы и межсоединения

Имена и геометрия условные. Cell LEF показывает абстрактное физическое представление, а не полную топологию транзисторов.

Настройка и запуск Innovus

Настройте свой блок в Makefile. Команды make запускайте из каталога с этим файлом.

Настройки проекта

```
ENV_DESIGN     = counter
ENV_DESIGN_DIR = $(PWD)/data/$(ENV_DESIGN)
ENV_MMMC       = $(ENV_DESIGN_DIR)/mmmc.view
TECH_SIZE      = 130
ENV_NETLIST    = \
  $(GENUS_OUTPUT_DIR)/syn_opt/$(ENV_DESIGN).v
```

Блок и условия анализа

ENV_DESIGN: counter в примере,
для задания blockA или blockB.
ENV_MMMC: конфигурация анализа.

Физические данные

ENV_LEF_FILES: tech LEF и cell LEF.
ENV_POWER_NETS = VDD
ENV_GROUND_NETS = VSS
ENV_FLOORPLAN_FILE
 = ссылка на сохраненный .fp

```
make innovus
```

Запуск GUI в режиме Stylus.
Импорт выполняется отдельно в консоли.

```
make innovus.fp
```

Выполнение flow_scripts/flow.innovus.fp.tcl
без GUI, с записью вывода в log.

В консоли Innovus: загрузка исходных данных и инициализация проекта

```
# Технологический узел
if {[info exists ::env(TECH_SIZE)] && $::env(TECH_SIZE) ne ""} {
    set_db design_process_node $::env(TECH_SIZE)
}

# Параметры инициализации
set_db init_netlist_files $::env(ENV_NETLIST)
set_db init_lef_files     $::env(ENV_LEF_FILES)
set_db init_power_nets    $::env(ENV_POWER_NETS)
set_db init_ground_nets   $::env(ENV_GROUND_NETS)
set_db init_mmmc_files    $::env(ENV_MMMC)

# Чтение данных
read_mmmc $::env(ENV_MMMC)
read_physical -lef $::env(ENV_LEF_FILES)
read_netlist $::env(ENV_NETLIST) -top $::env(ENV_DESIGN)
init_design
```

01 Настройки

Технологический узел, входные файлы и сети VDD/VSS.

02 Условия анализа

read_mmmc: библиотеки, режимы и ограничения.

03 Физика и схема

read_physical загружает LEF, read_netlist выбирает top-модуль.

04 Инициализация

init_design подготавливает проект к дальнейшей работе.

После импорта: проверить top, библиотеки и сообщения ERROR / WARNING

Создание Floorplan


Последовательность подготовки топологии блока

Начальное состояние: проект импортирован в Innovus



Die, core, rows и site

Core содержит ряды для размещения стандартных ячеек; отступы задаются с четырёх сторон.



Site задаёт шаг размещения по X.
Показанная ячейка занимает 3 sites.
Высота этой ячейки равна высоте ряда.


Условная геометрия. Размеры, site и допустимые ориентации рядов определяются физической библиотекой.

Площадь и плотность

Одинаковый набор ячеек: увеличение core снижает долю занятой площади.

$$U = \frac{A_{\text{cells}}}{A_{\text{core}}} \qquad A_{\text{core}} = \frac{A_{\text{cells}}}{U}$$

Вариант A



Acore = 100 мкм²


U = 40 / 100 = 40%

В обоих вариантах

20 одинаковых ячеек

Acells = 40 мкм²

Вариант B




Acore = 177,8 мкм²


U ≈ 40 / 177,8 = 22,5%

Пример без макросов и blockages. Размеры показаны в одном масштабе; расположение ячеек условное.


Геометрия через Cell Utilization




Явное задание размеров



Просмотр и выбор объектов



Клавиша	Действие
a	Выбор объектов
Shift + R	Перемещение объектов
f	Общий вид floorplan
k	Линейка для измерений
Shift + K	Удаление всех линеек



Условный разрез: металлические слои расположены над кремнием



01 Металл

M1–M7: проводники сигналов и питания на разных уровнях.

02 Диэлектрик

Изолирует соседние слои и проводники друг от друга.


03 Via

Соединяет металлические слои в выбранной точке.

Проводники на разных слоях соединяются через vias. Схема без масштаба.

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

Положение объектов задаём координатами, расстояния проверяем линейкой




01 Координаты точки

Правая кнопка мыши:
Get Coordinate.
Для области: Get Box Coordinate.


02 Положение указателя

В правом нижнем углу: X, Y.
Значения обновляются при перемещении мыши.



k: создать линейку **Shift + K: удалить все линейки**

Ручное создание проводников питания на вкладке Special



01 Сеть и тип

Nets: VDD или VSS.
Shape: STRIPE.

02 Слои и ширина

Layer H/V: слои участков.
Width H/V: ширина в мкм.

03 Создание vias

Create Via on Pin: на пинах.
Crossover Vias: на пересечениях.


04 Проверка результата

DRC Check: контроль правил.
Проверьте vias и связность.


H: горизонталь, V: вертикаль. Слои выбираем по направлениям технологии.

VIA соединяет проводники одной сети на разных слоях металла

Без vias




С vias



Пересечение на экране ещё не означает электрического соединения.


Power → Power Planning → Edit Power Via…



1. Operation: Add
2. Укажите сеть и область
3. Нажмите Apply
4. Проверьте vias и связность

Соединяйте только участки одной сети: VDD с VDD, VSS с VSS.

Создание кольца питания



01 Сети и граница

Net(s): VDD VSS
Core ring(s) contouring
Around core boundary

02 Слои сторон кольца


Top / Bottom: горизонтальные
Left / Right: вертикальные
Два слоя, соединение через vias

03 Размеры в мкм

Width: ширина проводника
Spacing: промежуток VDD/VSS
Offset: отступ от границы core

Preview: проверьте положение кольца, затем нажмите Apply или OK.

Route → Special Route…



01 Подготовка

Проверьте привязку PG-выводов к сетям VDD и VSS.
Кольца питания уже созданы.

02 Настройки SRoute

Net(s): VDD VSS
Follow Pins: шины вдоль rows
Top / Bottom Layer: диапазон слоёв


03 Результат


Нажмите Apply или OK.
Проверьте шины, vias и соединение с кольцом соответствующей сети.

Остальные типы объектов включайте по составу проекта.

Вырезание и восстановление rows

Floorplan → Row → Cut Core Row…





Вырезание области


Выберите site и Specified Area.
LLX / LLY: нижний левый угол.
URX / URY: верхний правый угол.


Восстановление rows

```
init_core_rows
```

Размеры core и проводники сохраняются.

Edit → Pin Editor…





Настройка пинов


Выберите порты, Side/Edge и Layer.
Assign location: задайте положение.
Spread: распределите по участку.

Проверка после Apply

Все сигнальные порты имеют пины.
Проверьте Snap To и порядок шин:
Group Bus / Reverse Order.


Placement blockage и routing blockage

Hard placement blockage



Запрещает размещение стандартных ячеек.
Трассировка через область разрешена.
Проверьте тип Hard и границы.

Routing blockage



Ограничивает трассировку на заданных слоях.
Размещение ячеек разрешено.
Проверьте слои и границы.

Оба объекта сохраняют rows. Для удаления участков rows используют Cut Core Row.

Действия через GUI можно повторить Tcl-командами

```
@innovus 60> The ring targets are set to core/block ring wires.
add_rings command will consider rows while creating rings.
add_rings command will disallow rings to go over rows.
add_rings command will ignore shorts while creating rings.
add_rings -nets {VDD VSS} -type core_rings -follow core -layer {top Metal1 bottom Metal1 left Metal2
 right Metal2} -width {top 5 bottom 5 left 5 right 5} -spacing {top 1.8 bottom 1.8 left 1.8 right 1.
8} -offset {top 5 bottom 5 left 5 right 5} -center 0 -threshold 0 -jog_distance 0 -snap_wire_center_
to_grid none
#% Begin add_rings (date=10/17 22:37:06, mem=865.5M)

Loading cell geometries (cpu: 0:00:00.0, real: 0:00:00.0, peak mem: 1218.9M)
Ring generation is complete.
vias are now being generated.
add_rings created 8 wires.
ViaGen created 8 vias, deleted 0 via to avoid violation.
+--------+---------------+---------------+
|  Layer |     Created   |     Deleted   |
+--------+---------------+---------------+
| Metal1 |        4      |       NA      |
|  Via1  |        8      |        0      |
| Metal2 |        4      |       NA      |
+--------+---------------+---------------+
#% End add_rings (date=10/17 22:37:06, total cpu=0:00:00.0, real=0:00:00.0, peak res=866.4M, current
 mem=866.4M)
@innovus 61>
```

Запуск готового скрипта в консоли Innovus

```
source floorplan_4.tcl
```

01 Получение команды

Выполните действие через GUI.
Найдите команду в консоли.


02 Подготовка скрипта

Перенесите команду в файл .tcl.
Проверьте параметры и порядок.
Уберите сообщения и повторы.

03 История сессии

Команды сохраняются
в innovus.cmd.
Используйте его как источник.

Сохранение и загрузка floorplan




Задание

Советую ознакомиться с методическим материалом, написанным в Readme для данной лабораторной работы



Задание на 4 балла



Параметр	Требование
Utilization / форма	50% / квадрат
Die	Не менее 200 × 200 мкм
Отступ core от die	20 мкм с каждой стороны
Пины	Самостоятельное расположение
Скрипт	Не требуется


Напоминание: Синий и красный цвет для VDD VSS не означает, что они находятся на одном слою металлизации

На 4: сеть питания и ограничения

Параметр	Значение
Внешнее / внутреннее кольцо	VSS / VDD
Ширина w / промежуток s	4 мкм / 2 мкм
Отступ внешнего края от die	4 мкм
Слои кольца	Два верхних разрешённых, H и V
Шины рядов	SRoute, подключение к кольцам
Периферийный hard blockage	Рамка 14 мкм, rows сохраняются

Сохранение: blockA_floorplan_4.fp или blockB_floorplan_4.fp

Задание на 5 баллов



Явные размеры по расчёту

Заданное положение пинов

Центральная пара VDD/VSS

Cut row и два внутренних blockage

Два воспроизводимых Tcl-скрипта

Порядок колец: VSS снаружи, VDD внутри

На 5: расположение пинов

Группа	Расположение
Входные данные	Слева, центральные 30% стороны
clk	По центру сверху
Reset и управляющие входы	Снизу
Выходы	Справа, равномерно от 10% до 90% высоты
Металлический слой	Третий слой металла

Проверка порядка шин, размеров пинов и доступа для трассировки

L = min(Wdie, Hdie)

Параметр	Расчёт
w: ширина проводников	min(0.02 × L, 20 мкм)
s: расстояние между ними	min(0.01 × L, 20 мкм)
o: отступ от die	min(0.02 × L, 20 мкм)

Центральная пара: слева VDD, справа VSS. Ширина w, промежуток s

Пара симметрична оси die и соединяет верх и низ соответствующих колец

На 5: вырезание периферийных rows

$$t = o + 2w + s + a$$

a = 2 мкм от внутреннего края VDD до оставшихся rows

Область	LLX	LLY	URX	URY
Слева	x0	y0	x0 + t	y1
Справа	x1 − t	y0	x1	y1
Снизу	x0 + t	y0	x1 − t	y0 + t
Сверху	x0 + t	y1 − t	x1 − t	y1

Удалить периферийный blockage. Отступ core d < t. Округление увеличивает зазор

На 5: координаты внутренних blockages

Объект / точка	X	Y
Hard / A, нижний левый	x0 + 0.20W	y0 + 0.57H
Hard / B, верхний правый	x0 + 0.36W	y0 + 0.74H
Routing / C, нижний левый	x0 + 0.65W	y0 + 0.27H
Routing / D, верхний правый	x0 + 0.81W	y0 + 0.44H

O = (x0, y0): нижний левый угол die; W и H: его размеры

Routing blockage: один выбранный разрешённый слой

Области внутри rows, без пересечений с кольцами и центральной парой

Воспроизводимость результата

МИЭТ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ

Скрипт	**Результат**
floorplan_4.tcl floorplan_5.tcl	Вариант на 5 баллов

Заново загрузить результат и выполнить второй скрипт

Проверить отсутствие дубликатов и ручных исправлений