64-pt FFT 결과보고서


<SDK 출력 결과>

```
COM5 - Tera Term VT
메뉴(F) 수정(E) 설정(S) 제어(O) 창(W) 도움말(H)
<64-point Fourier Transform>
<Number of Iterations : 64>
Measured Accuracy (vs Floating Point): NSR(dB) = -57.459
Measured Accuracy (vs RTL): NSR(dB)
 ----Benchmarking Start----
Case 0: FFT Reference
                                   Average,
339939,
            Max,
                         Min,
                                                Fltr Avg,
                                                           Fltr_Avg(us)
10, 340108, 339
Case 1: FFT Optimization
                                                  339931,
                      339836,
                                                               1019.793
            Max,
                                                Fltr Avg, Fltr_Avg(us)
Nr,
                                   Average,
         184336,
10,
                      184250,
                                    184265,
                                                  184258,
                                                                552.774
 ---Benchmarking Complete----
HW FFT is x1.85 faster than Reference
```

▶ ILA 파형 - 처음 Input data가 FFT module에 들어가는 부분




▶ ILA 파형 - FFT module의 마지막 출력 부분




<Behavioral Simulation>


▶ IDLE, Stage1, Stage2



► Stage3, Stage4, Stage5




▶ Stage6, Stage1



4095 : signal : 00c3fddff6f7d Temp : 000000003b268

noise: 000000000000-dec: 0, signal: 00c3fddff6f7d-dec: 13468446977917

<Synthesis Timing simulation>




signal : 00c3fddfbbd15

4095 : signal : 00c3fddff6f7d Temp : 000000003b268

noise: 0000000000000-dec: 0, signal: 00c3fddff6f7d-dec: 13468446977917

< Post - Implementation Simulation Timing >




4095 : signal : 00c3fddff6f7d Temp : 000000003b268

noise: 000000000000-dec: 0, signal: 00c3fddff6f7d-dec: 13468446977917


NSR : -inf

👝 run: Time (s): cpu = 00:00:04 ; elapsed = 00:00:05 . Memory (MB): peak = 2386.477 ; gain = 0.000

< Timing Summary - clock period : 20ns >



· Positive Slack



· Critical path delay: 9.932ns

<Verilog Code>

▶ 레지스터 변수 및 파라미터 선언

· cnt_addr, cnt_cr 추가적으로 선언

cnt, cnt_cr

```
always@(posedge clk) begin

if(!nrst) begin

cnt <= 0;
cnt_cr <= 0;
end

else begin

if(in_vld == 1'b0 && out_rdy == 1'b0) begin

cnt <= 0;
cnt_cr <= 0;
end

else if(cnt == 7'd66) begin

cnt <= 0;
cnt_cr <= 0;
end

else if(cstate == IDLE) begin

cnt <= 0;
cnt_cr <= 0;
end

else if(cstate == IDLE) begin

cnt <= 0;
cnt_cr <= 0;
end

else begin

cnt <= cnt + 5'd1;
cnt_cr <= cnt;
end

end

end
```

cnt: 0~66 카운터

- in_vld와 out_rdy가 모두 0일때 카운터 초기화
- cstate == IDLE 일때 카운터 초기화

cnt_cr: addr_CROM을 위한 카운터

- cnt의 1 clock delay된 카운터

▶ cnt_addr

cnt_addr: Stage 2, 4, 6의 addr_AMEM와 Stage1, 3, 5의 addr_BMEM를 위한 0~63 카운터

- IDLE && in_rdy ==1 & in_vld==1 : 일반적인 카운터로 작동
- 나머지 state에서는 cnt의 2 clock period delay된 카운터로 동작

▶ cnt_in 선언

cnt_in: input값을 입력하기 위한 카운터

- hand shake 성립 안될 시 종료
- IDLE: hand shake 성립 시, 0~15 카운터로 작동
- Stage4 : cnt=3일 때 0부터 시작이므로, cnt=0일 때 -2부터 시작하므로써 cnt_in 카운터 작동

▶ cnt_out 선언

```
/* cnt_out */
always@(posedge clk) begin
    if(!nrst) begin
        cnt_out <= 0;
    else begin
        if(in_vld == 1'b0 && out_rdy == 1'b0) begin
            cnt_out <= 0;
        else if(cnt_out == 7'd64) begin
            cnt_out <= 0;
       end
        else if(cstate_out == RUN) begin
            cnt_out <= cnt_out + 5'd1;
        end
        else begin
            cnt_out <= 0;
        end
```

cnt_out : output값을 출력하기 위한 카운터

- hand shake 성립 안될 시 종료
- cstate_out == RUN 일때, 카운터 동작

▶ F/F 선언

```
always @(posedge clk)
begin

if(!nrst) begin
cstate <= IDLE;
cstate_in <= IDLE[0];
cstate_out <= IDLE;
end
else if (in_vld == 1'b0 && out_rdy == 1'b0) begin // hand shake 설립 완물 시, 모든 state = IDLE, FFT 書品
cstate <= IDLE;
cstate_in <= IDLE[0];
cstate_out <= IDLE;
end
else begin
cstate <= nstate;
cstate_in <= nstate_in;
cstate_out <= nstate_out;
end
end
end
end
end
```

F/F: state를 바꿔주기 위한 Flip Flop

- hand shake 성립 안될 시, 모든 state를 IDLE 처리해 FFT module를 종료한다.

▶ Next State를 위한 Combination Logic 선언 - cstate

```
/* cstate, cstate_in, cstate_out */
always @(*) begin
  case(cstate)
              IDLE : begin
                   if(in_vld == 1'b1 && cnt_in == 7'd63) begin
              end
              Stage1 : begin
                  if(cnt == 7'd66) begin
                       nstate <= Stage2;</pre>
                   else begin
              end
              Stage2 : begin
                   if(cnt == 7'd66) begin
                      nstate <= Stage3;
                   else begin
                       nstate <= Stage2;</pre>
              end
              Stage3 : begin
                   if(cnt == 7'd66) begin
                       nstate <= Stage4;
                       nstate <= Stage3;
              Stage4 : begin
                       nstate <= Stage5;
                      nstate <= Stage4;
              end
              Stage5 : begin
                       nstate <= Stage6;</pre>
              end
              Stageó : begin
                   if(cnt == 7'd66) begin
  nstate <= Stage1;</pre>
                       nstate <= Stage6;</pre>
              default : nstate <= IDLE;</pre>
```

- · default를 설정하므로써, 불필요한 Latch 제거
- · IDLE일때는 맨 처음 입력값이 들어오는 단계 이므로, 63가 될 때 state 변경
- · 나머지 state에서는 cnt가 66이 될 때마다 state 바뀌도록 설정

▶ Next State를 위한 Combination Logic 선언 - cstate_in

- ·cnt_in 카운터만 사용하여 구성해 복잡도를 줄임
- · IDLE: cnt in이 -1일 때 RUN으로 변화
- · RUN: cnt_in이 63일 때, 다시 IDLE로 변화

▶ Next State를 위한 Combination Logic 선언 - cstate_out

- · IDLE : 현재 state가 Stage6이고, cnt가 66가 됐을 때, RUN으로 변화
- **RUN** : 64개의 출력을 위한, 카운트가 끝난 후, 다시 IDLE로 변화

▶ en_REG_A, en_REG_B, en_REG_C

- ·en_REG_A를 cnt의 LSB로 설정
- · non-blocking 할당문을 통해 delay를 걸어주었다.

▶ addr_CROM 할당

```
324
325 \( \times \text{assign addr_CROM} = (\cnt > 0 && \cnt < \ddots \delta) ? (\cstate == Stage1 ? 0 : (\cstate == Stage2 ? \cnt_\cr[1] * 1\delta :
326 \( (\cstate == Stage3 ? 8*\cnt_\cr[1] + 1\delta*\cnt_\cr[2] : (\cstate == Stage4 ? 4*\cnt_\cr[1] + 8*\cnt_\cr[2] + 1\delta*\cnt_\cr[3] :
327 \( (\cstate == Stage5 ? 2*\cnt_\cr[1] + 4*\cnt_\cr[2] + 8*\cnt_\cr[4] :
328 \( (\cstate == Stage6 ? 1*\cnt_\cr[1] + 2*\cnt_\cr[2] + 4*\cnt_\cr[3] + 8*\cnt_\cr[4] + 1\delta*\cnt_\cr[5] : 0))))) : 0;
329
```

- · 삼항 연산자를 통해 여러 조건에 따라 addr_CROM 할당
- · 기본 전제 : 0 < cnt < 65 일때 만 참
- · Stage 1 : 전부 0
- · Stage 2 : cnt_cr[1]를 활용해 주소 나타내었다
- · Stage 3 : cnt_cr[1]과 cnt_cr[2] 활용
- · Stage 4 : cnt_cr[1], cnt_cr[2], cnt_cr[3] 활용
- · Stage 5 : cnt_cr[1], cnt_cr[2], cnt_cr[3], cnt_cr[4] 활용
- · Stage 6 : cnt_cr[1], cnt_cr[2], cnt_cr[3], cnt_cr[4], cnt_cr[5] 활용

▶ out_vld, in_rdy 할당

```
331 assign out_vld = cstate_out && cnt_out; // cnt_out >= 1 早日 春
332 assign in_rdy = cstate_in; // cstate_in == RUN 일때 in_rdy = 1
```

- · out_vld : cstate_out = RUN이고 cnt_out가 1 이상일 때부터 참
- · in_rdy : cstate_in = RUN일 때 참

▶ we_AMEM, we_BMEM, we_OMEM 할당

```
assign we_AMEM = (cstate == Stage1 || cstate == Stage3 || cstate == Stage5) ? 1 : (cstate == IDLE ? 0 : (cnt < 3 ? 1 : 0));
assign we_BMEM = (cstate == Stage2 || cstate == Stage4 || cstate == Stage6) ? 1 : (cstate == IDLE ? 1 : (cnt < 3 ? 1 : 0));
assign we_OMEM = (cstate == Stage6 && cnt >= 3) ? 0 : 1;
```

· 제공된 Timing diagram을 참고해 삼항 연산자를 통해 신호 할당

▶ sel input, sel res, sel mem 할당

```
assign sel_input = in_rdy;
assign sel_res = en_REG_C;
assign sel_mem = (cstate == Stage2 || cstate == Stage4 || cstate == Stage6) ? 1 : 0;
```

· 제공된 Timing diagram을 참고해 신호를 알맞게 할당하였다.

▶ addr_AMEM, addr_BMEM, addr_OMEM 할당

- · **addr_AMEM** : Stage1, Stage3, Stage5일때는 cnt을 활용해 규칙성을 찾아 신호 설정, Stage2, Stage4, Stage6일때는 cnt_addr를 활용해 신호 설정하였다.
- · **addr_BMEM** : addr_BMEM과 마찬가지로, Stage1, Stage3, Stage5에서는 cnt을 활용, Stage2, Stage4, Stage6에서는 cnt_addr를 활용해 신호를 설정하였다.
- · addr_OMEM : cnt_addr과 cnt_out를 활용해 신호를 설정하였다.