



nmos 단면도




- 아직 채널이 형성되지 않은 상태
- source와 drain은 n형인데, 가운데 substrate는 p형이기 때문에, source에서 전자가 바로 drain으로 못 감, 중간 p형 영역이 막고 있음
- depletion region(공핍영역) : 전자와 정공이 서로 만나서 사라지고, 비어있는 장벽




- 게이트 전압이 일정 전압보다 커졌다 → gate가 전기장으로 p형 표면 쪽 전자들을 끌어모음 → 얇은 전자층 생성 => channel
- 원래 p형 표면이었는데, 표면만 전자가 많아져서 n형처럼 행동하는 얇은 길이 생김
- gate에 +전압을 줌 → p형 표면의 정공은 밀려남 → 전자는 끌려옴 → 전자가 충분히 모이면 얇은 n형 통로 형성 (채널)
- 채널이 source 쪽은 두껍고, drain 쪽은 얇아지는 이유
- 보통 source를 기준전압으로 잡기 때문에 0으로 둠 (V_d 값이 더 큼)
- source는 전압이 0이므로, $V_{channel} \approx 0$. 따라서 게이트가 채널을 끌어당기는 유효 전압이 크다 ($V_g - V_{channel}$)
- drain 쪽으로 갈수록 채널 전압이 올라가서, gate가 채널을 끌어당기는 유효 전압이 작아지고, 반전층 전하가 줄어 채널이 점점 얇아짐

1. 보완형 TFT inverter

(a)




(b)



- 일반적인 CMOS inverter와 같은 구성 → p형 TFT + n형 TFT
- P-channel : V_{DD} 와 연결, 전원을 끌어오는 역할
- N-channel : GND(접지)와 연결, 출력을 아래로 끌어내리는 역할
- 두 TFT의 게이트가 같이 묶여서 V_{IN} 으로 들어가고, 만나는 점이 V_{OUT}
- NFET : gate가 source보다 충분히 높아지면 gate 아래에 전자 채널이 생김
- PFET : gate가 source보다 충분히 낮아지면 gate 아래에 정공 채널이 생김
- 같은 입력을 둘 gate에 같이 넣으면,
 - 입력 낮음 → PFET 켜짐
 - 입력 높음 → NFET 켜짐

2. 단극성 TFT inverter

(a)



- n-type only TFT inverter
- load TFT : 게이트와 소스가 V_{DD} 와 연결, 출력을 위로 끌어오는 역할
 - p형을 대신한 구조, 항상 어느정도 켜져 있음(이상적인 CMOS 구조가 아니기 때문에 V_{DD} 값이 완벽하게 0이 아니고 전류가 미세하게 흐름), 스위칭하는 대신 항상 어느정도 pull-up 역할
- driver TFT : GND(접지)와 연결, 출력을 아래로 끌어내리는 역할
- 입력이 주로 driver TFT gate로 들어가고, load TFT는 gate와 drain이 연결되어 출력 노드와 묶임
- 입력이 낮을 때는 아래 Drive-TFT가 잘 안 켜져서 출력이 높아짐
- 입력이 높을 때는 아래 Drive-TFT가 켜져서 출력을 아래로 끌어내림