




코드 해석(TFT를 만들고 → 전압 걸어서 → 전류 특성(Id-Vg) 분석)

(c) Silvaco Inc., 2024

Silvaco 회사의 2024년 예제 코드

Passivated Device

패시베이션(보호막)이 있는 소자

Required Modules

필요한 시뮬레이터 모듈 목록

Victory Process:

공정 시뮬레이션 모듈

-Core Simulator

Victory Mesh:

메쉬 생성 모듈

-2D Meshing

Victory Device:

소자 시뮬레이션 모듈

-2D Simulator

-2D TFT

VARIABLES

SET name="TFT_ex01"

시뮬레이션 이름을 TFT_ex01로 설정

PROCESS SIMULATION

GO victoryprocess simflags="-P 4" # Victory Process 실행 (CPU 4개 사용)

```

INIT material=oxide from=0 to=3 depth=0.2 gasheight=5 \
  resolution="0.2,0.1" meshdepth=3 flow.dim=2d
# 산화물(유리) 기판 생성
# x 방향 0~3, 두께 0.2
# 위쪽 가스 영역 높이 5
# 메쉬 해상도 설정
# 2D 공정 시뮬레이션

## Mesh definition
LINE x location=0 spacing=0.2      # x=0 위치 메쉬 간격 0.2
LINE x location=1 spacing=0.1      # x=1에서 더 촘촘하게
LINE x location=3 spacing=0.25     # x=3에서 간격 넓힘

LINE z location=0.2 spacing=0.1    # z=0.2 위치
LINE z location=0 spacing=0.1      # z=0
LINE z location=-0.3 spacing=0.01  # 활성층 근처 매우 촘촘
LINE z location=-0.5 spac=0.01     # 아래쪽도 촘촘
LINE z location=-0.8 spac=0.01
LINE z location=-0.95 spac=0.01
LINE z location=-1 spac=0.01
LINE z location=-1.2 spac=0.05
LINE z location=-1.4 spac=0.05

## DEPOSIT thin metal as gate
DEPOSIT material=aluminum thickness=0.3 conformal
# 알루미늄 0.3 두께로 증착 → 게이트 형성

## Gate insulator
DEPOSIT material=oxide thickness=0.2 conformal
# 산화막 (절연층)

DEPOSIT material=nitride thickness=0.2 conformal
# 질화막 (추가 절연층)

## Active amorphous silicon layer
DEPOSIT material=silicon thickness=0.15 conformal \
  dopants=phosphorus dopingvalues=1e14
# 낮은 도핑의 a-Si (채널 영역)

DEPOSIT material=silicon thickness=0.05 conformal \
  dopants=phosphorus dopingvalues=1e20
# 매우 높은 도핑 → n+ 영역 (소스/드레인 접촉용)

## DEPOSIT source/drain metalcontacts
DEPOSIT material=aluminum thickness=0.2 conformal
# 소스/드레인 금속 형성

```

Pattern source/drain contact regions. Recess into active layer.

DEPOSIT material=photoresist thickness=0.1 conformal

포토레지스트 도포 (패턴 만들 준비)

ETCH material=photoresist thickness=0.1 right.to.x=1 dry

포토레지스트 일부 제거 (x=1 기준)

ETCH material=aluminum thickness=0.2 dry

알루미늄 식각 → 소스/드레인 분리

ETCH material=silicon thickness=0.1 dry

실리콘 일부 제거 → 채널 구조 형성

STRIP material=photoresist

포토레지스트 제거

Passivation Layer

DEPOSIT material=oxide thickness=0.2 conformal

보호막(패시베이션) 형성

Mirror to get full structure

MIRROR mirror="+x"

좌우 대칭 복사 → 전체 소자 완성

Define electrodes for device simulation

ELECTRODE name=source x=0.5 z=-1

소스 전극 위치 지정

ELECTRODE name=gate x=3 z=-0.2

게이트 전극 위치

ELECTRODE name=drain x=5.5 z=-1

드레인 전극 위치

SAVE conformalstr name=\${name}

공정 결과 저장

SAVE name=\${name}_VP_sv

구조 저장 (다음 단계용)

STRUCTURE REMESHING

GO victorymesh simflags="-P 4"

메쉬 재생성 모듈 실행

LOAD in=\${name}_VP_sv

공정 결과 불러오기

REMESH conformal

해석용으로 메쉬 재구성

SAVE out=\${name}_VM_conf

재메쉬 구조 저장

DEVICE SIMULATION

GO victorydevice simflags="-P 4"

소자 시뮬레이션 시작

STRUCTURE SPECIFICATION

MESH infile=\${name}_VM_conf.str

메쉬 파일 불러오기

MATERIAL/PHYSICAL MODELS

MATERIAL material=silicon eg300=1.8 nc300=2.5e20 nv300=2.5e20 \
taun0=1e-8 taup0=1e-8 mun=20 mup=1.5

a-Si 물성 정의

밴드갭 1.8eV

이동도: 전자 20, 정공 1.5

DEFECTS continuous numa=64 numd=64 \
nta=1e21 wta=0.05 \
nga=1e16 ega=0.6 wga=0.3 \
ngd=1e16 egd=0.6 wgd=0.3 \
ntd=1e21 wtd=0.05 \
sigtae=1e-17 sigtah=1e-15 sigtde=1e-15 sigtdh=1e-17 \
siggae=2e-16 siggah=2e-15 siggde=2e-15 siggdh=2e-16

트랩(결함) 모델 정의 → a-Si 핵심

INTERFACE charge=3e10 s.i

계면 전하 밀도 설정

CONTACT name=gate aluminum

게이트 금속 정의

CONTACT name=source

소스 접촉 정의

CONTACT name=drain

드레인 접촉 정의

MODELS srh temp=300 print bbt.kl bb.b=8.025e6 bb.a=4e14 bb.gamma=2.5

물리 모델:

```
# SRH 재결합
# BBT 터널링 포함

OUTPUT con.band val.band band.param e.field charge qss
# 출력 항목:
# 밴드, 전기장, 전하 등

#### NUMERICAL METHODS ####
METHOD newton
# 뉴턴 방법으로 해 계산

#### SOLUTION SOLVING ####
SOLVE initial
# 초기 상태 계산

SAVE outfile=${name}_VD_init.str
# 초기 상태 저장

SOLVE previous vstep=0.1 vfinal=0.5 name=drain
# 드레인 전압 0 → 0.5V

SOLVE previous vstep=1 vfinal=10 name=drain
# 드레인 전압 0.5 → 10V

SOLVE vgate=0 vstep=-0.5 vfinal=-10 name=gate
# 게이트 전압 0 → -10V (OFF 상태 분석)

SAVE outfile=${name}_VD_vd10vg-10.str
# 저장

LOG outfile=${name}_VD_idvg.log
# 로그 파일 생성 (Id-Vg 저장)

SOLVE previous vgate=-10 vstep=0.5 vfinal=20 name=gate
# 게이트 -10 → 20V 스윙 (Id-Vg 곡선)

SAVE outfile=${name}_VD_vd10vg20.str
# 결과 저장

LOG off
# 로그 종료

## Extract current values, subthreshold slope
go victoryextract
# 데이터 분석 모듈 실행
```

```
LOAD in="${name}_VD_idvg.log"
```

```
# 로그 불러오기
```

```
CURVE name=vg x="gate voltage" y="drain current"
```

```
# Id-Vg 곡선 생성
```

```
EXTRACT.CURVE name="Id_at_Vd10Vg-10" expression=intercept(x=-10, curve.vg)
```

```
# Vg=-10에서 전류 값 추출
```

```
EXTRACT.CURVE name="Id_at_Vd10Vg20" expression=intercept(x=20, curve.vg)
```

```
# Vg=20에서 전류 값
```

```
CURVE name=log_vg x="gate voltage" y=log10(abs(drain current))
```

```
# 로그 스케일 Id-Vg
```

```
CURVE name="log_slope" expression="slope(curve.log_vg)"
```

```
# 기울기 계산
```

```
EXTRACT.CURVE name="slope" expression="vcoord(max(curve.log_slope))/ucoord(max(curve.log_slope))"
```

```
# 최대 기울기 위치 계산
```

```
EXTRACT.VDOE name="subthresholdslope" expression=1/$slope
```

```
# Subthreshold slope 계산
```

```
##### VISUALIZATION OF RESULTS #####
```

```
victoryvisual ${name}_VM_conf.str:${name}_VM_conf.set \
```

```
  ${name}_VD_vd10vg20.str:${name}_VD_vd10vg20.set \
```

```
  ${name}_VD_idvg.log:${name}_VD_idvg_lin.set \
```

```
  ${name}_VD_idvg.log:${name}_VD_idvg_log.set
```

```
# 결과 시각화 (구조 + 그래프)
```

```
QUIT
```

```
# 시뮬레이션 종료
```